JPH06104366A - 半導体パッケージおよびその実装方法 - Google Patents
半導体パッケージおよびその実装方法Info
- Publication number
- JPH06104366A JPH06104366A JP4251132A JP25113292A JPH06104366A JP H06104366 A JPH06104366 A JP H06104366A JP 4251132 A JP4251132 A JP 4251132A JP 25113292 A JP25113292 A JP 25113292A JP H06104366 A JPH06104366 A JP H06104366A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- lead
- solder
- groove
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 はんだ接着の確実な半導体パッケージおよび
その実装方法を提供する。 【構成】 プリント基板１上に半導体パッケージ３を実
装する際に、半導体パッケージ３のリード４の円周方向
の一部に溝部６を形成した後、プリント基板１にはんだ
接着することにより、はんだの吸い上げ現象を抑止して
はんだ接着を確実に行うことを可能にする。
その実装方法を提供する。 【構成】 プリント基板１上に半導体パッケージ３を実
装する際に、半導体パッケージ３のリード４の円周方向
の一部に溝部６を形成した後、プリント基板１にはんだ
接着することにより、はんだの吸い上げ現象を抑止して
はんだ接着を確実に行うことを可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体パッケージおよ
びその実装方法に関する。
びその実装方法に関する。
【０００２】
【従来の技術】従来、パッケージにチップを搭載したい
わゆる半導体パッケージ（以下、パッケージと略称す
る）の表面実装において、たとえばＱＦＰの場合は図３
に示すように、プリント基板（以下、単に基板という）
１上の接合部２にパッケージ３のリード４を位置決め
し、N2あるいはN2＋H2からなるフロソナートなどの雰囲
気中で200 〜300 ℃の高温に加熱してはんだを溶融して
接着する、はんだ接着法が用いられている。このはんだ
接着法においては、リード４にストレスが加わってクラ
ックが生じるのを防ぐために、リード４の長さを極力長
くしているのが一般的である。
わゆる半導体パッケージ（以下、パッケージと略称す
る）の表面実装において、たとえばＱＦＰの場合は図３
に示すように、プリント基板（以下、単に基板という）
１上の接合部２にパッケージ３のリード４を位置決め
し、N2あるいはN2＋H2からなるフロソナートなどの雰囲
気中で200 〜300 ℃の高温に加熱してはんだを溶融して
接着する、はんだ接着法が用いられている。このはんだ
接着法においては、リード４にストレスが加わってクラ
ックが生じるのを防ぐために、リード４の長さを極力長
くしているのが一般的である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来例において、リード４の長さが長くなると、図４
に示すように、リード４と基板１の接着側面上ではんだ
の吸い上がり現象が生じて、点線で示すようにリード４
の上部まで吸い上がってしまい、その結果、はんだ５の
基板１の接合部２との接着面の長さが本来必要なＬ0 か
らＬ1 （≪Ｌ0 ）に変化して極めて小さくなって、接着
強度が弱くなるという問題が生じるのである。
た従来例において、リード４の長さが長くなると、図４
に示すように、リード４と基板１の接着側面上ではんだ
の吸い上がり現象が生じて、点線で示すようにリード４
の上部まで吸い上がってしまい、その結果、はんだ５の
基板１の接合部２との接着面の長さが本来必要なＬ0 か
らＬ1 （≪Ｌ0 ）に変化して極めて小さくなって、接着
強度が弱くなるという問題が生じるのである。
【０００４】本発明は、上記のような従来技術の有する
課題を解決した半導体パッケージおよびその実装方法を
提供することを目的とする。
課題を解決した半導体パッケージおよびその実装方法を
提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の第１の態様は、
プリント基板上に接触する面の直上の円周方向の一部に
溝部を設けたリードを備えたことを特徴とする半導体パ
ッケージであり、また本発明の第２の態様は、半導体パ
ッケージをプリント基板上に実装する方法であって、前
記半導体パッケージのリードの円周方向の一部に溝部を
形成した後、前記プリント基板にはんだ接着することを
特徴とする半導体パッケージの実装方法である。
プリント基板上に接触する面の直上の円周方向の一部に
溝部を設けたリードを備えたことを特徴とする半導体パ
ッケージであり、また本発明の第２の態様は、半導体パ
ッケージをプリント基板上に実装する方法であって、前
記半導体パッケージのリードの円周方向の一部に溝部を
形成した後、前記プリント基板にはんだ接着することを
特徴とする半導体パッケージの実装方法である。
【０００６】
【作 用】本発明によれば、半導体パッケージのリード
の円周方向の一部にあらかじめ溝部を形成するようにし
たので、リードをプリント基板にはんだ接着する際に生
じる吸い上げ現象をこの溝部において抑止することがで
き、確実なはんだ接着を行うことが可能となる。
の円周方向の一部にあらかじめ溝部を形成するようにし
たので、リードをプリント基板にはんだ接着する際に生
じる吸い上げ現象をこの溝部において抑止することがで
き、確実なはんだ接着を行うことが可能となる。
【０００７】
【実施例】以下に、本発明の実施例について、図面を参
照して説明する。図１は、本発明をＱＦＰの実装に適用
した実施例を示す側面図であり、図に示すように、パッ
ケージ３のリード４の基板１に接触する面から若干離れ
た円周方向の一部にＶ字状の溝部６が形成される。この
溝部６の深さはリード４の径の大きさに対して0.01〜0.
025mm 程度の値が適当である。
照して説明する。図１は、本発明をＱＦＰの実装に適用
した実施例を示す側面図であり、図に示すように、パッ
ケージ３のリード４の基板１に接触する面から若干離れ
た円周方向の一部にＶ字状の溝部６が形成される。この
溝部６の深さはリード４の径の大きさに対して0.01〜0.
025mm 程度の値が適当である。
【０００８】ここで、この溝部６を形成するには、たと
えばリードフレームの時点すなわちめっきする前にエ
ッチングして設けるとか、またはプレス加工によって
形成する、あるいはモールド後の切断・曲げ加工工程
で形成する、などいずれの手段を用いてもよい。なお、
上記実施例においてＱＦＰに適用した例を説明したが、
本発明は図２に示すように、シングル・イン・ライン７
の実装の際に、リード４にＶ字状の溝部６を設けても同
様の効果を得ることができる。また、上記した溝部６は
Ｖ字状に限るものではなく、たとえばＵ字状の場合でも
同様の作用効果を奏することが可能であることはいうま
でもない。
えばリードフレームの時点すなわちめっきする前にエ
ッチングして設けるとか、またはプレス加工によって
形成する、あるいはモールド後の切断・曲げ加工工程
で形成する、などいずれの手段を用いてもよい。なお、
上記実施例においてＱＦＰに適用した例を説明したが、
本発明は図２に示すように、シングル・イン・ライン７
の実装の際に、リード４にＶ字状の溝部６を設けても同
様の効果を得ることができる。また、上記した溝部６は
Ｖ字状に限るものではなく、たとえばＵ字状の場合でも
同様の作用効果を奏することが可能であることはいうま
でもない。
【０００９】
【発明の効果】本発明によれば、パッケージのリードに
溝部を形成してはんだの吸い上げ現象を抑止するように
したので、プリント基板にパッケージを確実に接着させ
ることが可能となり、製品の品質向上に大いに寄与す
る。
溝部を形成してはんだの吸い上げ現象を抑止するように
したので、プリント基板にパッケージを確実に接着させ
ることが可能となり、製品の品質向上に大いに寄与す
る。
【図１】本発明をＱＦＰの実装に適用した実施例を示す
側面図である。
側面図である。
【図２】本発明をシングル・イン・ラインの実装に適用
した実施例を示す側面図である。
した実施例を示す側面図である。
【図３】従来のＱＦＰでの実装例を示す側面図である。
【図４】従来のはんだ部を拡大して示す側面図である。
１ 基板（プリント基板） ２ はんだ部 ３ パッケージ（半導体パッケージ） ４ リード ５ はんだ ６ 溝部 ７ シングル・イン・ライン
Claims (2)
- 【請求項１】 プリント基板上に接触する面の直上の
円周方向の一部に溝部を設けたリードを備えたことを特
徴とする半導体パッケージ。 - 【請求項２】 半導体パッケージをプリント基板上に
実装する方法であって、前記半導体パッケージのリード
の円周方向の一部に溝部を形成した後、前記プリント基
板にはんだ接着することを特徴とする半導体パッケージ
の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4251132A JPH06104366A (ja) | 1992-09-21 | 1992-09-21 | 半導体パッケージおよびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4251132A JPH06104366A (ja) | 1992-09-21 | 1992-09-21 | 半導体パッケージおよびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104366A true JPH06104366A (ja) | 1994-04-15 |
Family
ID=17218152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4251132A Pending JPH06104366A (ja) | 1992-09-21 | 1992-09-21 | 半導体パッケージおよびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1121006A3 (en) * | 2000-01-24 | 2003-05-21 | Alps Electric Co., Ltd. | Transmitter-receiver unit that ensures mounting of cover |
-
1992
- 1992-09-21 JP JP4251132A patent/JPH06104366A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1121006A3 (en) * | 2000-01-24 | 2003-05-21 | Alps Electric Co., Ltd. | Transmitter-receiver unit that ensures mounting of cover |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004048022A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06204371A (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| US7189599B2 (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
| JPH06104366A (ja) | 半導体パッケージおよびその実装方法 | |
| JP2586352B2 (ja) | 半導体装置用リード切断装置 | |
| JPH0451056B2 (ja) | ||
| JP2000183263A (ja) | 半導体パッケージの製造方法 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JPH0529484A (ja) | Ｉｃチツプの実装構造 | |
| JP2001053097A (ja) | スタッドバンプ形成方法 | |
| JPH09223767A (ja) | リードフレーム | |
| JPH06334090A (ja) | 樹脂封止型半導体装置のリード構造およびその製造方法 | |
| JPH02302068A (ja) | トランスファーモールド型混成集積回路 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP2777114B2 (ja) | テープキャリア | |
| JPS63211655A (ja) | 半田埋め込みレジストシ−ト | |
| JPH10223822A (ja) | 半導体装置 | |
| JP4668729B2 (ja) | 半導体装置の製造方法 | |
| KR940004278Y1 (ko) | Cot 패키지 | |
| JPH05129512A (ja) | リードフレーム | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH0714941A (ja) | 半導体装置 | |
| JP2008218703A (ja) | 半導体装置及びその製造方法 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 |