JPH06103724B2 - 半導体チップキャリア - Google Patents

半導体チップキャリア

Info

Publication number
JPH06103724B2
JPH06103724B2 JP2326754A JP32675490A JPH06103724B2 JP H06103724 B2 JPH06103724 B2 JP H06103724B2 JP 2326754 A JP2326754 A JP 2326754A JP 32675490 A JP32675490 A JP 32675490A JP H06103724 B2 JPH06103724 B2 JP H06103724B2
Authority
JP
Japan
Prior art keywords
heat dissipation
insulating substrate
semiconductor chip
metal plate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2326754A
Other languages
English (en)
Other versions
JPH04196255A (ja
Inventor
浩司 南
晃嗣 前田
正治 石川
武司 加納
徹 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2326754A priority Critical patent/JPH06103724B2/ja
Publication of JPH04196255A publication Critical patent/JPH04196255A/ja
Publication of JPH06103724B2 publication Critical patent/JPH06103724B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、熱放散型の半導体チップキャリアに関するも
のである。
【従来の技術】
半導体の高密度化や高出力化などに伴って、半導体チッ
プからの発熱が高くなっており、半導体チップを実装す
る半導体チップキャリアとして、半導体チップの発熱を
放熱することができるものが要求されている。 このために、基体となる絶縁基板内に金属板を埋め込ん
で設け、半導体チップから発生する熱をこの金属板に吸
熱させ、そして金属板から放熱させるようにした熱放散
型の半導体チップキャリアが各種提供されている。
【発明が解決しようとする課題】
しかし絶縁基板内に金属板を埋め込んで形成される半導
体チップキャリアにあって、金属板は絶縁基板内に設け
られているために金属板から熱を効率良く放散させるこ
とが困難であるという問題があった。 本発明は上記の点に鑑みて為されたものであり、放熱を
効率良くおこなわせることができる半導体チップキャリ
アを提供することを目的とするものである。
【課題を解決するための手段】
本発明に係る半導体チップキャリアは、絶縁基板1内に
金属板2を埋設し、絶縁基板1に金属板2が底面となる
キャビティ凹所3を設けてこのキャビティ凹所3に半導
体チップ4を実装し、絶縁基板1に表面から金属板2に
至る放熱凹部5を穿設し、放熱凹部5の内周に伝熱層6
を形成すると共に絶縁基板1の表面に伝熱層6と連続す
る放熱層7を形成して成ることを特徴とするものであ
る。
【作用】
本発明にあっては、絶縁基板1に表面から金属板2に至
る放熱凹部5を穿設し、放熱凹部5の内周に伝熱層6を
形成すると共に絶縁基板1の表面に伝熱層6と連続する
放熱層7を形成するようにしているために、半導体チッ
プ4から金属板2に吸収された熱は放熱凹部5の伝熱層
6から絶縁基板1の表面の放熱層7に伝導され、放熱層
7から放熱される。
【実施例】
以下本発明を実施例によって詳述する。 絶縁基板1は、銅箔を積層したエポキシ樹脂積層板など
の銅張り積層板を加工して得られるプリント配線板等に
よって作成されるものであり、第1図(a)に示すよう
に絶縁基板1内にはアルミニウムや銅など熱伝導性の良
好な金属板2が埋設してある。この金属板2は絶縁基板
1を構成する積層板を成形する際に同時に埋入させるこ
とができる。この絶縁基板1の下面には金属板2の面積
よりも小さい面積でキャビティ凹所3が設けてあり、キ
ャビティ凹所3の底面は金属板2によって形成されるよ
うにしてある。また絶縁基板1の下面にはキャビティ凹
所3を中心に放射状に複数本の回路(図示省略)が銅箔
のエッチング加工などで作成してある。ICチップなど半
導体チップ4はキャビティ凹所3内において金属板2の
表面に実装されるものであり、半導体チップ4の外部接
続端子部と回路の一端部との間に金線などのワイヤー11
をボンディングして半導体チップ4を回路に接続してあ
る。絶縁基板1にはさらに複数本の端子12,12…がその
下面から突出するように基部を絶縁基板1に埋入して取
り付けてあって、各端子12は回路の他端部に接続してあ
り、半導体チップ4は回路を介して端子12に接続される
ようにしてある。 一方、絶縁基板1の上面にはドリル加工や座ぐり加工な
どで細孔形状に放熱凹部5,5…が穿設してある。各放熱
凹部5,5…は下端が金属板2に至るように形成されるも
のであり、第1図(b)に示すように縦横に配列して多
数設けてある。放熱凹部5は縦断面形状を第2図(a)
のように矩形にしたり、第2図(b)(c)のように楔
形にしたり、第2図(d)のように半円形にしたりして
形成することができる。そして各放熱凹部5,5…の内周
には金属板2の表面も含めて伝熱層6が形成してあり、
また絶縁基板1の放熱凹部5を設けた側の表面に放熱層
7が形成してあり、この伝熱層6と放熱層7とは一体に
連続するように形成してある。放熱層7は絶縁基板1の
表面(放熱層7を形成した面)の面積の30%以上の面積
で形成するのが好ましい。上限は特にないが、実用的に
は95%である。これら伝熱層6や放熱層7は銅などの金
属をメッキしたりして形成することができる。 上記のようにして作成される半導体チップキャリアにあ
って、半導体チップ4から発熱された熱は金属板2に吸
熱され、さらに金属板2から放熱凹部の伝熱層6を伝っ
て絶縁基板1の表面の放熱層7に伝達され、放熱層7か
ら外部に放熱されるものである。また放熱層7の表面に
ヒートシンク13を接合して取り付けて、放熱層7からさ
らにヒートシンク13に伝熱してヒートシンク13から放熱
させるようにすることも可能である。 第3図は本発明の他の実施例を示すものであり、金属板
2を絶縁基板1のほぼ全面に埋設するようにしてある。
このものでは金属板2と端子12との間の絶縁を確保する
ために、金属板2に貫通孔14を設けてこの貫通孔14内に
端子12が通されるようにしてある。 第4図(a)(b)の実施例では、放熱凹部5を環状の
溝5aとして形成してあり、放熱層7は絶縁基板1の上面
のほぼ全面に亙るように形成してある。第5図の実施例
では放熱凹部5を細長い溝5bとして形成してある。また
上記各実施例では、半導体チップ4を実装するキャビテ
ィ凹所3を設けた側と反対側の面において絶縁基板1に
放熱凹部5を形成すると共に伝熱層6と放熱層7とを形
成するようにしたが、第6図に示すように、キャビティ
凹所3を設けた側の面において絶縁基板1に放熱凹部5
を形成すると共に伝熱層6と放熱層7とを形成するよう
にすることもできる。 上記各実施例における半導体チップキャリアはPGAタイ
プであるが、第7図(a)(b)に示す実施例や第8図
に示す実施例のようにQFPタイプに形成することもでき
る。 さらに、放熱凹部5を第9図(a)(b)のように広い
面積で形成することも可能である。しかしこの場合には
放熱凹部5が広過ぎてヒートシンク13を取り付けること
ができない場合がある。また第10図のように、金属板2
に伝熱用金属板15を熱伝導性接着剤16で貼り付けること
によって放熱凹部5が形成されるようにすることもでき
る。しかしこの場合は製造コストが問題になる。 次ぎに具体例で放熱効果を実証する。 ・例1 第1図に示す半導体チップキャリアにおいて、放熱凹部
5を孔径0.6mm、個数52個に設定して設け、放熱層7を
その面積を絶縁基板1の外形面積の30%に設定して設
け、キャビティ凹所3に2SD−1580パワートランジスタ
(ローム社製)を実装して液状エポキシ樹脂で封止し
た。 ・例2 放熱凹部5を孔径0.8mm、個数40個に設定して設けた他
は例1と同じ。 ・例3 放熱凹部5を孔径1.2mm、個数24個に設定して設けた他
は例1と同じ。 ・例4 放熱凹部5を孔径1.2mm、個数24個に設定して設け、放
熱層7をその面積を絶縁基板1の外形面積の90%に設定
した設けた他は例1と同じ。 ・例5 第9図に示す半導体チップキャリアにおいて、放熱凹部
5を15mm×15mmの平面大きさで設け、例1と同様にパワ
ートランジスタを実装した。 ・例6 第10図に示す半導体チップキャリアにおいて、金属板2
に15mm×15mm×0.3mmの銅の伝熱用金属板15を接着し、
例1と同様にパワートランジスタを実装した。 上記例1〜例6の半導体チップキャリアを無風状態、風
速1m/s、風速3m/s、風速5m/sの状態に置いて、パワート
ランジスタに1Wの電力をかけ続けて発熱させ、一定温度
に飽和したところで熱抵抗測定機(Kuwano Electrical
Instruments社製)によって熱抵抗値を測定した。結果
を次表に示す。 表にみられるように、第1図の半導体チップキャリアに
係る例1〜例4のものにおいて特に良好な結果が得られ
る。
【発明の効果】
上述のように本発明にあっては、絶縁基板に表面から金
属板に至る放熱凹部を穿設し、放熱凹部の内周に伝熱層
を形成すると共に絶縁基板の表面に伝熱層と連続する放
熱層を形成するようにしたので、半導体チップから金属
板に吸収された熱は放熱凹部の伝熱層から絶縁基板の表
面の放熱層に伝導されることになり、絶縁基板の表面に
おいて放熱層から良好に放熱させることができるもので
ある。
【図面の簡単な説明】
第1図(a)(b)は本発明の一実施例の断面図と平面
図、第2図(a)乃至(d)は同上の一部の拡大した断
面図、第3図は同上の他の実施例の断面図、第4図
(a)(b)は同上のさらに他の実施例の断面図と平面
図、第5図はさらに他の実施例の平面図、第6図はさら
に他の実施例の断面図、第7図(a)(b)はさらに他
の実施例の断面図と平面図、第8図はさらに他の実施例
の断面図、第9図(a)(b)はさらに他例の断面図と
平面図、第10図はさらに他例の断面図である。 1は絶縁基板、2は金属板、3はキャビティ凹所、4は
半導体チップ、5は放熱凹部、6は伝熱層、7は放熱層
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加納 武司 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 樋口 徹 大阪府門真市大字門真1048番地 松下電工 株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板内に金属板を埋設し、絶縁基板に
    金属板が底面となるキャビティ凹所を設けてこのキャビ
    ティ凹所に半導体チップを実装し、絶縁基板に表面から
    金属板に至る放熱凹所を穿設し、放熱凹部の内周に伝熱
    層を形成すると共に絶縁基板の表面に伝熱層と連続する
    放熱層を形成して成ることを特徴とする半導体チップキ
    ャリア。
  2. 【請求項2】放熱凹部を細孔状に形成すると共に絶縁基
    板に多数個設けることを特徴とする請求項1に記載の半
    導体チップキャリア。
JP2326754A 1990-11-27 1990-11-27 半導体チップキャリア Expired - Lifetime JPH06103724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326754A JPH06103724B2 (ja) 1990-11-27 1990-11-27 半導体チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2326754A JPH06103724B2 (ja) 1990-11-27 1990-11-27 半導体チップキャリア

Publications (2)

Publication Number Publication Date
JPH04196255A JPH04196255A (ja) 1992-07-16
JPH06103724B2 true JPH06103724B2 (ja) 1994-12-14

Family

ID=18191314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326754A Expired - Lifetime JPH06103724B2 (ja) 1990-11-27 1990-11-27 半導体チップキャリア

Country Status (1)

Country Link
JP (1) JPH06103724B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263734B2 (ja) * 2008-06-06 2013-08-14 コーア株式会社 抵抗器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210851A (ja) * 1989-02-10 1990-08-22 Matsushita Electric Works Ltd 半導体チップキャリア

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210851A (ja) * 1989-02-10 1990-08-22 Matsushita Electric Works Ltd 半導体チップキャリア

Also Published As

Publication number Publication date
JPH04196255A (ja) 1992-07-16

Similar Documents

Publication Publication Date Title
US6029343A (en) Insulated surface mount circuit board construction
US5650662A (en) Direct bonded heat spreader
US5473511A (en) Printed circuit board with high heat dissipation
KR970030723A (ko) 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
JPH0917919A (ja) 半導体装置
KR101008772B1 (ko) 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법
JP3931696B2 (ja) 電子装置
CN210379025U (zh) 功率器件封装结构
JPH06103724B2 (ja) 半導体チップキャリア
JPS6239032A (ja) 電子素子用チツプキヤリア
JPH02278856A (ja) 半導体集積回路装置
JP2612455B2 (ja) 半導体素子搭載用基板
JPS59198739A (ja) チツプキヤリア
JPS61287194A (ja) 電子素子用チツプキヤリア
JP2564645Y2 (ja) 発熱部品を有する混成集積回路装置
JPS63127590A (ja) 電子回路装置
JPH0878616A (ja) マルチチップ・モジュール
KR100218322B1 (ko) 3차원 반도체 패키지
JP2001244407A (ja) 半導体装置
CN113053838A (zh) 双向散热封装结构
JPH04196256A (ja) 半導体チップキャリア
JPS6286848A (ja) チツプキヤリア
JPS61287131A (ja) 電子素子用チツプキヤリア
JPH08130292A (ja) マルチチップモジュール型半導体装置
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지