JPH0597596A - ＧａＡｓ結晶及びＧａＡｓデバイス - Google Patents
ＧａＡｓ結晶及びＧａＡｓデバイスInfo
- Publication number
- JPH0597596A JPH0597596A JP26077991A JP26077991A JPH0597596A JP H0597596 A JPH0597596 A JP H0597596A JP 26077991 A JP26077991 A JP 26077991A JP 26077991 A JP26077991 A JP 26077991A JP H0597596 A JPH0597596 A JP H0597596A
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- gaas
- concentration
- crystal
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】素子間分離に必要とされる充分な半絶縁性を有
し、活性化熱処理等の熱プロセスを経ても、デバイス特
性に悪影響を与えず、しかもデバイス製造を容易とす
る。 【構成】ＧａＡｓ結晶に浅いアクセプタ準位を形成する
炭素を添加する。炭素はＣｒ等に比して拡散係数が非常
に小さく、高濃度添加することにより比抵抗が高くな
る。デバイスに必要とされる１×１０8 Ω・cm以上の高
比抵抗を得るためには、炭素濃度は３×１０15から２５
×１０15cm-3とする。特に、ｎ型ドーパントとなる不純
物のイオン打込みにより形成した能動層をもつ高周波Ｇ
ａＡｓデバイスの場合には、短チャネル効果を防止する
ために、下限濃度を８×１０15cm-3とする。これにより
短チャネル効果が防止できるので、複雑なＢＰ構造を不
要とする。
し、活性化熱処理等の熱プロセスを経ても、デバイス特
性に悪影響を与えず、しかもデバイス製造を容易とす
る。 【構成】ＧａＡｓ結晶に浅いアクセプタ準位を形成する
炭素を添加する。炭素はＣｒ等に比して拡散係数が非常
に小さく、高濃度添加することにより比抵抗が高くな
る。デバイスに必要とされる１×１０8 Ω・cm以上の高
比抵抗を得るためには、炭素濃度は３×１０15から２５
×１０15cm-3とする。特に、ｎ型ドーパントとなる不純
物のイオン打込みにより形成した能動層をもつ高周波Ｇ
ａＡｓデバイスの場合には、短チャネル効果を防止する
ために、下限濃度を８×１０15cm-3とする。これにより
短チャネル効果が防止できるので、複雑なＢＰ構造を不
要とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓ結晶及びＧａ
Ａｓデバイスに係り、特に炭素添加により半絶縁性を有
するものに関する。
Ａｓデバイスに係り、特に炭素添加により半絶縁性を有
するものに関する。
【０００２】
【従来の技術】ＧａＡｓ結晶は、電子移動度が高いこ
と、結晶の比抵抗を高くできリーク電流が少ないこと、
という２つの特長から、ウェハとして高周波デバイス用
に広く用いられている。結晶を半絶縁性にするためには
２つの方法がある。１つはＣｒを添加する方法である。
この方法では、浅い準位のドナー不純物を補償するよう
深い準位を形成する不純物のＣｒを添加し、キャリアを
この深い準位に捕獲させて１０8 Ω・ｃｍ以上の高い抵
抗を得ている。一般的にはＨＢ法（横形ボート法）が用
いられる。もう１つは、結晶を高純度で、何も添加しな
いで成長する方法である。この方法では、一般にはＬＥ
Ｃ法（液体封止引上法）が用いられ、得られる比抵抗は
１×１０8 Ω・ｃｍ以下である。
と、結晶の比抵抗を高くできリーク電流が少ないこと、
という２つの特長から、ウェハとして高周波デバイス用
に広く用いられている。結晶を半絶縁性にするためには
２つの方法がある。１つはＣｒを添加する方法である。
この方法では、浅い準位のドナー不純物を補償するよう
深い準位を形成する不純物のＣｒを添加し、キャリアを
この深い準位に捕獲させて１０8 Ω・ｃｍ以上の高い抵
抗を得ている。一般的にはＨＢ法（横形ボート法）が用
いられる。もう１つは、結晶を高純度で、何も添加しな
いで成長する方法である。この方法では、一般にはＬＥ
Ｃ法（液体封止引上法）が用いられ、得られる比抵抗は
１×１０8 Ω・ｃｍ以下である。
【０００３】一方、ＧａＡｓ結晶を用いて作製される高
周波デバイスは能動層をもつが、この能動層は一般にイ
オン打込みにより形成される。イオン打込みを用いたＧ
ａＡｓ高周波デバイスの基本素子は、図４に示すような
ＦＥＴ構造となる。ＧａＡｓ基板６上のソース１・ドレ
イン３間に形成される能動層４はｎ型で、通常打込みイ
オンとしてＳｉが用いられる。ＧａＡｓ基板６は、素子
分離のため半絶縁性結晶ウェハを用いる。デバイス特性
を向上するためには、ＦＥＴの利得ｇｍを高くする必要
がある。そのためにはゲート長を小さくしなければなら
ないが、あまり小さくすると（例えば１．０μｍ以
下）、ビンチオフ電圧Ｖｐが深くなって、いわゆる短チ
ャネル効果がおきてしまうためｇｍは上がらない。
周波デバイスは能動層をもつが、この能動層は一般にイ
オン打込みにより形成される。イオン打込みを用いたＧ
ａＡｓ高周波デバイスの基本素子は、図４に示すような
ＦＥＴ構造となる。ＧａＡｓ基板６上のソース１・ドレ
イン３間に形成される能動層４はｎ型で、通常打込みイ
オンとしてＳｉが用いられる。ＧａＡｓ基板６は、素子
分離のため半絶縁性結晶ウェハを用いる。デバイス特性
を向上するためには、ＦＥＴの利得ｇｍを高くする必要
がある。そのためにはゲート長を小さくしなければなら
ないが、あまり小さくすると（例えば１．０μｍ以
下）、ビンチオフ電圧Ｖｐが深くなって、いわゆる短チ
ャネル効果がおきてしまうためｇｍは上がらない。
【０００４】この理由は基板へのリーク電流が主因であ
ると考えられている。これを防ぐため最近では、図５に
示すように能動層４の下にＰ型のアクセプタ不純物を深
く打込んでｐ型埋込み層７を形成して、能動層４と基板
６の層とのエネルギー差を大きくする、いわゆるＢＰ構
造（Burried P-type構造）が広く用いられている。打ち
込むＰ型不純物としては、ＭｇやＢｅがある。また、ｇ
ｍ向上のためには、能動層４の深さ方向のキャリアプロ
ファイルを極力急峻にする必要があるが、イオン打込み
法によればプロファイルは正規分布を示し、急峻性向上
が難しい。ＢＰ構造は、この点においても効果があり、
急峻性が向上することが知られている。なお図中、２は
ゲート電極、５はコンタクト層である。
ると考えられている。これを防ぐため最近では、図５に
示すように能動層４の下にＰ型のアクセプタ不純物を深
く打込んでｐ型埋込み層７を形成して、能動層４と基板
６の層とのエネルギー差を大きくする、いわゆるＢＰ構
造（Burried P-type構造）が広く用いられている。打ち
込むＰ型不純物としては、ＭｇやＢｅがある。また、ｇ
ｍ向上のためには、能動層４の深さ方向のキャリアプロ
ファイルを極力急峻にする必要があるが、イオン打込み
法によればプロファイルは正規分布を示し、急峻性向上
が難しい。ＢＰ構造は、この点においても効果があり、
急峻性が向上することが知られている。なお図中、２は
ゲート電極、５はコンタクト層である。
【０００５】
【発明が解決しようとする課題】前述したように、結晶
にあっては、その比抵抗が高い程リーク電流は少なくな
る。一般にＧａＡｓデバイスに要求される基板の比抵抗
としては、素子分離の必要性から１×１０8 Ω・ｃｍ以
上の高抵抗が要求されている。これを満たす方法として
は、既述したようにＣｒを添加する方法があるが、Ｃｒ
はデバイス製造工程の熱プロセス時に熱拡散し、デバイ
ス特性を悪化させてしまうという欠点がある。しかも、
Ｃｒは編析係数が６×１０-4と非常に小さく、そのため
結晶のシード部とテイル部でＣｒ濃度が大きく異なって
しまうという欠点もある。Ｃｒ添加はＬＥＣ法でも行わ
れるが、主にＨＢ法で行われる。またＬＥＣ法により無
添加の結晶を作る無添加方法では１×１０8 Ω・ｃｍ以
上の高い比抵抗を得ることはできないという問題があっ
た。
にあっては、その比抵抗が高い程リーク電流は少なくな
る。一般にＧａＡｓデバイスに要求される基板の比抵抗
としては、素子分離の必要性から１×１０8 Ω・ｃｍ以
上の高抵抗が要求されている。これを満たす方法として
は、既述したようにＣｒを添加する方法があるが、Ｃｒ
はデバイス製造工程の熱プロセス時に熱拡散し、デバイ
ス特性を悪化させてしまうという欠点がある。しかも、
Ｃｒは編析係数が６×１０-4と非常に小さく、そのため
結晶のシード部とテイル部でＣｒ濃度が大きく異なって
しまうという欠点もある。Ｃｒ添加はＬＥＣ法でも行わ
れるが、主にＨＢ法で行われる。またＬＥＣ法により無
添加の結晶を作る無添加方法では１×１０8 Ω・ｃｍ以
上の高い比抵抗を得ることはできないという問題があっ
た。
【０００６】一方、デバイスにあっては、ＢＰ構造とす
るために、能動層の作成にあたってＰ型イオン打込み
と、ｎ型イオン打込みとの２回のプロセスを要する。こ
の２回のプロセスでは、汚染を防ぐため、それぞれ個別
に打込み装置が必要となる。しかし、一般にイオン打込
み装置は高価であり、製造コストがかかる。しかも、ｐ
型不純物がＢｅの場合は人体に害があり、これを取り扱
うのは危険性が高く、またＭｇの場合は熱拡散が大きく
デバイス製造過程の熱プロセスにより拡散し、デバイス
特性への悪影響が懸念されるという欠点があった。
るために、能動層の作成にあたってＰ型イオン打込み
と、ｎ型イオン打込みとの２回のプロセスを要する。こ
の２回のプロセスでは、汚染を防ぐため、それぞれ個別
に打込み装置が必要となる。しかし、一般にイオン打込
み装置は高価であり、製造コストがかかる。しかも、ｐ
型不純物がＢｅの場合は人体に害があり、これを取り扱
うのは危険性が高く、またＭｇの場合は熱拡散が大きく
デバイス製造過程の熱プロセスにより拡散し、デバイス
特性への悪影響が懸念されるという欠点があった。
【０００７】本発明の目的は、前記した従来技術の欠点
を解消し、熱拡散の影響がなく、かつ比抵抗が１０8 Ω
・ｃｍ以上の半絶縁性を有するＧａＡｓ結晶を提供する
ことにある。
を解消し、熱拡散の影響がなく、かつ比抵抗が１０8 Ω
・ｃｍ以上の半絶縁性を有するＧａＡｓ結晶を提供する
ことにある。
【０００８】また、本発明の目的は、前記した従来技術
の欠点を解消し、安全で、製造プロセスの簡易化がはか
れ、しかも高性能のＧａＡｓデバイスを提供することに
ある。
の欠点を解消し、安全で、製造プロセスの簡易化がはか
れ、しかも高性能のＧａＡｓデバイスを提供することに
ある。
【０００９】
【課題を解決するための手段】本発明のＧａＡｓ結晶
は、結晶中に炭素濃度を３〜２５×１０15ｃｍ-3含み半
絶縁性としたものである。ここで、ＧａＡｓ結晶は結晶
インゴットのみならず、ＧａＡｓ結晶基板ないしウェハ
も含む。
は、結晶中に炭素濃度を３〜２５×１０15ｃｍ-3含み半
絶縁性としたものである。ここで、ＧａＡｓ結晶は結晶
インゴットのみならず、ＧａＡｓ結晶基板ないしウェハ
も含む。
【００１０】また、本発明のＧａＡｓデバイスは、炭素
濃度を８〜２５×１０15ｃｍ-3含む半絶縁性のＧａＡｓ
結晶基板に、ｎ型ドーパントとなる不純物のイオン打込
みにより能動層を形成したものである。
濃度を８〜２５×１０15ｃｍ-3含む半絶縁性のＧａＡｓ
結晶基板に、ｎ型ドーパントとなる不純物のイオン打込
みにより能動層を形成したものである。
【００１１】
【作用】ＧａＡｓ結晶にあって、添加不純物に浅いアク
セプタ準位を形成する炭素を用いると、Ｃｒ等に比して
拡散係数が極めて小さいため、熱プロセス時における熱
拡散の影響がなくなり、また高濃度添加することにより
比抵抗を高くすることができる。
セプタ準位を形成する炭素を用いると、Ｃｒ等に比して
拡散係数が極めて小さいため、熱プロセス時における熱
拡散の影響がなくなり、また高濃度添加することにより
比抵抗を高くすることができる。
【００１２】浅いアクセプタ準位を形成する炭素を添加
したとき、半絶縁性となる条件は ＮDD＞ＮSA−ＮSD＞０ ……… (1) ここで、ＮDDは例えばＥＬ2 や酸素等の深い準位を形成
するドナー濃度、ＮSAは浅い準位を形成するアクセプタ
濃度（炭素濃度）、ＮSDは浅い準位を形成する残留ドナ
ー濃度である。ＬＥＣ法によれば、残留ドナーＮSDは通
常１×１０15ｃｍ-3以下なので無視できる。したがって
炭素濃度ＮSAがＮDDより小さくなければならず、ＮSAに
上限濃度が存在することになる。また比抵抗ρと炭素濃
度ＮSAとの関係は、理論的には式(2)のようになる。
したとき、半絶縁性となる条件は ＮDD＞ＮSA−ＮSD＞０ ……… (1) ここで、ＮDDは例えばＥＬ2 や酸素等の深い準位を形成
するドナー濃度、ＮSAは浅い準位を形成するアクセプタ
濃度（炭素濃度）、ＮSDは浅い準位を形成する残留ドナ
ー濃度である。ＬＥＣ法によれば、残留ドナーＮSDは通
常１×１０15ｃｍ-3以下なので無視できる。したがって
炭素濃度ＮSAがＮDDより小さくなければならず、ＮSAに
上限濃度が存在することになる。また比抵抗ρと炭素濃
度ＮSAとの関係は、理論的には式(2)のようになる。
【００１３】 ρ＝｛μ・ｅ・Ｎc ・（ＮDD／ＮSA−１）・ ｅｘｐ（（Ｅdd−Ｅg ）／ｋＴ）｝-1……(2) この式から、ρはＮSAが高くなる程大きくなることがわ
かる。したがって、ρが１０8 Ω・ｃｍ以上となるため
には、下限濃度が存在することになる。以上のことか
ら、所望の比抵抗を得るための炭素濃度には許容範囲が
ある。一般的な値、即ちμ＝６５００，Ｅdd−Ｅg ＝−
０．６７，ＮDD＝２．５×１０16を用いると、炭素濃度
の範囲は３×１０15から２５×１０15ｃｍ-3となる。
かる。したがって、ρが１０8 Ω・ｃｍ以上となるため
には、下限濃度が存在することになる。以上のことか
ら、所望の比抵抗を得るための炭素濃度には許容範囲が
ある。一般的な値、即ちμ＝６５００，Ｅdd−Ｅg ＝−
０．６７，ＮDD＝２．５×１０16を用いると、炭素濃度
の範囲は３×１０15から２５×１０15ｃｍ-3となる。
【００１４】一方、ＧａＡｓデバイスにあって、能動層
を形成するためのイオン打込み用ウェハとして、炭素を
高濃度添加した半絶縁性のＧａＡｓ結晶ウェハを用いる
と、ＢＰ構造を必要としないので、製造プロセスが大幅
に短縮し、安全であり、しかもデバイス製造過程の熱プ
ロセスによるデバイス特性への悪影響の懸念もなくな
る。
を形成するためのイオン打込み用ウェハとして、炭素を
高濃度添加した半絶縁性のＧａＡｓ結晶ウェハを用いる
と、ＢＰ構造を必要としないので、製造プロセスが大幅
に短縮し、安全であり、しかもデバイス製造過程の熱プ
ロセスによるデバイス特性への悪影響の懸念もなくな
る。
【００１５】半絶縁性となる炭素濃度の上限は既述した
通りであるが、短チャネル効果抑止及び深さ方向のキャ
リアプロファイルの急峻性の向上のためには、炭素濃度
の下限は既述した値より大きい８×１０15ｃｍ-3とする
必要があることが実施例からわかった。ゆえに、デバイ
スとしての炭素濃度は８×１０15ｃｍ-3以上、２５×１
０15ｃｍ-3以下である。
通りであるが、短チャネル効果抑止及び深さ方向のキャ
リアプロファイルの急峻性の向上のためには、炭素濃度
の下限は既述した値より大きい８×１０15ｃｍ-3とする
必要があることが実施例からわかった。ゆえに、デバイ
スとしての炭素濃度は８×１０15ｃｍ-3以上、２５×１
０15ｃｍ-3以下である。
【００１６】
【実施例】以下、本発明の実施例を説明する。
【００１７】実施例１ ＬＥＣ法にてＧａＡｓ結晶を１２本成長した。ややＡｓ
過剰な溶液から成長し雰囲気ガスはＡｒを用いた。炭素
の添加には、雰囲気ガスに炭酸ガスを混入させる方法を
用いた。混入する炭酸ガスの濃度を変えることにより結
晶に取り込まれる炭素の濃度を変えた。成長した結晶の
炭素濃度をＬＶＭ（LocalizedVibration Mode）法を用
い、常温で測定した。このとき換算係数は１１．８×１
０15ｃｍ-1を用いた（測定法は、新井，他；「電子工業
月報」第３０巻第９号，Ｐ．３８を参照）。引上げた結
晶を９５０℃×２４ｈｒインゴットアニールした後、Ｐ
ａｕｗ法にて比抵抗を測定した。炭素濃度と比抵抗の関
係を図１に示す。炭素濃度が３×１０15ｃｍ-3以上で比
抵抗は１×１０8 Ω・ｃｍを超え、２３×１０15ｃｍ-3
のとき１０9 Ω・ｃｍとピーク値を示している。ただ
し、炭素濃度が２５×１０ｃｍ-3を超えると、結晶の比
抵抗は急激に低下し１０7 Ω・ｃｍ以下となってしま
う。炭素濃度が３〜２５×１０15ｃｍ-3の範囲で１０8
Ω・ｃｍ以上の高抵抗となることがわかった。
過剰な溶液から成長し雰囲気ガスはＡｒを用いた。炭素
の添加には、雰囲気ガスに炭酸ガスを混入させる方法を
用いた。混入する炭酸ガスの濃度を変えることにより結
晶に取り込まれる炭素の濃度を変えた。成長した結晶の
炭素濃度をＬＶＭ（LocalizedVibration Mode）法を用
い、常温で測定した。このとき換算係数は１１．８×１
０15ｃｍ-1を用いた（測定法は、新井，他；「電子工業
月報」第３０巻第９号，Ｐ．３８を参照）。引上げた結
晶を９５０℃×２４ｈｒインゴットアニールした後、Ｐ
ａｕｗ法にて比抵抗を測定した。炭素濃度と比抵抗の関
係を図１に示す。炭素濃度が３×１０15ｃｍ-3以上で比
抵抗は１×１０8 Ω・ｃｍを超え、２３×１０15ｃｍ-3
のとき１０9 Ω・ｃｍとピーク値を示している。ただ
し、炭素濃度が２５×１０ｃｍ-3を超えると、結晶の比
抵抗は急激に低下し１０7 Ω・ｃｍ以下となってしま
う。炭素濃度が３〜２５×１０15ｃｍ-3の範囲で１０8
Ω・ｃｍ以上の高抵抗となることがわかった。
【００１８】比較例１ 炭素添加基板の熱安定性を調べるため、次の実験を行っ
た。Ｃｒ添加基板と炭素添加基板各２枚にｎ型エピタキ
シャル層を形成し熱処理してエピタキシャル層の特性変
化を調べた。炭素添加基板＃１、＃２の炭素濃度はそれ
ぞれ１×１０16、２×１０16ｃｍ-3、比抵抗は４×１０
8 Ω・ｃｍ、９×１０8 Ω・ｃｍである。Ｃｒ添加基板
＃３、＃４のＣｒ濃度はそれぞれ１×１０16ｃｍ-3及び
３×１０16ｃｍ-3、比抵抗は１．２×１０8Ω・ｃｍ、
４×１０8 Ω・ｃｍである。エピタキシャル層は常圧Ｍ
ＯＶＰＥ法（有機金属気相成長法）を用い、厚さ０．２
μｍ、キャリア濃度１×１０17ｃｍ-3、ドーパントＳｉ
のｎ型ＧａＡｓ層である。成長温度は７００℃である。
このエピタキシャルウェハをそれぞれ８００℃、９００
℃で３０分、アルシン１％雰囲気中で熱処理した。熱処
理前後のシートキャリア濃度ｎs 及び、移動度μをＨａ
ｌｌ測定法により測定した。ｎs およびμはデバイス特
性評価の重要なバラメータとなるからである。結果を表
１に示す。
た。Ｃｒ添加基板と炭素添加基板各２枚にｎ型エピタキ
シャル層を形成し熱処理してエピタキシャル層の特性変
化を調べた。炭素添加基板＃１、＃２の炭素濃度はそれ
ぞれ１×１０16、２×１０16ｃｍ-3、比抵抗は４×１０
8 Ω・ｃｍ、９×１０8 Ω・ｃｍである。Ｃｒ添加基板
＃３、＃４のＣｒ濃度はそれぞれ１×１０16ｃｍ-3及び
３×１０16ｃｍ-3、比抵抗は１．２×１０8Ω・ｃｍ、
４×１０8 Ω・ｃｍである。エピタキシャル層は常圧Ｍ
ＯＶＰＥ法（有機金属気相成長法）を用い、厚さ０．２
μｍ、キャリア濃度１×１０17ｃｍ-3、ドーパントＳｉ
のｎ型ＧａＡｓ層である。成長温度は７００℃である。
このエピタキシャルウェハをそれぞれ８００℃、９００
℃で３０分、アルシン１％雰囲気中で熱処理した。熱処
理前後のシートキャリア濃度ｎs 及び、移動度μをＨａ
ｌｌ測定法により測定した。ｎs およびμはデバイス特
性評価の重要なバラメータとなるからである。結果を表
１に示す。
【００１９】
【表１】
【００２０】Ｃｒドープ基板の場合、熱処理によりｎs
が著しく低下した。一方、炭素ドープ基板上のエピタキ
シャル層は熱処理前後で顕著な変化は認められず、熱的
安定性が良好であることが判明した。
が著しく低下した。一方、炭素ドープ基板上のエピタキ
シャル層は熱処理前後で顕著な変化は認められず、熱的
安定性が良好であることが判明した。
【００２１】実施例２ ＬＥＣ法にて、ＧａＡｓ結晶を６本成長した。成長条件
は実施例１と同じである。これらの結晶から切り出した
ウェハに図４に示すＦＥＴを作製した。能動層４の打込
み条件は、ドーズ量６〜７．５×１０12ｃｍ-2、打込み
エネルギー５０keV である。コンタクト層５は１×１０
13ｃｍ-22 、１００keV とした。活性化熱処理は、８５
０℃×３０分で能動層４、コンタクト層５同時に行っ
た。ゲート電極２の材料にはＷ−Ｓｉを用い、ゲート長
を０．５〜３．０μｍまで変え、短チャネル効果を調べ
た。
は実施例１と同じである。これらの結晶から切り出した
ウェハに図４に示すＦＥＴを作製した。能動層４の打込
み条件は、ドーズ量６〜７．５×１０12ｃｍ-2、打込み
エネルギー５０keV である。コンタクト層５は１×１０
13ｃｍ-22 、１００keV とした。活性化熱処理は、８５
０℃×３０分で能動層４、コンタクト層５同時に行っ
た。ゲート電極２の材料にはＷ−Ｓｉを用い、ゲート長
を０．５〜３．０μｍまで変え、短チャネル効果を調べ
た。
【００２２】図２にドーズ量６×１０12ｃｍ-1の場合の
Ｃ−Ｖ法で測定したキャリアプロファイルを示す。炭素
濃度が８×１０15ｃｍ-3を超えると、キャリアプロファ
イルは著しく急峻になった。また、短チャネル効果の結
果を図３に示す。炭素濃度によってドース量を変え、ゲ
ート長３μｍにおけるビンチオフ電圧Ｖｐがほぼ等しく
なるようにした。ここでも炭素濃度が８×１０15ｃｍ-3
を超えたところで、短チャネル効果は抑止されているこ
とがわかる。
Ｃ−Ｖ法で測定したキャリアプロファイルを示す。炭素
濃度が８×１０15ｃｍ-3を超えると、キャリアプロファ
イルは著しく急峻になった。また、短チャネル効果の結
果を図３に示す。炭素濃度によってドース量を変え、ゲ
ート長３μｍにおけるビンチオフ電圧Ｖｐがほぼ等しく
なるようにした。ここでも炭素濃度が８×１０15ｃｍ-3
を超えたところで、短チャネル効果は抑止されているこ
とがわかる。
【００２３】
(1) 請求項１に記載のＧａＡｓ結晶は、半絶縁性とする
ために所定範囲濃度の炭素を添加したものであり、炭素
は拡散係数が極めて小さいため、活性化熱処理等の熱プ
ロセスを経てもデバイス特性に悪影響を与えず、リーク
電流が少なく、熱拡散の影響のない良好な特性のデバイ
スを得ることができる。
ために所定範囲濃度の炭素を添加したものであり、炭素
は拡散係数が極めて小さいため、活性化熱処理等の熱プ
ロセスを経てもデバイス特性に悪影響を与えず、リーク
電流が少なく、熱拡散の影響のない良好な特性のデバイ
スを得ることができる。
【００２４】(2) 請求項２に記載のＧａＡｓデバイスに
よれば、一定範囲の炭素を添加して比抵抗が１０8 Ω・
cm以上と高い基板を使い、この基板に能動層を形成する
ので、素子間の分離が容易となり、また、従来行ってい
たＰ型層打込み工程を省略できるため、製造が容易かつ
安全で、しかも良好な高周波特性を得ることができる。
よれば、一定範囲の炭素を添加して比抵抗が１０8 Ω・
cm以上と高い基板を使い、この基板に能動層を形成する
ので、素子間の分離が容易となり、また、従来行ってい
たＰ型層打込み工程を省略できるため、製造が容易かつ
安全で、しかも良好な高周波特性を得ることができる。
【図１】本発明の実施例によるＧａＡｓ結晶の炭素濃度
と比抵抗の関係を示す特性図。
と比抵抗の関係を示す特性図。
【図２】種々の炭素濃度を有するウェハにイオンを打ち
込んだときのキャリアプロファイルを示す特性図。
込んだときのキャリアプロファイルを示す特性図。
【図３】種々の炭素濃度を有するウェハから作成したＦ
ＥＴのケート長とピンチオフ電圧Ｖｐとの関係を示す特
性図。
ＥＴのケート長とピンチオフ電圧Ｖｐとの関係を示す特
性図。
【図４】従来例及び本発明の実施例に共通するＧａＡｓ
デバイスの典型的なイオン打込みを用いたＦＥＴの横断
面図。
デバイスの典型的なイオン打込みを用いたＦＥＴの横断
面図。
【図５】従来例による典型的なＢＰ構造をもつＦＥＴの
横断面図。
横断面図。
１ ソース ２ ゲート電極 ３ ドレイン ４ 能動層 ５ コンタクト層 ６ 半絶縁性基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１０月３０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図４】
【図５】
【図２】
【図３】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/338 29/812
Claims (2)
- 【請求項１】炭素濃度を３〜２５×１０15ｃｍ-3含む半
絶縁性のＧａＡｓ結晶。 - 【請求項２】炭素濃度を８〜２５×１０15ｃｍ-3含む半
絶縁性のＧａＡｓ結晶基板に、ｎ型ドーパントとなる不
純物のイオン打込みにより形成した能動層をもつＧａＡ
ｓデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26077991A JPH0597596A (ja) | 1991-10-08 | 1991-10-08 | ＧａＡｓ結晶及びＧａＡｓデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26077991A JPH0597596A (ja) | 1991-10-08 | 1991-10-08 | ＧａＡｓ結晶及びＧａＡｓデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0597596A true JPH0597596A (ja) | 1993-04-20 |
Family
ID=17352613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26077991A Pending JPH0597596A (ja) | 1991-10-08 | 1991-10-08 | ＧａＡｓ結晶及びＧａＡｓデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0597596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006117464A (ja) * | 2004-10-21 | 2006-05-11 | Sumitomo Electric Ind Ltd | ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板 |
| JP2011219362A (ja) * | 2011-07-25 | 2011-11-04 | Sumitomo Electric Ind Ltd | ＧａＡｓ結晶基板 |
-
1991
- 1991-10-08 JP JP26077991A patent/JPH0597596A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006117464A (ja) * | 2004-10-21 | 2006-05-11 | Sumitomo Electric Ind Ltd | ＧａＡｓ結晶の熱処理方法およびＧａＡｓ結晶基板 |
| JP2011219362A (ja) * | 2011-07-25 | 2011-11-04 | Sumitomo Electric Ind Ltd | ＧａＡｓ結晶基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326667B1 (en) | Semiconductor devices and methods for producing semiconductor devices | |
| US6056817A (en) | Process for producing semi-insulating InP single crystal and semi-insulating InP single crystal substrate | |
| JPH0597596A (ja) | ＧａＡｓ結晶及びＧａＡｓデバイス | |
| EP0455325B1 (en) | Single crystals of semi-insulating indium phosphide and processes for making them | |
| JPH0750692B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の熱処理方法 | |
| JPH02260628A (ja) | 半導体デバイスの製造方法 | |
| JP2572291B2 (ja) | 半絶縁性ＩｎＰ単結晶基板の製造方法 | |
| JPH0543679B2 (ja) | ||
| JPS62216999A (ja) | 化合物半導体単結晶およびその製造方法 | |
| JP3106197B2 (ja) | 高抵抗化合物半導体の製造方法 | |
| JP2829403B2 (ja) | 化合物半導体の製造方法 | |
| JP2819244B2 (ja) | 半絶縁性ＩｎＰ単結晶の製造方法 | |
| JPH0196923A (ja) | エピタキシャル成長方法 | |
| JPH0269307A (ja) | リン化インジウムおよびその製造方法 | |
| US5254507A (en) | Semi-insulating InP single crystals, semiconductor devices having substrates of the crystals and processes for producing the same | |
| JPH0632699A (ja) | 半絶縁性ＩｎＰ単結晶の製造方法 | |
| JPH02234422A (ja) | オートドーピング抑制方法 | |
| JP3205575B2 (ja) | トランジスタ及び結晶成長方法 | |
| JP2572297B2 (ja) | 半絶縁性ＩｎＰ単結晶基板の製造方法 | |
| JP3168310B2 (ja) | 半導体デバイスの製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPS62226894A (ja) | ＧａＡｓ単結晶基板 | |
| JPS6270300A (ja) | 半絶縁性ＧａＡｓ単結晶 | |
| CN115315784A (zh) | 单晶硅基板中的施主浓度的控制方法 | |
| JPS60235798A (ja) | 半絶縁性ＧａＡｓ単結晶 |