JPH0591661A

JPH0591661A - 高圧電源回路

Info

Publication number: JPH0591661A
Application number: JP3249238A
Authority: JP
Inventors: Tomohiro Komori; 智裕小森; Jiro Tanuma; 二郎田沼; Takehiko Okubo; 岳彦大久保; Akira Hagiwara; 明萩原; Naoji Akutsu; 直司阿久津
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1991-09-27
Filing date: 1991-09-27
Publication date: 1993-04-09
Anticipated expiration: 2014-08-23
Also published as: JP2938241B2

Abstract

(57)【要約】【目的】小型で安価で、しかも、絶縁や製造が容易な高
圧電源回路を提供する。【構成】正出力用と負出力用の二つの巻線を配設したト
ランスＴ１を有しており、第１のスイッチング手段が一
次側の正出力用と負出力用の巻線にそれぞれ接続され
る。二次側には正出力用と負出力用の巻線があり、正出
力用と負出力用の出力手段が接続される。そして、正出
力用と負出力用の出力手段は互いに直列に接続される。
上記第１のスイッチング手段がオフの間に、第２のスイ
ッチング手段が設定電圧で回生電流ｉ_D1を流し、該回生
電流ｉ_D1が零になった後に上記第１のスイッチング手段
に電流を流すようになっている。そして、上記第１のス
イッチング手段がオンの時の電流の立上がり時間と、オ
フの時の電流の立上がり時間が異なり、オン・オフによ
って発生する電圧が正方向と負方向で非対称の交流波形
を描くようにしてある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子写真プリンタなど
に用いられる小電流出力の正負出力切換機能を有する高
圧電源回路に関するものである。

【０００２】

【従来の技術】従来、ＬＥＤプリンタ、レーザプリンタ
等の電子写真プリンタにおいては、小電流出力（数μＡ
〜数１００μＡ）の高圧電源が使用され、画像形成プロ
セスによって、出力電圧の正負を切り換えることができ
るようになっている。図２は従来の高圧電源回路を示す
図である。

【０００３】図において、１１は切換入力信号を受けて
発振制御信号を出力する出力切換制御回路、１３，１４
は入力電源の電圧を交流電圧に変換する発振回路、１５
は発振回路１３に対応して配設される正出力整流回路、
１６は発振回路１４に対応して配設される負出力整流回
路、１７は発振回路１３と正出力整流回路１５間に配設
され、発振回路１３が出力した交流電圧を変換するトラ
ンス、１８は発振回路１４と負出力整流回路１６間に配
設され、発振回路１４が出力した交流電圧を変換するト
ランス、１９は上記正出力整流回路１５から出力される
正の直流電流と上記負出力整流回路１６から出力される
負の直流電流とを選択するための高圧リレー、２０は上
記出力切換制御回路１１からの信号を受け、上記高圧リ
レー１９を動作させるための信号を出力するリレー駆動
回路である。

【０００４】上記構成の高圧電源回路において、入力電
源は発振回路１３，１４によって数十ｋＨ_Zの交流に変
換され、トランス１７，１８によって必要な交流電圧ま
で昇圧される。昇圧された交流電圧は正出力整流回路１
５又は負出力整流回路１６によって正又は負の直流出力
に変換され、高圧リレー１９によっていずれかの直流出
力が選択され、高圧出力となって出力される。上記正出
力整流回路１５又は負出力整流回路１６から出力される
電圧又は電流はモニタされ、これは発振回路１３，１４
に出力フィードバックされる。該出力フィードバックに
よって、定電圧特性、定電流特性等の所望の出力特性を
得ることができる。

【０００５】上記切換入力信号を出力切換制御回路１１
に入力することによっていずれかの直流出力が選択され
る。上記出力切換制御回路１１は切換入力信号を受ける
と、正又は負のいずれの直流出力を出力するかを決定
し、発振回路１３，１４の一方に発振制御信号を送って
動作させ、他方を休止させる。この時、リレー駆動回路
２０にも信号を送り、高圧リレー１９を動作させて直流
出力を選択する。

【０００６】図３は従来の他の高圧電源回路を示す図で
ある。図において、２１は切換入力信号を受けて発振制
御信号を出力する出力切換制御回路、１３，１４は入力
電源の電圧を交流電圧に変換する発振回路、１５は発振
回路１３に対応して配設される正出力整流回路、１６は
発振回路１４に対応して配設される負出力整流回路、１
７は発振回路１３と正出力整流回路１５間に配設され、
発振回路１３が出力した交流電圧を変換するトランス、
１８は発振回路１４と負出力整流回路１６間に配設さ
れ、発振回路１４が出力した交流電圧を変換するトラン
ス、２３は上記正出力整流回路１５の出力側に接続され
た抵抗、２４は負出力整流回路１６の出力側に接続され
た抵抗である。上記抵抗２３，２４の他端は出力に接続
されている。

【０００７】この場合、高圧電源回路の動作は図２のも
のとほぼ同じであるが、正出力整流回路１５と出力間に
抵抗２３を、負出力整流回路１６と出力間に抵抗２４を
接続しており、両整流回路１５，１６の各直流出力を抵
抗２３，２４で加算している。したがって、図２のよう
な大型の高圧リレー１９が不要になる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記構
成の高圧電源回路においては、直流出力を正と負で切り
換えるために発振回路１３，１４、トランス１７，１８
及び整流回路１５，１６から成る２系統の回路を必要と
し、装置が大型化するだけでなく価格も高価になってし
まう。

【０００９】そして、図２に示すように高圧リレー１９
を備える高圧電源回路の場合では、高圧リレー１９の分
だけ装置が更に大型化、高価格化するだけでなく、絶縁
や製造が困難になる。また、図３に示すように抵抗２
３，２４を備える高圧電源回路の場合では、抵抗２３，
２４によって電圧降下が発生してしまう。例えば、抵抗
２３，２４の抵抗値が等しい場合、直流出力は整流回路
１５，１６の直流出力の半分になってしまい損失が大き
い。

【００１０】本発明は、上記従来の高圧電源回路の問題
点を解決して、小型で安価で、しかも、絶縁や製造が容
易な高圧電源回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】そのために、本発明の高
圧電源回路においては、正出力と負出力を切り換えるこ
とができ、小電流で高圧力の出力を得ることを可能とし
ており、一次側及び二次側に少なくとも正出力用と負出
力用の二つの巻線を配設したトランスを有しており、必
要とされる出力の極性に対応してスイッチング動作を行
う第１のスイッチング手段が、一次側の正出力用と負出
力用の巻線にそれぞれ接続される。

【００１２】トランスの二次側には、正出力用と負出力
用の巻線があり、該巻線に正出力用と負出力用の出力手
段がそれぞれ接続される。そして、上記正出力用と負出
力用の出力手段は互いに直列に接続される。上記第１の
スイッチング手段に第２のスイッチング手段が接続さ
れ、上記第１のスイッチング手段がオフである間に第２
のスイッチング手段が設定電圧で回生電流を流す。

【００１３】該回生電流が零になった後に上記第１のス
イッチング手段に電流を流す手段が設けられ、再び巻線
に電流が流される。上記第１のスイッチング手段がオン
の時の電流の立上がり時間と、オフの時の電流の立上が
り時間が異なり、オン・オフによって発生する電圧が正
方向と負方向で非対称の交流波形を描くようにしてあ
る。

【００１４】また、上記第１のスイッチング手段がオフ
である間に共振を発生させる共振発生手段を設けるよう
にしたものにおいては、共振発生手段に第２のスイッチ
ング手段が接続され、該第２のスイッチング手段によっ
て設定電圧で回生電流を流すとともに上記共振を停止さ
せるようにしている。

【００１５】

【作用】本発明によれば、上記のように正出力と負出力
を切り換えることができ、小電流で高圧力の出力を得る
ことを可能としており、一次側及び二次側に少なくとも
正出力用と負出力用の二つの巻線を配設したトランスを
有しており、必要とされる出力の極性に対応してスイッ
チング動作を行う第１のスイッチング手段が、一次側の
正出力用と負出力用の巻線にそれぞれ接続される。トラ
ンスの二次側には、正出力用と負出力用の巻線があり、
該巻線に正出力用と負出力用の出力手段がそれぞれ接続
される。そして、上記正出力用と負出力用の出力手段は
互いに直列に接続される。したがって、第１のスイッチ
ング手段をオン・オフすることによって、必要な極性の
出力電圧を取り出すことができる。

【００１６】上記第１のスイッチング手段に第２のスイ
ッチング手段が接続され、上記第１のスイッチング手段
がオフである間に第２のスイッチング手段が設定電圧で
回生電流を流し、該回生電流が零になった後に上記第１
のスイッチング手段に電流を流すようになっている。そ
して、上記第１のスイッチング手段がオンの時の電流の
立上がり時間と、オフの時の電流の立上がり時間が異な
り、オン・オフによって発生する電圧が正方向と負方向
で非対称の交流波形を描くようにしてある。

【００１７】したがって、二次側において発生する正方
向と負方向の電圧の差を大きくすることができ、大きい
出力電圧を取り出すことができる。また、上記第１のス
イッチング手段がオフである間に共振を発生させる共振
発生手段を設けるようにしたものにおいては、共振発生
手段に第２のスイッチング手段が接続され、該第２のス
イッチング手段によって設定電圧で回生電流を流すとと
もに上記共振を停止させるようにしている。

【００１８】この場合、共振が発生している間に負方向
の電圧を形成することができる。

【００１９】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の高圧電源回路を
示す図、図４は本発明の高圧電源回路のタイムチャー
ト、図７は本発明の第２の実施例を示す高圧電源回路の
要部回路図である。

【００２０】図１において、１は制御回路であり、出力
切換信号が入力され、該出力切換信号によって制御回路
１からトランジスタＴｒ１，Ｔｒ２に出力信号が送られ
るようになっている。すなわち、正出力時においては、
トランジスタＴｒ１がスイッチング（オン）し、トラン
ジスタＴｒ２は休止（オフ）する。また、負出力時にお
いては、トランジスタＴｒ１がオフし、トランジスタＴ
ｒ２がオンする。

【００２１】次に、正出力時の動作について図４を用い
て説明する。制御回路１は、まずトランジスタＴｒ１に
ベース電圧ｖ_BEを印加し、トランジスタＴｒ１をオンに
する。この時、電源電圧をｖ_CC、トランスＴ１の巻線ｎ
１のインダクタンスをＬとすると、トランジスタＴｒ１
のコレクタ電流ｉ_C1（＝（ｖ _CC／Ｌ）・ｔ) が上昇し、
巻線ｎ１に蓄積されるエネルギは（１／２）・Ｌ・＝ｉ
_C1peak ²となる。

【００２２】そこで、必要な出力に相当するエネルギが
蓄積される時間だけトランジスタＴｒ１をオンし、ある
時間オンした後ベース電圧ｖ_BEをオフしてトランジスタ
Ｔｒ１をオフさせると、巻線ｎ１には、その間に蓄積さ
れたエネルギによって、電流を流し続ける方向に電圧が
発生し、ツェナーダイオードＤ１及びダイオードＤ５を
介して回生電流ｉ_D1が流れる。ダイオードＤ５は電流の
向きを一方向に抑えるためのものであり、ツェナーダイ
オードＤ１は発生する電圧をツェナー電圧ｖ_Zにクラン
プするためのものである。

【００２３】この時、ツェナーダイオードＤ１を流れる
回生電流ｉ_D1は、エネルギの放出に伴い−（ｖ_Z／Ｌ）
・ｔで表されるように減少する。そして、巻線ｎ１に流
れる電流ｉ_n1は〔ｉ_C1＋ｉ_D1〕となり両端の電圧ｖ_n1は
正方向に電源電圧ｖ_CCの値を、負方向にツェナー電圧ｖ
_zの値をとる非対称の交流波形になる。このままトラン
ジスタＴｒ１をオフさせていると、トランスＴ１の内部
の分布容量と巻線ｎ１のインダクタンスＬが共振を起こ
し、正方向にほぼツェナー電圧ｖ_Zの値の電圧が発生し
てしまい、正と負の電圧差を大きくすることができなく
なる。そこで回生電流ｉ_D1が零になり次第、再びトラン
ジスタＴｒ１をオンにする。

【００２４】このタイミングは、巻線ｎ３に発生する電
圧ｖ_n3を制御回路１でモニタすることによって得ること
ができる。すなわち、電圧ｖ_n3において負電圧の発生が
停止するとともに、トランジスタＴｒ１がオンされるよ
うになっている。二次側においては、トランスＴ１の巻
数比倍した電圧ｖ_O1，ｖ_O2が発生し、コンデンサＣ１，
Ｃ２によって平滑されて直流電圧となる。このコンデン
サＣ１，Ｃ２の両端の電圧をｖ_C1，ｖ_C2、トランスＴ１
の巻数比をｒ＝ｎ２／ｎ１＝ｎ２′／ｎ１とすれば、ｖ_C1＝ｒｖ_Z ｖ_C2＝ｒｖ_CC となり、出力電圧ｖ₀は〔ｖ_C1−ｖ_C2〕となる。したが
って、ツェナー電圧ｖ_Zを電源電圧ｖ_CCより十分大きく
すれば、出力電圧ｖ₀を大きくすることができる。例え
ば、ｖ_CC＝２４〔Ｖ〕ｖ_Z＝２４０〔Ｖ〕ｒ＝２０とすれば、ｖ_C1＝４．８〔ｋＶ〕ｖ_C2＝０．４８〔ｋＶ〕となり約４．３〔ｋＶ〕の出力電圧ｖ₀が発生する。

【００２５】ここで、正出力時には抵抗Ｒ２，Ｒ３を、
負出力時には抵抗Ｒ１を出力電流ｉ ₀が通るため電圧降
下が発生するが、出力電流ｉ₀が数十μＡであるため損
失は小さい。例えば、Ｒ１＝Ｒ２＋Ｒ３＝５０〔ＭΩ〕とし、出力電流ｉ₀が１０μＡとすれば抵抗Ｒ１におけ
る損失は、４．８²／５０≒０．４６〔Ｗ〕であり、１〔Ｗ〕以下となり小さい。また、抵抗Ｒ２及
び抵抗Ｒ３を流れる出力電流ｉ_Oによる電圧降下は、５０×１０＝０．５〔ｋＶ〕であり、出力電圧ｖ₀として、４．３−０．５＝３．８〔ｋＶ〕が得られ、図３の高圧電源回路より電圧降下ははるかに
小さくなる。

【００２６】負出力時も同様にトランジスタＴｒ２のオ
ン・オフによって出力電圧ｖ₀及び出力電流ｉ₀を発生
させることができる。出力フィードバックは、上記実施
例の場合、正出力時に定電流が、負出力時にほぼ定電圧
が得られるようにかけられる。正出力時に抵抗Ｒ３に流
れる出力電流ｉ₀によってｉ₀・Ｒ３で与えられる電圧
が発生するため、出力電流ｉ₀をモニタすることがで
き、負出力時には、電圧ｖ_C2を抵抗Ｒ２，Ｒ３によって
分圧した電圧Ｒ３／（Ｒ２＋Ｒ３）・ｖ_C2をモニタする
ことができる。

【００２７】上記出力フィードバックは制御回路１に入
力され、トランジスタＴｒ１，Ｔｒ２のオン時間の設定
に使用される。出力電圧ｖ₀や出力電流ｉ_Oが小さいと
きにはオン時間を長く、出力電圧ｖ₀や出力電流ｉ_Oが
大きいときにはオン時間を短くする。また、トランジス
タＴｒ１，Ｔｒ２のエミッタ電流は抵抗Ｒ４を通るが、
制御回路１は該抵抗Ｒ４の端子間の電圧をモニタし、エ
ミッタ電流が大きくなりすぎて、トランジスタＴｒ１，
Ｔｒ２が破損しないように保護している。

【００２８】なお、ＦＥＴをトランジスタＴｒ１，Ｔｒ
２に代えて使用してもよく、また、ツェナーダイオード
Ｄ１，Ｄ２及びダイオードＤ５，Ｄ６を図７に示すよう
に共通化することも可能である。また、出力フィードバ
ックも出力電圧ｖ₀を直接分圧したもの、巻線ｎ３，ｎ
３′で発生した電圧、対グランドへの電流等をモニタし
てもよい。

【００２９】また、トランスＴ１の巻線ｎ１，ｎ１′の
分布容量が大で、この分布容量によってトランジスタＴ
ｒ１，Ｔｒ２がオフ時に発生する電圧が抑えられ、か
つ、トランジスタＴｒ１，Ｔｒ２の定格を超えることが
なければツェナーダイオードＤ１，Ｄ２及びダイオード
Ｄ５，Ｄ６は省略することができる。次に、トランスＴ
１の１次側にコンデンサを配設した実施例について説明
する。

【００３０】図５は本発明の第３の実施例を示す高圧電
源回路を示す図、図６は本発明の第３の実施例を示す高
圧電源回路のタイムチャート、図８は本発明の第４の実
施例を示す高圧電源回路の要部回路図である。図５にお
いて、１は制御回路であり、出力切換信号が入力され、
該出力切換信号によって制御回路１からトランジスタＴ
ｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４に出力信号が送られるよ
うになっている。

【００３１】すなわち、正出力時においては、トランジ
スタＴｒ１がオンし、トランジスタＴｒ２はオフする。
また、負出力時においては、トランジスタＴｒ１がオフ
し、トランジスタＴｒ２がオンする。トランジスタＴｒ
３は、負出力時において電流がダイオードＤ５を流れな
いように、トランジスタＴｒ４は、正出力時において電
流がダイオードＤ６を流れないようにするためのもので
ある。

【００３２】また、ダイオードＤ７_,Ｄ８は逆電圧がト
ランジスタＴｒ１_,Ｔｒ２に印加されるのを防ぐために
配設される。次に、正出力時の動作について図６を用い
て説明する。制御回路１は、まずトランジスタＴｒ１に
ベース電圧ｖ_BEを印加し、トランジスタＴｒ１をオンに
する。この時、電源電圧をｖ_CC、トランスＴ１の巻線ｎ
１のインダクタンスをＬとするとトランジスタＴｒ１の
コレクタ電流ｉ_C1（＝（ｖ_CC／Ｌ）・ｔ）が上昇し、巻
線ｎ１に蓄積されるエネルギは（１／２）・Ｌ・ｉ_C1
_peak ²となる。

【００３３】そこで、必要な出力に相当するエネルギが
蓄積される時間だけトランジスタＴｒ１をオンし、ある
時間オンした後ベース電圧ｖ_BEをオフしてトランジスタ
Ｔｒ１をオフさせると、巻線ｎ１には、その間に蓄積さ
れたエネルギによって、電流を流し続ける方向に電圧が
発生し、巻線ｎ１に並列に接続された共振用のコンデン
サＣ３に電圧ｖ_n1が負となる方向に充電電流ｉ_n1が流れ
る。

【００３４】そして、巻線ｎ１、コンデンサＣ３、他の
静電容量、トランスＴ１によって結合されたコンデンサ
Ｃ４等によって共振が発生し、上記充電電流ｉ_n1はほぼ
正弦波状になる。すなわち電圧ｖ_n1が負になり、充電電
流ｉ_n1が少なくなって零になると、ＬＣ共振回路の原理
によって電圧ｖ_n1は負方向に最大となる。この時、巻線
ｎ１から見て並列に入る等価容量をＣとすれば、該電圧
ｖ_n1の値はほぼ−（Ｌ／Ｃ）^1/2・ｉ_C1peakとなる。

【００３５】次に、充電電流ｉ_n1は傾きを小さくしなが
ら負方向に値を大きくし、最大値をとると、反対に正方
向に向かう。そして、電圧ｖ_n1は零に近づき、正側に反
転して電源電圧ｖ_ccの値になる。この時、入力電源及び
ダイオードＤ５を通して回生電流ｉ_D1が流れ、コンデン
サＣ３と巻線ｎ１の共振は停止し、コンデンサＣ３の両
端子間の電圧は電源電圧ｖ_CCの値となる。次にコレクタ
電流ｉ_C1が流れ始めた時にコンデンサＣ３には充電電流
ｉ_n1は流れない。

【００３６】上記共振中に発生する負電圧は、巻線ｎ３
に発生する電圧ｖ_n3によって検出することができ、制御
回路１は負電圧の発生が終了するとともにベース電圧ｖ
_BEを発生し、トランジスタＴｒ１をオンにする。上記ダ
イオードＤ５に回生電流ｉ_D5が流れている間は、トラン
ジスタＴｒ１がオンになっていてもコレクタ電流ｉ_C1は
流れず、回生電流ｉ_D5が零になり次第、再びコレクタ電
流ｉ_C1が流れ、（ｖ_CC／Ｌ）・ｔの値で正方向に上昇す
る。

【００３７】そして、この動作が繰り返され、巻線ｎ１
の両端に発生する電圧ｖ_n1は、正方向に電源電圧ｖ_CCの
値を、負方向にツェナー電圧ｖ_zの値をとる非対称の交
流波形になる。一方、二次側においては、トランスＴ１
の巻数比倍された電圧ｖ_O1，ｖ_O2が発生しコンデンサＣ
１，Ｃ２によって平滑されて直流となる。このコンデン
サＣ１，Ｃ２の両端の電圧をｖ_C1，ｖ_C2、トランスＴ１
の巻数比をｒとすれば、ｖ_C1＝ｒ・（Ｌ／Ｃ）^1/2・ｉ_C1peak ｖ_C2＝ｒ・ｖ_CC となり、（Ｌ／Ｃ）^1/2・ｉ_C1peakを十分大きくすれば
出力電圧〔ｖ_C1−ｖ_C2〕を大きくすることができる。

【００３８】例えば、ｖ_CC＝２５〔Ｖ〕Ｌ＝１．２５〔ｍＨ〕Ｃ＝５１００〔ｐＦ〕ｒ＝２０とし、トランジスタＴｒ１がオンしている時間を２５μ
ｓｅｃとするとｉ_C1peak＝（２５／１．２５）×２５＝０．５〔Ａ〕となり、ｖ_C2＝２０×２５＝０．５〔ｋＶ〕ｖ_C1＝２０×（１．２５／５１００）^1/2×０．５≒４．９〔ｋＶ〕となる。

【００３９】また、出力電圧ｖ₀はｖ_C1−ｖ_C2＝４．９−０．５＝４．４〔ｋＶ〕となる。共振期間は、半周期であるため、π・（Ｌ・
Ｃ）^1/2となり、この場合、 π・（１．２５×５１００）^1/2≒７．９〔μｓｅｃ〕である。

【００４０】ここで、正出力時には抵抗Ｒ２，Ｒ３を、
負出力時には抵抗Ｒ１を出力電流ｉ ₀が通るため電圧降
下が発生するが、出力電流ｉ₀が数十μＡであるため損
失は小さい。例えば、Ｒ１＝Ｒ２＋Ｒ３＝５０〔ＭΩ〕とし、出力電流ｉ₀が１０μＡとすれば抵抗Ｒ１におけ
る損失は、４．９²／５０≒０．４８〔Ｗ〕であり、１〔Ｗ〕以下となり小さい。また、抵抗Ｒ２及
び抵抗Ｒ３を流れる出力電流ｉ₀による電圧降下は、５０×１０＝０．５〔ｋＶ〕であり、出力電圧ｖ₀として、４．４−０．５＝３．９〔ｋＶ〕が得られ、図３の高圧電源回路より電圧降下ははるかに
小さくなる。

【００４１】負出力も同様にトランジスタＴｒ１，Ｔｒ
３をオフさせＴｒ４をオンさせて、トランジスタＴｒ２
のオン・オフによって出力電圧ｖ₀及び出力電流ｉ₀を
発生させることができる。なお、ＦＥＴをトランジスタ
Ｔｒ１，Ｔｒ２に代えて使用してもよく、また、コンデ
ンサＣ３，Ｃ４及びトランスＴ１によって結合されるト
ランジスタＴｒ３とダイオードＤ５間、ダイオードＤ８
とトランジスタＴｒ２間、トランジスタＴｒ４とダイオ
ードＤ６間及びダイオードＤ７とトランジスタＴｒ１間
の回路を図８に示すように共通化することも可能であ
る。

【００４２】また、トランスＴ１の巻線ｎ１，ｎ２の分
布容量が大で、この分布容量によってトランジスタＴｒ
１，Ｔｒ２がオフ時に発生する電圧が抑えられ、かつ、
トランジスタＴｒ１，Ｔｒ２の定格を超えることがなけ
ればこの分布容量をコンデンサＣ３，Ｃ４の代用として
用い、コンデンサＣ３，Ｃ４の容量を小さくするか省略
することができる。

【００４３】なお本発明は上記実施例に限定されるもの
ではなく、本発明の趣旨に基づいて種々変形することが
可能であり、これらを本発明の範囲から排除するもので
はない。

【００４４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、一次側及び二次側に少なくとも正出力用と負出力
用の二つの巻線を配設したトランスを有しており、必要
とされる出力の極性に対応してスイッチング動作を行う
第１のスイッチング手段が、一次側の正出力用と負出力
用の巻線にそれぞれ接続され、トランスの二次側には、
正出力用と負出力用の出力手段がそれぞれ接続される。
そして、上記正出力用と負出力用の出力手段は互いに直
列に接続される。したがって、トランスを共通化するこ
とができ、小型で、低価格で高効率の高圧電源回路を提
供することができる。

【００４５】上記第１のスイッチング手段に第２のスイ
ッチング手段が接続され、上記第１のスイッチング手段
がオフである間に、第２のスイッチング手段が設定電圧
で回生電流を流し、該回生電流が零になった後に上記第
１のスイッチング手段に電流を流すようになっている。
そして、上記第１のスイッチング手段がオンの時の電流
の立上がり時間と、オフの時の電流の立上がり時間が異
なり、オン・オフによって発生する電圧が正方向と負方
向で非対称の交流波形を描くようにしてある。

【００４６】また、上記第１のスイッチング手段がオフ
である間に共振を発生させる共振発生手段を設けるよう
にしたものにおいては、共振発生手段に第２のスイッチ
ング手段が接続され、該第２のスイッチング手段によっ
て設定電圧で回生電流を流すとともに上記共振を停止さ
せるようにしている。したがって、二次側において発生
する正方向と負方向の電圧の差を大きくすることがで
き、大きい出力電圧を取り出すことができる。

【００４７】さらに、整流回路を介することなく交流電
圧を出力させることによって、一つのトランスを有する
電源回路において、電子写真プロセスで使用される正負
非対称のＡＣバイアス電圧を発生させることができる。

【図面の簡単な説明】

【図１】本発明の高圧電源回路を示す図である。

【図２】従来の高圧電源回路を示す図である。

【図３】従来の他の高圧電源回路を示す図である。

【図４】本発明の高圧電源回路のタイムチャートであ
る。

【図５】本発明の第３の実施例を示す高圧電源回路を示
す図である。

【図６】本発明の第３の実施例を示す高圧電源回路のタ
イムチャートである。

【図７】本発明の第２の実施例を示す高圧電源回路の要
部回路図である。

【図８】本発明の第４の実施例を示す高圧電源回路の要
部回路図である。

【符号の説明】

１制御回路ｎ１〜ｎ３巻線Ｔ１トランスＴｒ１〜Ｔｒ４トランジスタｉ_D1 回生電流Ｄ１，Ｄ２ツェナーダイオードＤ３〜Ｄ８ダイオードＲ１〜Ｒ４抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者萩原明東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内 (72)発明者阿久津直司東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】正出力と負出力を切り換えることがで
き、小電流で高圧力の出力を得ることを可能とした高圧
電源回路において、（ａ）一次側及び二次側に少なくとも正出力用と負出力
用の二つの巻線を配設したトランスと、（ｂ）一次側の正出力用と負出力用の巻線にそれぞれ接
続され、必要とされる出力の極性に対応してスイッチン
グ動作を行う第１のスイッチング手段と、（ｃ）二次側の正出力用と負出力用の巻線にそれぞれ接
続され、かつ、互いに直列に接続された正出力用と負出
力用の出力手段と、（ｄ）上記第１のスイッチング手段がオフである間に設
定電圧で回生電流を流す第２のスイッチング手段と、（ｅ）該回生電流が零になった後に上記第１のスイッチ
ング手段に電流を流す手段とを有しており、（ｆ）上記第１のスイッチング手段がオンの時の電流の
立上がり時間と、オフの時の電流の立上がり時間が異な
り、オン・オフによって発生する電圧が正方向と負方向
で非対称の交流波形を描くものであることを特徴とする
高圧電源回路。
【請求項２】正出力と負出力を切り換えることがで
き、小電流で高圧力の出力を得ることを可能とした高圧
電源回路において、（ａ）一次側及び二次側に少なくとも正出力用と負出力
用の二つの巻線を配設したトランスと、（ｂ）一次側の正出力用と負出力用の巻線にそれぞれ接
続され、必要とされる出力の極性に対応してスイッチン
グ動作を行う第１のスイッチング手段と、（ｃ）二次側の正出力用と負出力用の巻線にそれぞれ接
続され、かつ、互いに直列に接続された正出力用と負出
力用の出力手段と、（ｄ）上記第１のスイッチング手段がオフである間に共
振を発生させる共振発生手段と、（ｅ）設定電圧で回生電流を流すとともに上記共振を停
止させる第２のスイッチング手段と、（ｆ）上記回生電流が零になった後に上記第１のスイッ
チング手段に電流を流す手段とを有しており、（ｇ）上記第１のスイッチング手段のオン・オフによっ
て発生する電圧が正方向と負方向で非対称の交流波形を
描くものであることを特徴とする高圧電源回路。