JPH0590629A - フオトダイオード - Google Patents
フオトダイオードInfo
- Publication number
- JPH0590629A JPH0590629A JP3278662A JP27866291A JPH0590629A JP H0590629 A JPH0590629 A JP H0590629A JP 3278662 A JP3278662 A JP 3278662A JP 27866291 A JP27866291 A JP 27866291A JP H0590629 A JPH0590629 A JP H0590629A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- photodiode
- bonding pad
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディングパッド部を小さくすることな
く、しかも、容量を小さくできるフォトダイオードを実
現する。 【構成】 半導体基板８の上に、バッファ層７、光吸収
層６、窓層５が順次結晶成長された積層構造を有し、そ
の上に、受光部分にあたる領域を除いて半絶縁性半導体
層１０が形成され、表面保護膜３、ｐ電極１、ｎ電極９
が形成されている。ｐ電極１のボンディングパッド部１
ａの下の半絶縁性半導体層１０内ではキャリアが移動し
ないために、素子容量の低減化ができる。
く、しかも、容量を小さくできるフォトダイオードを実
現する。 【構成】 半導体基板８の上に、バッファ層７、光吸収
層６、窓層５が順次結晶成長された積層構造を有し、そ
の上に、受光部分にあたる領域を除いて半絶縁性半導体
層１０が形成され、表面保護膜３、ｐ電極１、ｎ電極９
が形成されている。ｐ電極１のボンディングパッド部１
ａの下の半絶縁性半導体層１０内ではキャリアが移動し
ないために、素子容量の低減化ができる。
Description
【０００１】
【産業上の利用分野】本発明は、フォトダイオード、特
に、光伝送や光情報処理、および、計測の分野などに利
用されるフォトダイオードに関するものである。
に、光伝送や光情報処理、および、計測の分野などに利
用されるフォトダイオードに関するものである。
【０００２】
【従来の技術】図３は、従来の光通信用フォトダイオー
ドの一例を示すものであり、（Ａ）図は断面図、（Ｂ）
図は上面図である。図中、１はｐ電極、１ａはボンディ
ングパッド部、２は受光窓、３は表面保護膜、４はｐ+
領域である拡散領域、５はｎ- −ＩｎＰの窓層、６はｎ
- −ＩｎＧａＡｓの光吸収層、７はｎ- −ＩｎＰのバッ
ファ層、８はｎ+ −ＩｎＰの基板、９はｎ電極であり、
ｎ+ −ＩｎＰの基板８の上に各層を順次結晶成長させた
積層構造を有している。拡散領域４は、円形状のパター
ンを有する拡散マスクを用いて、例えば、Ｚｎを選択拡
散することにより形成されたものであり、拡散領域４の
周縁には、ｐ電極１が設けられ、ｎ+ −ＩｎＰの基板８
の下に、ｎ電極９が設けられている。
ドの一例を示すものであり、（Ａ）図は断面図、（Ｂ）
図は上面図である。図中、１はｐ電極、１ａはボンディ
ングパッド部、２は受光窓、３は表面保護膜、４はｐ+
領域である拡散領域、５はｎ- −ＩｎＰの窓層、６はｎ
- −ＩｎＧａＡｓの光吸収層、７はｎ- −ＩｎＰのバッ
ファ層、８はｎ+ −ＩｎＰの基板、９はｎ電極であり、
ｎ+ −ＩｎＰの基板８の上に各層を順次結晶成長させた
積層構造を有している。拡散領域４は、円形状のパター
ンを有する拡散マスクを用いて、例えば、Ｚｎを選択拡
散することにより形成されたものであり、拡散領域４の
周縁には、ｐ電極１が設けられ、ｎ+ −ＩｎＰの基板８
の下に、ｎ電極９が設けられている。
【０００３】ｐ電極１の形成について説明すると、上述
したように、各層を順次結晶成長させ、拡散領域４を形
成させた後、窓層５の上に、使用波長λの１／４ｎ（ｎ
は誘電体の屈折率）の厚さの表面保護膜３を形成する。
次いで、ｐ電極１のためのコンタクトホールをエッチン
グして、拡散領域４にコンタクトするｐ電極１が形成さ
れる。したがって、コンタクトホールの部分を除き、受
光窓２、ｐ電極１の下部およびｐ電極周囲部分の下部に
は表面保護膜３が形成されている。表面保護膜３として
は、ＳｉＮｘ膜、ＳｉＯ2 膜などの絶縁性の膜が用いら
れ、受光窓２における表面保護膜３は、反射防止膜とし
て作用する。
したように、各層を順次結晶成長させ、拡散領域４を形
成させた後、窓層５の上に、使用波長λの１／４ｎ（ｎ
は誘電体の屈折率）の厚さの表面保護膜３を形成する。
次いで、ｐ電極１のためのコンタクトホールをエッチン
グして、拡散領域４にコンタクトするｐ電極１が形成さ
れる。したがって、コンタクトホールの部分を除き、受
光窓２、ｐ電極１の下部およびｐ電極周囲部分の下部に
は表面保護膜３が形成されている。表面保護膜３として
は、ＳｉＮｘ膜、ＳｉＯ2 膜などの絶縁性の膜が用いら
れ、受光窓２における表面保護膜３は、反射防止膜とし
て作用する。
【０００４】このように、従来技術では、ｐ電極１が表
面保護膜３の上に形成されている。このため、ｐ電極の
下では、Ｐ電極／表面保護膜／ＩｎＰ（半導体）の金属
／絶縁層／半導体の構造であるＭＩＳ構造が形成されて
いる。これは、表面保護膜とＩｎＰの半導体界面で容量
を生ずることとなり、受光素子としての容量が大きくな
る。容量を減少させるために、接続ワイヤをボンディン
グするためのボンディングパッド部１ａをできるだけ小
さくする必要があるが、ボンディングパッド部１ａを小
さくすると、ワイヤをボンディングする作業が困難にな
るという問題がある。
面保護膜３の上に形成されている。このため、ｐ電極の
下では、Ｐ電極／表面保護膜／ＩｎＰ（半導体）の金属
／絶縁層／半導体の構造であるＭＩＳ構造が形成されて
いる。これは、表面保護膜とＩｎＰの半導体界面で容量
を生ずることとなり、受光素子としての容量が大きくな
る。容量を減少させるために、接続ワイヤをボンディン
グするためのボンディングパッド部１ａをできるだけ小
さくする必要があるが、ボンディングパッド部１ａを小
さくすると、ワイヤをボンディングする作業が困難にな
るという問題がある。
【０００５】
【発明が解決しようとする課題】本発明は、上述の問題
点を解決するためになされたもので、ボンディングパッ
ド部を小さくすることなく、しかも、容量を小さくでき
るフォトダイオードを実現することを目的とするもので
ある。
点を解決するためになされたもので、ボンディングパッ
ド部を小さくすることなく、しかも、容量を小さくでき
るフォトダイオードを実現することを目的とするもので
ある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
にバッファ層、光吸収層、窓層が形成されたフォトダイ
オードにおいて、受光窓を除き少なくともボンディング
パッド部の下に半絶縁性半導体層が設けられていること
を特徴とするものである。
にバッファ層、光吸収層、窓層が形成されたフォトダイ
オードにおいて、受光窓を除き少なくともボンディング
パッド部の下に半絶縁性半導体層が設けられていること
を特徴とするものである。
【０００７】
【作用】本発明によれば、従来のフォトダイオードの窓
層の上に半絶縁性半導体層を形成し、ボンディングパッ
ド部を半絶縁性半導体層の上に形成したことにより、半
絶縁性半導体内ではキャリアが移動しないために、導電
性半導体が存在する場合と異なり、素子容量の低減化が
できる。ボンディングパッド部は、半絶縁性半導体層の
上に直接設けてもよく、あるいは、ＳｉＮｘ膜等の誘電
体を介して設けてもよい。いずれの場合も、半絶縁性半
導体層の上の界面で空乏化による容量は生じないため
に、従来型に比べ素子容量の低減化ができる。
層の上に半絶縁性半導体層を形成し、ボンディングパッ
ド部を半絶縁性半導体層の上に形成したことにより、半
絶縁性半導体内ではキャリアが移動しないために、導電
性半導体が存在する場合と異なり、素子容量の低減化が
できる。ボンディングパッド部は、半絶縁性半導体層の
上に直接設けてもよく、あるいは、ＳｉＮｘ膜等の誘電
体を介して設けてもよい。いずれの場合も、半絶縁性半
導体層の上の界面で空乏化による容量は生じないため
に、従来型に比べ素子容量の低減化ができる。
【０００８】
【実施例】図１は、本発明のフォトダイオードの一実施
例の断面図である。図中、図３と同様な部分には同じ符
号を付して説明を省略する。１０は半絶縁性のＩｎＰの
層である。半絶縁性半導体層として用いた半絶縁性のＩ
ｎＰの層１０は、この実施例では、受光窓１ａが形成さ
れる領域を除く全面に設けられており、結晶成長により
ｎ- −ＩｎＰの窓層５の上に形成されている。半絶縁性
のＩｎＰの層１０としては、ＦｅドープのＩｎＰを用い
た。
例の断面図である。図中、図３と同様な部分には同じ符
号を付して説明を省略する。１０は半絶縁性のＩｎＰの
層である。半絶縁性半導体層として用いた半絶縁性のＩ
ｎＰの層１０は、この実施例では、受光窓１ａが形成さ
れる領域を除く全面に設けられており、結晶成長により
ｎ- −ＩｎＰの窓層５の上に形成されている。半絶縁性
のＩｎＰの層１０としては、ＦｅドープのＩｎＰを用い
た。
【０００９】図１で説明した実施例のフォトダイオード
の製造工程を図２により説明する。（Ａ）図に示すよう
に、ｎ+ −ＩｎＰの基板８の上に、ｎ- −ＩｎＰのバッ
ファ層７、ｎ- 型ＩｎＧａＡｓの光吸収層６、ｎ- −Ｉ
ｎＰの窓層５、半絶縁性ＩｎＰの層１０を順次結晶成長
させる。ついで、（Ｂ）図に示すように、フォトリソ工
程によって、受光部分にあたる領域の半絶縁性ＩｎＰ層
１０を除去する。
の製造工程を図２により説明する。（Ａ）図に示すよう
に、ｎ+ −ＩｎＰの基板８の上に、ｎ- −ＩｎＰのバッ
ファ層７、ｎ- 型ＩｎＧａＡｓの光吸収層６、ｎ- −Ｉ
ｎＰの窓層５、半絶縁性ＩｎＰの層１０を順次結晶成長
させる。ついで、（Ｂ）図に示すように、フォトリソ工
程によって、受光部分にあたる領域の半絶縁性ＩｎＰ層
１０を除去する。
【００１０】（Ｃ）図に示すように、全面に、選択拡散
用のＳｉＮｘ膜１１を成膜し、拡散を行なう部分を除去
し、Ｚｎ等を選択拡散する。この時、ｎ-−ＩｎＰの窓
層５の上にｐｎ接合が表れるようにする。
用のＳｉＮｘ膜１１を成膜し、拡散を行なう部分を除去
し、Ｚｎ等を選択拡散する。この時、ｎ-−ＩｎＰの窓
層５の上にｐｎ接合が表れるようにする。
【００１１】ついで、選択拡散用のＳｉＮｘ膜を除去
し、ＳｉＮｘの表面保護膜３を成膜して、（Ｄ）図に示
すように、ｐ電極１とｐ+ 領域である拡散領域４とのコ
ンタクトのための孔を表面保護膜３にエッチングにより
形成した後に、ｐ電極１となる金属、例えば、Ａｕ／Ｃ
ｒを蒸着し、また、ｎ+−ＩｎＰ基板側にｎ電極を蒸着
して、図１に示すフォトダイオードが作製される。以
上、フォトダイオードとして、ＩｎＧａＡｓ系のものに
ついて説明したが、Ｇｅ，Ｓｉ系など他の系のフォトダ
イオードにも本考案が適用できることは明らかである。
し、ＳｉＮｘの表面保護膜３を成膜して、（Ｄ）図に示
すように、ｐ電極１とｐ+ 領域である拡散領域４とのコ
ンタクトのための孔を表面保護膜３にエッチングにより
形成した後に、ｐ電極１となる金属、例えば、Ａｕ／Ｃ
ｒを蒸着し、また、ｎ+−ＩｎＰ基板側にｎ電極を蒸着
して、図１に示すフォトダイオードが作製される。以
上、フォトダイオードとして、ＩｎＧａＡｓ系のものに
ついて説明したが、Ｇｅ，Ｓｉ系など他の系のフォトダ
イオードにも本考案が適用できることは明らかである。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、素子容量の低減化を図ることができ、ボンデ
ィングパッドの大きさも、ワイヤをボンディングするの
に十分な大きさに形成することができるという効果があ
る。
によれば、素子容量の低減化を図ることができ、ボンデ
ィングパッドの大きさも、ワイヤをボンディングするの
に十分な大きさに形成することができるという効果があ
る。
【図１】本発明のフォトダイオードの一実施例の断面図
である。
である。
【図２】図１で説明した実施例のフォトダイオードの製
造工程の説明図である。
造工程の説明図である。
【図３】従来のフォトダイオードの説明図であり、
（Ａ）図は断面図、（Ｂ）図は上面図である。
（Ａ）図は断面図、（Ｂ）図は上面図である。
１ ｐ電極 １ａ ボンディングパッド部 ２ 受光窓 ３ 表面保護膜 ４ 拡散領域 ５ 窓層 ６ 光吸収層 ７ バッファ層 ８ 基板 ９ ｎ電極 １０ 半絶縁性半導体層
Claims (1)
- 【請求項１】 半導体基板上にバッファ層、光吸収層、
窓層が形成されたフォトダイオードにおいて、受光窓を
除き少なくともボンディングパッド部の下に半絶縁性半
導体層が設けられていることを特徴とするフォトダイオ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278662A JPH0590629A (ja) | 1991-09-30 | 1991-09-30 | フオトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3278662A JPH0590629A (ja) | 1991-09-30 | 1991-09-30 | フオトダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590629A true JPH0590629A (ja) | 1993-04-09 |
Family
ID=17600413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3278662A Pending JPH0590629A (ja) | 1991-09-30 | 1991-09-30 | フオトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590629A (ja) |
-
1991
- 1991-09-30 JP JP3278662A patent/JPH0590629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683326B2 (en) | Semiconductor photodiode and an optical receiver | |
| JP3601761B2 (ja) | 受光素子およびその製造方法 | |
| US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
| US20070057299A1 (en) | Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer | |
| JP2661341B2 (ja) | 半導体受光素子 | |
| JPH0582829A (ja) | 半導体受光素子 | |
| US6589848B1 (en) | Photodetector device and method for manufacturing the same | |
| JPH0590629A (ja) | フオトダイオード | |
| JP2952906B2 (ja) | フォトダイオード | |
| JPH0542837B2 (ja) | ||
| JPH1168144A (ja) | 受光素子およびその製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| JPH0582827A (ja) | 半導体受光素子 | |
| KR100516594B1 (ko) | 포토다이오드 및 그 제조방법 | |
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| JPH01196182A (ja) | フォトダイオード | |
| JP2709008B2 (ja) | 半導体光検出器の製造方法 | |
| JPH02199876A (ja) | 半導体受光素子 | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2638445B2 (ja) | 半導体受光素子 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH0722641A (ja) | 受光素子 | |
| JPH0758309A (ja) | 光電子集積回路 | |
| KR20010094513A (ko) | 선택 영역 성장법을 이용한 도파로형 광 수신 소자의 제작방법 |