JPH0590583A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590583A JPH0590583A JP24910391A JP24910391A JPH0590583A JP H0590583 A JPH0590583 A JP H0590583A JP 24910391 A JP24910391 A JP 24910391A JP 24910391 A JP24910391 A JP 24910391A JP H0590583 A JPH0590583 A JP H0590583A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- field oxide
- type
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 高圧ＭＯＳＩＣにおいて、リーク不良の発生
を低減する。 【構成】 ＭＯＳＦＥＴにおいて、ゲートポリシリコン
１がゲート酸化膜２とゲート直下部分との間にＰ型拡散
層１０を形成する。 【効果】 フィールド酸化膜の境界上にゲート酸化膜を
形成したときに起こるゲート耐圧の低下を排除し、境界
下に発生しやすい欠陥はＰ型拡散層１０の内部にとり込
んで、リーク不良の発生を低減する。さらに、ゲート長
をゲートポリシリコン１の寸法のみによって制御でき
る。
を低減する。 【構成】 ＭＯＳＦＥＴにおいて、ゲートポリシリコン
１がゲート酸化膜２とゲート直下部分との間にＰ型拡散
層１０を形成する。 【効果】 フィールド酸化膜の境界上にゲート酸化膜を
形成したときに起こるゲート耐圧の低下を排除し、境界
下に発生しやすい欠陥はＰ型拡散層１０の内部にとり込
んで、リーク不良の発生を低減する。さらに、ゲート長
をゲートポリシリコン１の寸法のみによって制御でき
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に高耐圧のＭＯＳＩＣ，ＭＯＳトランジスタにおけるゲ
ートとソース，ドレインの構造に関する。
に高耐圧のＭＯＳＩＣ，ＭＯＳトランジスタにおけるゲ
ートとソース，ドレインの構造に関する。
【０００２】
【従来の技術】従来のこの種のＭＯＳトランジスタを図
面を参照しつ説明する。図２は中心線に沿う断面をあら
わした斜視図である。ＭＯＳトランジスタは低不純物濃
度のＮ型Ｓｉ基板（Ｎ- ）に形成され、ドレイン電極５
ａはその下にＰ型高濃度（Ｐ+）層７を有し、その下に
はそれより低濃度のＰ型（Ｐ）層８を有する。
面を参照しつ説明する。図２は中心線に沿う断面をあら
わした斜視図である。ＭＯＳトランジスタは低不純物濃
度のＮ型Ｓｉ基板（Ｎ- ）に形成され、ドレイン電極５
ａはその下にＰ型高濃度（Ｐ+）層７を有し、その下に
はそれより低濃度のＰ型（Ｐ）層８を有する。
【０００３】ドレイン電極５ａをとり囲んでフィールド
酸化膜２が形成され、その下には低濃度のＰ型（Ｐ）層
９を有し、Ｐ型層７，８，９はつながっていてドレイン
領域を形成している。
酸化膜２が形成され、その下には低濃度のＰ型（Ｐ）層
９を有し、Ｐ型層７，８，９はつながっていてドレイン
領域を形成している。
【０００４】フィールド酸化膜２の外周端は境界１１に
おいてゲート酸化膜３と連なっている。
おいてゲート酸化膜３と連なっている。
【０００５】ゲート酸化膜３上にはゲート酸化膜３と外
周端がほぼ一致して、ゲートポリシリコン１が形成され
ている。ゲートポリシリコン１の内周端はフィールド酸
化膜２上を一部カバーして形成される。
周端がほぼ一致して、ゲートポリシリコン１が形成され
ている。ゲートポリシリコン１の内周端はフィールド酸
化膜２上を一部カバーして形成される。
【０００６】ゲートポリシキコン１の外周端直下の基板
にはソース領域であるＰ型高濃度（Ｐ+ ）層６が設けら
れている。
にはソース領域であるＰ型高濃度（Ｐ+ ）層６が設けら
れている。
【０００７】Ｐ型層６の内周端はゲートポリシリコン１
の外周端をマスクとし、Ｐ型層７の外周端はフィールド
酸化膜２の内周端をマスクとして、Ｐ型層６，７は同時
に形成される。
の外周端をマスクとし、Ｐ型層７の外周端はフィールド
酸化膜２の内周端をマスクとして、Ｐ型層６，７は同時
に形成される。
【０００８】そしてＰ型層６の内端とＰ型層９の外端と
の間にゲートの電圧に応じたチャンネルが形成される。
の間にゲートの電圧に応じたチャンネルが形成される。
【０００９】すなわちこの長さが、実質的なゲート長と
なる。
なる。
【００１０】
【発明が解決しようとする課題】ところで、上記の従来
の構造では、ゲート酸化膜３とフィールド酸化膜２の境
界１１までゲートとして使用される。この境界の部分
は、酸化膜が薄くなる、応力等の影響により結晶欠陥が
発生し易いなど耐圧を劣化させる原因となっている。
の構造では、ゲート酸化膜３とフィールド酸化膜２の境
界１１までゲートとして使用される。この境界の部分
は、酸化膜が薄くなる、応力等の影響により結晶欠陥が
発生し易いなど耐圧を劣化させる原因となっている。
【００１１】このため、この境界部をゲートとして使用
するトランジスタでは、ゲート耐圧の劣化やＳ−Ｄ間に
高圧をかけるとＰ型拡散層９のゲート酸化膜３とフィー
ルド酸化膜２の境界１１付近での欠陥のためリークが発
生ひ易いという欠点があった。また、ゲートの一端がゲ
ート酸化膜３とフィールド酸化膜２との境界１１のた
め、ゲートポリシリコンの寸法だけではゲート長を管理
できず、ゲートポリシリコンの寸法のバラツキ＋フィー
ルド酸化膜との目ズレ分のバラツキが、ゲート長のバラ
ツキとなるという欠点があった。
するトランジスタでは、ゲート耐圧の劣化やＳ−Ｄ間に
高圧をかけるとＰ型拡散層９のゲート酸化膜３とフィー
ルド酸化膜２の境界１１付近での欠陥のためリークが発
生ひ易いという欠点があった。また、ゲートの一端がゲ
ート酸化膜３とフィールド酸化膜２との境界１１のた
め、ゲートポリシリコンの寸法だけではゲート長を管理
できず、ゲートポリシリコンの寸法のバラツキ＋フィー
ルド酸化膜との目ズレ分のバラツキが、ゲート長のバラ
ツキとなるという欠点があった。
【００１２】
【課題を解決するための手段】この発明の構造では、ゲ
ート酸化膜をフィールド酸化膜と分離して形成するとと
もにゲートはゲート酸化膜の上だけに形成する。また、
フィールド酸化膜とゲート直下部分との間にチャンネル
と同じ導電型でソース領域より低濃度の拡散層を形成し
たものである。
ート酸化膜をフィールド酸化膜と分離して形成するとと
もにゲートはゲート酸化膜の上だけに形成する。また、
フィールド酸化膜とゲート直下部分との間にチャンネル
と同じ導電型でソース領域より低濃度の拡散層を形成し
たものである。
【００１３】
【作用】上記の構造によると、ゲートは、フィールド酸
化膜との境界部分を使用しないため、ゲート酸化膜の耐
圧の低下を防ぐことができる。
化膜との境界部分を使用しないため、ゲート酸化膜の耐
圧の低下を防ぐことができる。
【００１４】また、フィールド酸化膜とゲート直下部分
との間にチャンネルと同じ導電型の低濃度の拡散層を形
成しているため欠陥の発生し易い所にジャックションが
形成されること防ぎ、リークの発生を低減できる。
との間にチャンネルと同じ導電型の低濃度の拡散層を形
成しているため欠陥の発生し易い所にジャックションが
形成されること防ぎ、リークの発生を低減できる。
【００１５】さらに、チャンネルはゲート寸法にセルフ
アライメントにて形成されるので管理が容易である。
アライメントにて形成されるので管理が容易である。
【００１６】
【実施例】以下、この発明について図面を参照して説明
する。
する。
【００１７】図１はこの発明の一実施例の断面図をあら
わした斜視図である。破線を軸として対称構造となって
いる。図において１はゲートポリシリコン，２はフィー
ルド酸化膜，３はゲート酸化膜，４は層間絶縁膜，５は
アルミ電極，６はＰ型拡散層（ソース），７〜１０はＰ
型拡散層（ドレイン）である。
わした斜視図である。破線を軸として対称構造となって
いる。図において１はゲートポリシリコン，２はフィー
ルド酸化膜，３はゲート酸化膜，４は層間絶縁膜，５は
アルミ電極，６はＰ型拡散層（ソース），７〜１０はＰ
型拡散層（ドレイン）である。
【００１８】次に上記のＮ−ＭＯＳ型トランジスタの動
作について説明する。
作について説明する。
【００１９】Ｓ（ソース）−Ｄ（ドレイン）間に電圧を
印加し、Ｇ（ゲート）に負の電圧を加えると、ゲート１
の下にＰ型のチャンネルが形成され、Ｓ−Ｄ間に電流が
流れる。Ｐ型拡散層８〜１０，フィールド酸化膜２は、
Ｓ−Ｄ間の耐圧向上の役割を持つ。
印加し、Ｇ（ゲート）に負の電圧を加えると、ゲート１
の下にＰ型のチャンネルが形成され、Ｓ−Ｄ間に電流が
流れる。Ｐ型拡散層８〜１０，フィールド酸化膜２は、
Ｓ−Ｄ間の耐圧向上の役割を持つ。
【００２０】すなわち、Ｐ型拡散層８〜９は、Ｐ型拡散
層６，７より低濃度に形成される。この実施例によれ
ば、フィールド酸化膜２の外周端部下にＰ型拡散層１０
を形成しており、境界部に発生し易い欠陥をＰ型層内部
にとりこんでいる。
層６，７より低濃度に形成される。この実施例によれ
ば、フィールド酸化膜２の外周端部下にＰ型拡散層１０
を形成しており、境界部に発生し易い欠陥をＰ型層内部
にとりこんでいる。
【００２１】したがって、ＯＦＦ時にリーク電流が生ず
るのを防止する。また、フィールド酸化膜の境界部にゲ
ートを形成しないため、境界部で発生ひやすいゲート耐
圧の劣化を排除できる。
るのを防止する。また、フィールド酸化膜の境界部にゲ
ートを形成しないため、境界部で発生ひやすいゲート耐
圧の劣化を排除できる。
【００２２】また、ゲートポリシリコン１がゲート酸化
膜上にのみ形成されるため、フィールドとゲートポリシ
リコンの相対的な位置ズレの影響を受けることなく、ゲ
ートポリシリコン寸法のみでゲート長を管理できるとい
う利点がある。
膜上にのみ形成されるため、フィールドとゲートポリシ
リコンの相対的な位置ズレの影響を受けることなく、ゲ
ートポリシリコン寸法のみでゲート長を管理できるとい
う利点がある。
【００２３】なお、ゲートはポリシリコンのみならず、
メタルや、ポリシリコンとメタルを積層して形成したも
のでもよい。
メタルや、ポリシリコンとメタルを積層して形成したも
のでもよい。
【００２４】また、上記実施例はＰチャンネル型ＭＯＳ
トランジスタについて説明したが、Ｎチャンネル型ＭＯ
Ｓトランジスタにも適用できる。
トランジスタについて説明したが、Ｎチャンネル型ＭＯ
Ｓトランジスタにも適用できる。
【００２５】
【発明の効果】以上説明したように、この発明は、ゲー
ト酸化膜をフィールド酸化膜と分離して形成するととも
に、ゲートをゲート酸化膜上にのみ形成し、フィールド
酸化膜とゲート直下の部分との間に拡散層を形成したこ
とにより、フィールド酸化部の境界の部分でのリークを
低減できる効果がある。
ト酸化膜をフィールド酸化膜と分離して形成するととも
に、ゲートをゲート酸化膜上にのみ形成し、フィールド
酸化膜とゲート直下の部分との間に拡散層を形成したこ
とにより、フィールド酸化部の境界の部分でのリークを
低減できる効果がある。
【００２６】また、ゲート長をゲート寸法のみで管理す
ることができる効果がある。
ることができる効果がある。
【図１】 この発明のトランジスタの中心を通る面で切
断した断面をあらわした斜視図である
断した断面をあらわした斜視図である
【図２】 従来のトランジスタの中心を通る面で切断し
た断面をあらわした斜視図である
た断面をあらわした斜視図である
１ ゲートポリシキコン ２ フィールド酸化膜 ３ ゲート酸化膜 ４ 層間絶縁膜 ５ アルミ電極 ６ Ｐ型拡散層（ソース） ７〜１０ Ｐ型拡散層（ドレイン） １１ ゲート酸化膜とフィールド酸化膜との境界
Claims (2)
- 【請求項１】ドレイン上にフィールド酸化膜を持つＭＯ
ＳＦＥＴにおいて、ゲート酸化膜がフィールド酸化膜と
分離して形成されるとともに、ゲートが、ゲート酸化膜
上にのみ形成され、フィールド酸化膜とゲートとの間に
チャンネルと同型でありソース領域に比較して低濃度の
拡散層を形成したことを特徴とする半導体装置。 - 【請求項２】前記ゲートがポリシリコンよりなることを
特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24910391A JPH0590583A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24910391A JPH0590583A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590583A true JPH0590583A (ja) | 1993-04-09 |
Family
ID=17188004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24910391A Pending JPH0590583A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066118A (ja) * | 2001-08-29 | 2003-03-05 | Sanyo Electric Co Ltd | 半導体装置の故障解析方法 |
-
1991
- 1991-09-27 JP JP24910391A patent/JPH0590583A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066118A (ja) * | 2001-08-29 | 2003-03-05 | Sanyo Electric Co Ltd | 半導体装置の故障解析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359545B2 (ja) | ||
| JP2002026328A (ja) | 横型半導体装置 | |
| US6825507B2 (en) | Semiconductor device having high electron mobility comprising a SiGe/Si/SiGe substrate | |
| JPH07326764A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH0590583A (ja) | 半導体装置 | |
| JP2941816B2 (ja) | Ｍｏｓ型トランジスタ | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH0220060A (ja) | 相補型薄膜電界効果トランジスタ | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| JP2973450B2 (ja) | 半導体装置 | |
| JP3119914B2 (ja) | 半導体装置 | |
| JPH05175228A (ja) | 半導体装置 | |
| JP2954311B2 (ja) | Ｍｏｓトランジスタ | |
| JPS61208270A (ja) | Ｍｏｓ型トランジスタ | |
| JPS6255303B2 (ja) | ||
| KR920006431B1 (ko) | 고압용 모스 트랜지스터 | |
| JPS60154662A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0555369A (ja) | 半導体集積装置 | |
| JPH062275Y2 (ja) | 半導体装置 | |
| JPH05136408A (ja) | 半導体装置 | |
| JPH06275822A (ja) | Ｍｏｓ型トランジスタ | |
| JPH0555576A (ja) | 薄膜トランジスタ |