JPH0588943A - ウオツチドツグタイマ - Google Patents

ウオツチドツグタイマ

Info

Publication number
JPH0588943A
JPH0588943A JP3247324A JP24732491A JPH0588943A JP H0588943 A JPH0588943 A JP H0588943A JP 3247324 A JP3247324 A JP 3247324A JP 24732491 A JP24732491 A JP 24732491A JP H0588943 A JPH0588943 A JP H0588943A
Authority
JP
Japan
Prior art keywords
signal
lower limit
upper limit
period
initialization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3247324A
Other languages
English (en)
Inventor
Hideo Furuno
英夫 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3247324A priority Critical patent/JPH0588943A/ja
Publication of JPH0588943A publication Critical patent/JPH0588943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】本発明は、不適当な初期化信号の発生によるプ
ログラムの渋滞や停止の検出効率の低下を防いで効率高
くプログラムの渋滞や停止を検出しようとするものであ
る。 【構成】初期化信号が下限監視タイマ(11)に入力される
と、この下限監視タイマは初期化信号の発生間隔が下限
期間よりも短い場合に下限タイムアウト信号を送出す
る。この下限タイムアウト信号はしゃ断回路(10)へ送ら
れ、このしゃ断回路は下限タイムアウト信号を受けたと
きに上限監視タイマへ送る初期化信号をしゃ断する。こ
れにより、上限監視タイマ(12)には下限期間より発生間
隔が長い初期化信号が送られ、この上限監視タイマは初
期化信号を入力してこの初期化信号の間隔が上限期間よ
りも長い場合に上限タイアウト信号を送出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
応用システムに適用されるウォッチドッグタイマに関す
る。
【0002】
【従来の技術】マイクロコンピュータ応用システムに
は、何等かの障害によるプログラム実行の渋滞や停止を
監視する誤り検出装置が備えられている。この誤り検出
装置は目的とする処理の継続や再実行、さらには渋滞や
停止の通報をマイクロコンピュータ応用システム自身に
行わせるための最終的な手段としてしばしば使用されて
いる。
【0003】この誤り検出装置の1つにウォッチドッグ
タイマがある。図9はかかるウォッチドッグタイマ1を
適用したマイクロコンピュータ応用システムの全体構成
図である。マイクロプロセッサ2には制御信号バス3を
介してメモリ4及び外部入出力装置5が接続されてい
る。ウォッチドッグタイマ1は初期化入力端子を外部入
出力装置5の出力端子に接続するとともにタイムアウト
出力端子を割込信号ゲート6の信号入力端子に接続して
いる。この割込信号ゲート6はゲート制御端子を外部入
出力装置5の出力端子に接続するとともに出力端子をマ
イクロプロセッサ2のマスク不能割込入力端子に接続し
ている。
【0004】ウォッチドッグタイマ1は少なくとも初期
化信号Sが入力されてから予め設定された期間が経過す
ると真(ハイレベル)となるタイムアウト信号Tを出力
する機能を有するもので、ここでタイムアウト信号Tが
真となる前に初期化信号Sが再び入力するとタイムアウ
ト信号Tを真とする期間を延長する機能を有している。
なお、延長する期間は予め設定された期間と同一であ
る。従って、ウォッチドッグタイマ1はこの設定期間の
より短い周期で初期化信号Sが入力すると、偽(ローレ
ベル)のタイムアウト信号Tを送出し続ける。
【0005】かかる構成であれば、マイクロプロセッサ
2は外部入出力装置5を操作して初期化信号Sを発生す
る。この場合、マイクロプロセッサ2は、少なくとも実
行するプログラムの1つ又はそれ以上の適当な場所にウ
ォッチドッグタイマ1へ初期化信号Sを与える手続が記
述されている。通常、この手続はサブルーチンやタスク
などのある程度まとまった処理の後に記述され、タイム
アウト信号Tの発生がどんな処理の渋滞、停止のために
であるかを判定できるようにしている。
【0006】ウォッチドッグタイマ1に初期化信号Sが
入力すると、このウォッチドッグタイマ1は図10に示
すように初期化信号Sの立ち下がりでタイムアウト信号
Tを偽にする。そして、マイクロプロセッサ2は外部入
出力装置5を操作してゲート制御信号Gを真として初期
化が完了する。このとき、割込信号ゲート6は真のゲー
ト制御信号Gを入力するも偽のタイムアウト信号Tを入
力しているので、その出力は偽のマスク不能割込信号H
となる。
【0007】この状態に前回の偽の初期化信号Sの入力
から設定期間を超過して次の偽の初期化信号Sがウォッ
チドッグタイマ1に入力すると、このウォッチドッグタ
イマ1は図10に示すようにタイムアウト信号Tを真と
する。このタイムアウト信号Tの真の立上りを受けて割
込信号ゲート6は真のマスク不能割込信号を出力する。
【0008】マイクロプロセッサ2は真のマスク不能割
込信号を受けると、このときから割込処理を起動する。
この割込処理は割込が発生した時点の故障に関する情報
を収集し、その判定結果により処理の継続、再実行、又
は停止を行ない、かつ必要ならばプログラムの停止や渋
滞を検出することの通報である。
【0009】このようにウォッチドッグタイマを使用す
ることにより、通常の場合に救うことのできない暴走な
どを含むプログラムの渋滞や停止からマイクロプロセッ
サ2を実行可能な状態まで戻すことができる。
【0010】以上のようにウォッチドッグタイマ1は、
初期化信号Sが真の状態で設定期間を過ぎれば真のタイ
ムアウト信号Tを出力する。しかしながら、周期的に起
動されるプログラム処理の先頭やループのなかに初期化
信号の発生手続が記述されていると、ウォッチドッグタ
イマ1により暴走などを含むプログラムの渋滞や停止を
検出することが困難となる。特にループの中に初期化信
号の発生手続が記述されていると、何等かの障害により
ループの終了条件が真にならない現象が発生すると、処
理が無限ループに入って暴走状態に陥ったのと同じにな
る。この状態をウォッチドッグタイマ1により検出する
ことは不可能である。
【0011】これはプログラムの記述に本質的な問題が
あるので、本来はプログラムのデバック時に十分取り除
くべきであるが、プログラム量が膨大な量となると完全
に除去することは事実上不可能である。
【0012】
【発明が解決しようとする課題】以上のように周期的に
起動されるプログラム処理の先頭やループのなかに初期
化信号の発生手続が記述されて不適当なタイミングで初
期化信号Sを発生すると、ウォッチドッグタイマ1によ
り暴走などを含むプログラムの渋滞や停止を検出するこ
とが困難となる。
【0013】そこで本発明は、不適当な初期化信号の発
生によるプログラムの渋滞や停止の検出効率の低下を防
いで効率高くプログラムの渋滞や停止を検出できるウォ
ッチドッグタイマを提供することを目的とする。
【0014】
【課題を解決するための手段】本発明は、初期化信号の
発生間隔の上限期間が設定され、初期化信号を入力して
この初期化信号の間隔が上限期間よりも長い場合に上限
タイアウト信号を送出する上限監視タイマと、初期化信
号の発生間隔の下限期間が設定され、初期化信号を入力
してこの初期化信号の間隔が下限期間よりも短い場合に
下限タイムアウト信号を送出する下限監視タイマと、こ
の下限監視タイマからの下限タイムアウト信号を受けた
ときに上限監視タイマへ送られる初期化信号をしゃ断す
るしゃ断回路と備えて上記目的を達成しようとするウォ
ッチドッグタイマである。
【0015】
【作用】このような手段を備えたことにより、初期化信
号が下限監視タイマに入力されると、この下限監視タイ
マは初期化信号の発生間隔が下限期間よりも短い場合に
下限タイムアウト信号を送出する。この下限タイムアウ
ト信号はしゃ断回路へ送られ、このしゃ断回路は下限タ
イムアウト信号を受けたときに上限監視タイマへ送る初
期化信号をしゃ断する。これにより、上限監視タイマに
は下限期間より発生間隔が長い初期化信号が送られ、こ
の上限監視タイマは初期化信号を入力してこの初期化信
号の間隔が上限期間よりも長い場合に上限タイアウト信
号を送出する。
【0016】
【実施例】以下、本発明の第1実施例について図面を参
照して説明する。
【0017】図1はウォッチドッグタイマの構成図であ
る。しゃ断ゲート回路10の入力端子及び下限監視タイ
マ11の初期化端子にそれぞれ初期化信号Sが入力し、
かつこの下限監視タイマ11のタイムアップ端子がしゃ
断ゲート回路10のゲート制御端子に接続されている。
そして、しゃ断ゲート回路10の出力端子が上限監視タ
イマ12の初期化端子に接続されている。
【0018】上限監視タイマ12は予め初期化信号Sの
発生間隔の上限期間が設定されており、最初に出力する
タイムアップ信号Tは真となっている。この上限監視タ
イマ12は次の各機能を有している。
【0019】すなわち、(a) しゃ断ゲート回路10を通
ってくる初期化信号S1 を入力し、この初期化信号S1
が偽の状態ではタイムアップ信号Tを変化させない機
能。(b) 初期化信号S1 が偽から真に立ち上がるとタイ
ムアップ信号Tを偽に変化させ、この後、上限期間を経
過するまで新−偽−真と変化する初期化信号S1 が入力
されなければ、タイムアップTを真に変化する機能。
(c) 上限期間内に新−偽−真と変化する初期化信号S1
が入力されれば、タイムアップ信号Tを真とする期間を
延長する機能、なお、延長する期間は設定された上限期
間と同一期間である。(d) ところで、初期化信号Sが偽
の期間内に上限期間となる場合がある。この場合、上限
期間を経過しなかったと判定し、かつタイムアップ信号
Tを真とする期間を延長する機能を有する。なお、上限
期間を経過する判定は初期化信号Sの真−偽の立ち下が
りで行われ、又タイムアウト信号Tの次の理論値の決定
は初期化信号Sの偽−真の立ち上がりで行われる。しか
るに、初期化信号Sが偽の期間内に丁度上限期間を経過
する場合、上限期間経過の判定は初期化信号Sの偽のパ
ルス幅を最大として延長される。なお、パルス幅分の誤
差は上限期間を充分大きくすることにより問題とならな
い。
【0020】下限監視タイマ11は予め初期化信号Sの
発生間隔の下限期間が設定されており、最初に出力する
タイムアップ信号T1 は真となっている。この下限監視
タイマ11は次の各機能を有している。
【0021】すなわち、(a) 初期化信号Sを入力し、こ
の初期化信号Sが偽の状態ではタイムアップ信号T1 を
変化させない機能。(b) 初期化信号Sが偽から真に立ち
上がるとタイムアップ信号T1 を偽に変化させ、この
後、下限期間を経過するまで真−偽−真と変化する初期
化信号Sが入力されなければ、タイムアップT1 を真に
変化する機能。(c) 上限期間内に真−偽−真と変化する
初期化信号Sが入力されれば、タイムアップ信号T1 を
真とする期間を延長する機能、なお、延長する期間は設
定された下限期間と同一期間である。(d) ところで、初
期化信号Sが偽の期間内に上限期間となる場合がある。
この場合、下限期間を経過しなかったと判定し、かつタ
イムアップ信号T1 を真とする期間を延長する機能を有
する。なお、下限期間を経過する判定は初期化信号Sの
真−偽の立ち下がりで行われ、又タイムアウト信号Tの
次の理論値の決定は初期化信号Sの偽−真の立ち上がり
で行われる。しかるに、初期化信号Sが偽の期間内に丁
度下限期間を経過する場合、下限期間経過の判定は初期
化信号Sの偽のパルス幅を最大として延長される。な
お、パルス幅分の誤差は下限期間を充分大きくすること
により問題とならない。
【0022】しゃ断ゲート回路10はゲート制御端子に
入力されるタイムアップ信号T1 が真であれば入力端子
と出力端子との各論理値を同一とし、又ゲート制御端子
に入力されるタイムアップ信号T1 が偽であれば入力端
子と出力端子とをしゃ断して真の信号S1 を送出する機
能を有している。
【0023】次に上記の如く構成されたウォッチドッグ
タイマを適用したマイクロコンピュータ応用システムに
適用した場合の作用について図2に示す同システムの全
体構成図を参照して説明する。ここで、ウォッチドッグ
タイマはAで示し、かつ図9と同一部分には同一符号を
付してその詳しい説明は省略する。 (1) 初期化の動作について説明する。
【0024】まず、各初期化信号S,S1 及び各タイム
アップ信号T,T1 の各初期値は真である。又、ゲート
制御信号Gは偽であり、割込信号ゲート6はしゃ断され
てマスク不能割込信号Hは偽となっている。
【0025】この状態にマイクロプロセッサ2は外部入
出力装置5を操作して初期化信号Sの理論値を図3に示
すように真から偽にし、再び真にする。この変化の初期
化信号Sはしゃ断ゲート回路10及び下限監視タイマ1
1に送られる。
【0026】このとき、しゃ断ゲート回路10のゲート
制御端子には真のタイムアップ信号T1 が入力している
ので、しゃ断ゲート回路10はしゃ断解除の状態にあ
り、初期化信号Sを真−偽−真の変化の通り初期化信号
S1 として通過させる。一方、下限監視タイマ11は初
期化信号Sを受けて偽−真の変化を検出して偽のタイム
アップ信号T1 を送出する。又、上限監視タイマ12は
初期化信号S1 を受けると、その偽−真の変化を検出し
て偽のタイムアップ信号Tを送出する。
【0027】次にマイクロプロセッサ2は外部入出力装
置5を操作してゲート制御信号Gを真とする。これによ
り、割込信号ゲート6はしゃ断を解除する。これ以降、
タイムアップ信号Tが真となると割込信号ゲート6は真
のマスク不能割込信号Hを送出するものとなる。以上で
初期化の動作が終了する。 (2) 次に正常時の動作について説明する。
【0028】初期動作終了の後、初期化信号Sが図4に
示すように下限期間を経過してから真−偽−真と変化す
ると、下限監視タイマ11は下限期間を経過したことを
判定し、このときにタイムアップ信号T1 を偽から真に
変化する。この真のタイムアップ信号T1 はしゃ断ゲー
ト回路10に送られ、このしゃ断ゲート回路10はしゃ
断を解除して初期化信号Sを通過させる。
【0029】これにより、上限監視タイマ12はしゃ断
ゲート回路10からの初期化信号S1 を入力し、この初
期化信号S1 の発生間隔が上限期間内であれば偽のタイ
ムアップ信号Tを送出する。 (3) 次に異常発生時の動作について説明する。
【0030】初期化信号Sの発生間隔が図5に示すよう
に下限期間内となると、下限監視タイマ11はタイムア
ップ信号T1 を偽とする期間を延期する。従って、下限
監視タイマ11は偽のタイムアップ信号T1 を送出す
る。これにより、しゃ断ゲート回路10は初期化信号S
の通過をしゃ断して偽の初期化信号S1 を上限監視タイ
マ12に送出する。この上限監視タイマ12は偽の初期
化信号S1 を入力し、この状態で上限期間を経過する
と、真のタイムアップ信号Tを送出する。かくして、こ
のタイムアップ信号Tは割込信号ゲート6に送られる。
この割込信号ゲート6は真のゲート制御信号Gが入力し
ているので、真のタイムアップ信号Tの入力によって真
のマスク不能割込信号Hを送出する。このマスク不能割
込信号Hはマイクロプロセッサ2に送られ、このマイク
ロプロセッサ2は真のマスク不能割込信号を受けると、
このときから割込処理を起動する。この割込処理は割込
が発生した時点の故障に関する情報を収集し、その判定
結果により処理の継続、再実行、又は停止などを行な
う。
【0031】一方、初期化信号Sの発生間隔が下限期間
以上となると、下限監視タイマ11は図6に示すように
タイムアップ信号T1 を偽から真に変化する。この真の
タイムアップ信号T1 はしゃ断ゲート回路10に送ら
れ、このしゃ断ゲート回路10はしゃ断を解除して初期
化信号Sを通過させる。上限監視タイマ12はしゃ断ゲ
ート回路10からの初期化信号S1 を入力し、この初期
化信号S1 の発生間隔が上限期間内であれば偽のタイム
アップ信号Tを送出する。
【0032】ところが、図6に示すように初期化信号S
1 の発生間隔が上限期間以上となると、上限監視タイマ
12は上限期間経過時にタイムアップ信号Tを偽から真
に変化する。これにより、割込信号ゲート6は真のマス
ク不能割込信号Hを送出する。以下、上記同様にマスク
不能割込信号Hがマイクロプロセッサ2に送られ、この
マイクロプロセッサ2は真のマスク不能割込信号を受け
ると、このときから割込処理を起動する。この割込処理
は割込が発生した時点の故障に関する情報を収集し、そ
の判定結果により処理の継続、再実行、又は停止などを
行なう。
【0033】このように上記第1実施例においては、下
限監視タイマ11により初期化信号Sの発生間隔が下限
間隔時間よりも短い場合に下限タイムアウト信号T1 を
送出してしゃ断ゲート回路10により上限監視タイマ1
2へ送る初期化信号S1 をしゃ断し、上限監視タイマ1
2により初期化信号S1 の間隔が上限期間よりも長い場
合に上限タイアウト信号Tを送出するようにしたので、
下限期間内に発生する初期化信号Sは全て無視すること
ができる。これにより、不適当なプログラムにより必要
以上に短い間隔で発生していた初期化信号Sは自動的に
排除され、かかるプログラムの連続する箇所では初期化
信号Sの発生の手続きが無いのと同一となる。従って、
この状態が続けばタイムアップ信号Tが送出され、プロ
グラムの実行デバッグ時に最も不度合いな箇所を効率良
く見付けだすことができる。又、下限期間を無限ループ
のループ周期よりも充分に長くすれば、予期しない無限
ループの発生、特にループ中でウォッチドッグタイマに
トリガを与え続けているような場合にも確実に検出でき
る。
【0034】次に本発明の第2実施例について図7に示
すウォッチドッグタイマを適用したマイクロコンピュー
タ応用システムの全体構成図を参照して説明する。この
ウォッチドッグタイマ20は上限期間及び下限期間を設
定変更可能としたもので、図8に示すように上限監視タ
イマ21、下限監視タイマ22及びしゃ断回路23から
構成されている。このうち上限監視タイマ21及び下限
監視タイマ22にはそれぞれ期間設定端子及び禁止制御
入力端子が設けられている。これら期間設定端子には外
部入出力装置5からの上限期間、下限期間がそれぞれ入
力するように接続され、かつ下限監視タイマ22から出
力されるタイムアップ信号T1 がしゃ断回路23のゲー
ト制御端子及び各禁止制御入力端子に送られるようにな
っている。
【0035】かかる構成であれば、上限監視タイマ21
の上限期間及び下限監視タイマ22の下限期間の各設定
は、初期化信号Sを与えるタイミングで外部入出力装置
5を通して同時に行われる。この場合、上限監視タイマ
21及び下限監視タイマ22がそれぞれ各禁止制御入力
端子への入力により禁止されていなければ、初期化信号
Sの立ち上がりで上限期間、下限期間が変更設定され
る。又、上限監視タイマ21及び下限監視タイマ22は
下限監視タイマ22のタイムアップ信号T1 が入力して
各期間の変更設定が禁止されるので、下限時間を過ぎて
から各期間の変更設定は禁止される。
【0036】以下、上記第1実施例と同様に初期化信号
Sの発生間隔が下限期間よりも短い場合に下限監視タイ
マ22から下限タイムアウト信号T1 を送出してしゃ断
回路23をしゃ断し、上限監視タイマ21により初期化
信号S1の間隔が上限期間よりも長い場合に上限タイア
ウト信号Tを送出する。
【0037】このように第2実施例においては、上記第
2実施例と同様の効果を奏するとともに各タイマ21、
22の上限期間、下限期間を例えばプログラムの負荷に
応じて変更設定でき、かつこの変更設定により検出効率
を高めることができる。
【0038】
【発明の効果】以上詳記したように本発明によれば、不
適当な初期化信号の発生によるプログラムの渋滞や停止
の検出効率の低下を防いで効率高くプログラムの渋滞や
停止を検出できるウォッチドッグタイマを提供できる。
【図面の簡単な説明】
【図1】本発明に係わるウォッチドッグタイマの第1実
施例を示す構成図。
【図2】同ウォッチドッグタイマを適用したマイクロコ
ンピュータ応用システムの全体構成図。
【図3】同ウォッチドッグタイマの初期化の動作タイミ
ング図。
【図4】同ウォッチドッグタイマの正常時における動作
タイミング図。
【図5】同ウォッチドッグタイマの下限期間不足時にお
ける動作タイミング図。
【図6】同ウォッチドッグタイマの上限期間超過時にお
ける動作タイミング図。
【図7】同ウォッチドッグタイマの第2実施例を適用し
たマイクロコンピュータ応用システムの全体構成図。
【図8】本発明に係わるウォッチドッグタイマの第2実
施例を示す構成図。
【図9】従来のウォッチドッグタイマの構成図。
【図10】同ウォッチドッグタイマの動作タイミング
図。
【符号の説明】
10,23…しゃ断ゲート回路、11,22…下限監視
タイマ、12,21…上限監視タイマ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 初期化信号の発生間隔の上限期間が設定
    され、前記初期化信号を入力してこの初期化信号の間隔
    が前記上限期間よりも長い場合に上限タイムアウト信号
    を送出する上限監視タイマと、 初期化信号の発生間隔の下限期間が設定され、前記初期
    化信号を入力してこの初期化信号の間隔が前記下限期間
    よりも短い場合に下限タイムアウト信号を送出する下限
    監視タイマと、 この下限監視タイマからの下限タイムアウト信号を受け
    たときに前記上限監視タイマへ送られる前記初期化信号
    をしゃ断するしゃ断回路と、を具備したことを特徴とす
    るウォッチドッグタイマ。
JP3247324A 1991-09-26 1991-09-26 ウオツチドツグタイマ Pending JPH0588943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3247324A JPH0588943A (ja) 1991-09-26 1991-09-26 ウオツチドツグタイマ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3247324A JPH0588943A (ja) 1991-09-26 1991-09-26 ウオツチドツグタイマ

Publications (1)

Publication Number Publication Date
JPH0588943A true JPH0588943A (ja) 1993-04-09

Family

ID=17161707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3247324A Pending JPH0588943A (ja) 1991-09-26 1991-09-26 ウオツチドツグタイマ

Country Status (1)

Country Link
JP (1) JPH0588943A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666455A1 (en) * 1994-02-07 1995-08-09 Manuel Barreto Avero Compact solar energy collector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666455A1 (en) * 1994-02-07 1995-08-09 Manuel Barreto Avero Compact solar energy collector

Similar Documents

Publication Publication Date Title
JP3633092B2 (ja) マイコン故障監視装置
US4635258A (en) System for detecting a program execution fault
US5638510A (en) Multiplexed system with watch dog timers
EP0658842A1 (en) Watch dog timer device
JPS63221437A (ja) Cpuの暴走検出方式
JPH0588943A (ja) ウオツチドツグタイマ
JP2659067B2 (ja) マイクロコンピュータのリセット回路
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JPH02293939A (ja) スタックオーバーフロー検出時処理方式
JP2545783B2 (ja) 制御用コンピュータの異常監視装置
JP2746184B2 (ja) 障害ロギングシステム
JPH0612294A (ja) 監視装置
JPH05233374A (ja) ウオッチドッグタイマ装置
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JP2680473B2 (ja) ウォッチドック機構
JPH04148246A (ja) ウオツチドツグタイマ
JPS60164852A (ja) プログラム暴走監視方式
JPS6155751A (ja) 中央制御装置
JPH04195437A (ja) プログラム暴走監視装置
JP2503886B2 (ja) 自動計測装置
JPS6349855A (ja) Cpuの割込み周期異常検出装置
KR0125945B1 (ko) 중앙처리장치의 동작 상태 감시장치 및 그 방법
JPS6059447A (ja) マイクロコンピユ−タシステム
JPH0991170A (ja) 障害検出装置