JPH0582469A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH0582469A
JPH0582469A JP26551291A JP26551291A JPH0582469A JP H0582469 A JPH0582469 A JP H0582469A JP 26551291 A JP26551291 A JP 26551291A JP 26551291 A JP26551291 A JP 26551291A JP H0582469 A JPH0582469 A JP H0582469A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
contact hole
contact
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26551291A
Other languages
English (en)
Inventor
Yukiyasu Sugano
幸保 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26551291A priority Critical patent/JPH0582469A/ja
Publication of JPH0582469A publication Critical patent/JPH0582469A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 バリヤメタル構造を有するコンタクト部にお
いて、実用的な抵抗値を維持しながら上層配線の下層配
線側への突き抜けを防止する。 【構成】 SiO2 層間絶縁膜3に開口されたコンタク
ト・ホール4を、Ti層5とTiOx y 層6からなる
バリヤメタル7で被覆した後、Al−1%Si層8を成
膜する。TiOx y 層6のAl−1%Si層8に対す
る濡れ性が低いために、コンタクト・ホール4は完全に
埋め込まれず、内部に空洞部9が形成される。しかし、
抵抗率の低いTi層5のみを考慮してコンタクト部の抵
抗を計算すると、実用上十分に低い値に抑えられてい
る。しかも、コンタクト・ホール4の底面にAl−1%
Si層8が接触していないため、シリコン基板1内の不
純物拡散領域2へのAlスパイクは本質的に発生しな
い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にバリヤメタル構造
を有するコンタクト部を介して下層配線と上層配線との
電気的接続を図る際に実用的なコンタクト抵抗値を維持
しつつ、上層配線の下層配線側への突き抜けを防止する
方法に関する。
【0002】
【従来の技術】近年のVLSI,ULSI等にみられる
ように、半導体装置のデザイン・ルールが高度に縮小さ
れるに伴い、下層配線と上層配線の接続を図るために層
間絶縁膜に開口される接続孔の開口径も微細化し、アス
ペクト比が1を越えるようになってきている。上層配線
は一般にスパッタリング法によりAl系材料を被着させ
ることにより形成されているが、かかる高アスペクト比
を有する接続孔を埋め込むにはもはや十分な段差被覆性
(ステップ・カバレッジ)が達成されにくく、断線等を
生ずる原因ともなっている。
【0003】たとえば、図3に示されるように、予め下
層配線である不純物拡散領域22が形成されたシリコン
基板21上に層間絶縁膜23が形成され、該層間絶縁膜
23にアスペクト比が1以上のコンタクト・ホール24
が形成されたウェハを考える。上記ウェハの表面を適当
なバリヤメタル25で被覆し、通常のスパッリング法に
よりAl−1%Si層をウェハ全面に被着させると、ス
テップ・カバレッジの不足によりコンタクト・ホール2
4が均一に埋め込まれない現象がしばしば観察される。
【0004】そこで、ステップ・カバレッジの不足を改
善するための対策として、近年たとえばJ.Vac.S
oc.Tec.,A6(3),p.1636,(198
8)、あるいは月刊セミコンダクターワールド1989
年12月号,p186〜188(プレスジャーナル社
刊)等に高温スパッタリング法が提案されている。これ
は、スパッタリング中にウェハをヒーティング・モジュ
ール等を介して500℃付近まで加熱することにより、
ウェハ表面におけるAl粒子の表面マイグレーションを
促進し、ステップ・カバレッジを改善する方法である。
【0005】高温スパッタリング法では、Al系材料層
の下にAl系材料との濡れ性に優れる下地層を設けてお
くと、接続孔が良好に埋め込まれることが知られてい
る。たとえば、1989年IEEE/IRPS,p.2
10〜214には、開口径1.0μm,アスペクト比1
のビア・ホールをAl−2%Cu合金で埋め込む際に、
チタン(Ti)層を下地として介在させると該ビア・ホ
ールが均一に埋め込まれ、ウェハ表面が平坦化される旨
が述べられている。
【0006】
【発明が解決しようとする課題】ところで、上記Ti層
はバリヤメタルとしての機能を期待されているものであ
る。しかし、Ti層は低抵抗のオーミック・コンタクト
を達成する観点からは優れたコンタクト材料であるが、
単独ではバリヤメタルとしての機能を十分に発揮し得な
い。この問題を、図4を参照しながら説明する。ただ
し、図中の符号は図3と共通である。
【0007】バリヤメタル25としてTiを使用し、高
温スパッタリングによりAl−1%Si層26を形成し
た場合、コンタクト・ホール24の内部を均一に充填す
ることは可能となるが、Alスパイク26aの発生を防
止することが困難となる。これは、SiとTiとの反
応、およびAlとTiとの反応の両方が進行するからで
ある。上述のAlスパイク26aは、pn接合部におけ
るリーク電流を発生させる原因となる。
【0008】そこで、Ti層の上に窒化チタン(TiN
x )層を積層してバリヤメタルを2層構造とすることも
行われている。しかし、アスペクト比の高い接続孔の内
部ではバリヤメタルの膜厚が薄くなっていること、また
TiNx 層が柱状結晶構造を有しているためにAlの粒
界拡散を防止できないこと等の理由により、Alスパイ
クを完全に防止するのは難しいのが現状である。
【0009】そこで本発明は、実用的なコンタクト抵抗
値を維持しつつ、Alスパイクのような上層配線の下層
配線側への突き抜けを防止できる配線形成方法を提供す
ることを目的とする。
【0010】
【課題を解決するための手段】本発明の配線形成方法
は、上述の目的を達成するために提案されるものであ
る。すなわち本願の第1の発明にかかる配線形成方法
は、下層配線材料層に臨んで接続孔が開口されてなる絶
縁膜上に該接続孔の側壁面と底面とを被覆するごとくバ
リヤメタルを形成する工程と、前記バリヤメタル上に前
記接続孔の少なくとも底部に空洞部を残すごとく上層配
線材料層を形成する工程とを有することを特徴とするも
のである。
【0011】本願の第2の発明にかかる配線形成方法
は、下層配線材料層に臨んで接続孔が開口されてなる絶
縁膜上に該接続孔の側壁面と底面とを被覆し、かつその
開口端を塞いで内部に空洞部を残すごとくバリヤメタル
を形成する工程と、前記バリヤメタル上に上層配線材料
層を形成する工程とを有することを特徴とする。
【0012】
【作用】本発明者は、接続孔の均一な埋込みに固執すれ
ば上層配線の突き抜けは常に生ずる可能性があることか
ら、全く発想を転換して接続孔を完全に埋め込まない配
線形成方法を提案するに至ったものである。従来の技術
では、完全に埋め込まれていない接続孔は上層配線材料
層のエレクトロマイグレーション耐性を劣化させるもの
として、常に改善の対象とされてきた。接続孔の内部に
空洞部が発生する現象は、Al系材料層と接触するバリ
ヤメタルの表面がTiOx y 層により構成されている
場合にしばしば経験されてきた。TiOx y 層は、T
iNx 層の結晶粒界に酸素を偏析させることによりバリ
ヤ性を高めた材料層であるが、表面モホロジーが粗く、
Al系材料層に対する濡れ性および反応性に劣る。ま
た、酸化アルミニウム(Al2 3 )の生成エネルギー
が酸化チタン(TiO2 )のそれよりも大きいため、T
iOx y 層とAl系材料層とが接触すると先にAl2
3 が形成されてしまう。これらの理由により、Alの
表面マイグレーションが阻害され、接続孔を均一に埋め
込むことが困難となるのである。Al系材料層の成膜速
度を低下させて、該Al系材料層とTiOx y 層との
接触反応時間を延長させても、この埋込み特性は満足な
レベルには改善されなかった。
【0013】しかし、接続孔の内部に空洞部を残したま
まそれ以上埋込みが進行しないということは、肯定的に
考えればこの状態の安定性が高いということである。こ
の場合、上層配線と下層配線との間の電気的接続は、主
として接続孔の側壁面と底面を被覆するバリヤメタルが
担当することになる。コンタクト部の抵抗Rは、接続孔
の側壁面に被着したバリヤメタルの抵抗RSWと、接続孔
の底面に被着したバリヤメタルと下層配線との接触抵抗
C の和で表される。ここで、バリヤメタルの少なくと
も一部に抵抗率ρの十分に低い材料を使用すれば、実用
上は何ら問題のないレベルにコンタクト部の抵抗Rを抑
えることが可能である。しかも本発明では、接続孔の内
部のうち下層配線材料層との接点となる底部には上層配
線材料層が存在しないため、該上層配線材料層の下層配
線材料層側への突き抜けが本質的に起こり得ない。
【0014】以上が、本願の2発明に共通の考え方であ
るが、2発明は接続孔の内部に空洞部が形成される機構
において異なっている。すなわち、本願の第1の発明で
は、接続孔の内部の空洞部は該接続孔が上層配線材料層
により不完全に埋め込まれることにより形成される。し
たがって、空洞部の壁面はバリヤメタルおよび上層配線
材料層により構成される。このような空洞部は、開口径
の比較的大きい接続孔の内壁面を上層配線材料層に対す
る濡れ性に劣る薄いバリヤメタルでコンフォーマルに被
覆し、しかる後に上層配線材料層を形成する場合に形成
される。
【0015】これに対し、第2の発明では、接続孔の内
部の空洞部はバリヤメタルが該接続孔の開口端を塞ぐこ
とにより形成される。したがって、空洞部の壁面はバリ
ヤメタルのみにより構成される。かかる構造は、開口径
の比較的小さい接続孔に対して厚くバリヤメタルを被着
させ、ステップ・カバレッジの悪さを利用して開口端か
ら迫り出したバリヤメタルを最終的に融合させてしまう
ことにより実現することができる。
【0016】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0017】実施例1 本実施例は、本願の第1の発明を適用し、コンタクト・
ホールをTi/TiOx y の2層構造バリヤメタルで
被覆した後、該コンタクト・ホールをAl−1%Si層
で不完全に充填した例である。このプロセスを、図1を
参照しながら説明する。
【0018】まず、図1(a)に示されるように、予め
不純物拡散領域2が形成されたシリコン基板1上にCV
D法等により層厚約0.5μmのSiO2 層間絶縁膜3
を形成し、該SiO2 層間絶縁膜3に上記不純物拡散領
域2に臨んで円形のコンタクト・ホール4を開口した。
このときの上記コンタクト・ホール4の開口径をd1
し、ここでは約0.6μmとした。
【0019】次に、図1(b)に示されるように、ウェ
ハの全面にTi層5およびTiOx y 層6が順次積層
されてなるバリヤメタル7を形成した。ここで、上記T
i層5およびTiOx y 層6の成膜には枚葉式スパッ
タリング装置を使用し、Tiターゲットを装着したスパ
ッタリング・チャンバ内への供給ガスの組成を変更する
ことにより、ウェハを大気開放することなく連続工程で
成膜を行った。上記枚葉式スパッタリング装置は、前処
理のためのマイクロ波プラズマ・クリーニング・チャン
バ、バリヤメタルを成膜するための第1のスパッタリン
グ・チャンバ、Al−1%Si層を成膜するための第2
のスパッタリング・チャンバ等がウェハ・ハンドリング
・ユニットを介して相互に接続された、マルチ・チャン
バ型の装置である。
【0020】まず、前処理としてウェハをマイクロ波プ
ラズマ・クリーニング・チャンバにセットし、コンタク
ト・ホール4の底面を被覆している自然酸化膜(図示せ
ず。)を除去した。続いてウェハを第1のスパッタリン
グ・チャンバへ移送し、まず一例としてAr流量100
SCCM,ガス圧0.5Pa,ウェハ加熱温度150
℃,ターゲット電力4kWの条件でスパッタリングを行
うことにより、厚さ約0.03μmのTi層5を形成し
た。このTi層5が形成された段階におけるコンタクト
・ホール4の開口径を、d2 とする。
【0021】次に、条件を一例としてAr流量40SC
CM,O2 流量4SCCM,N2 流量66SCCM,ガ
ス圧0.5Pa,ウェハ加熱温度150℃,ターゲット
電流5kWに切り換え、厚さ約0.07μmのTiOx
y 層6を形成した。
【0022】次に、上記ウェハを第2のスパッタリング
・チャンバへ搬送し、高温DCマグネトロン・スパッタ
リング法によりウェハの全面に厚さ約0.5μmのAl
−1%Si層8を成膜した。このときの条件は、一例と
してAr流量100SCCM,ガス圧0.5Pa,ター
ゲット電力22.5kW,ウェハ加熱温度500℃とし
た。
【0023】この過程では、上記TiOx y 層6のA
l−1%Si層8に対する濡れ性が低いために、Al−
1%Si層8はコンタクト・ホール4の内部に約0.1
μm進入したものの、該コンタクト・ホール4を完全に
は埋め込まなかった。この結果、図1(c)に示される
ように、内部に空洞部9を残したままの状態でウェハは
安定化した。
【0024】この後、図示されないプロセスとして上記
Al−1%Si層8のパターニングを行い、さらにプラ
ズマCVD法によるSiNx 層を層間絶縁膜として形成
した。最終的に400℃程度の熱処理を施したが、この
間にもAl−1%Si層8がコンタクト・ホール4の内
部へ進入することはなく、空洞部9を残した状態が維持
された。
【0025】ここで、図1(c)に示される状態のコン
タクト部の抵抗Rを見積もってみる。ただし、TiOx
y 層6の抵抗率は約1×10-3ΩcmであってTi層
5の抵抗率よりも遙かに大きいので、導電への寄与は少
ないものとして無視し、Ti層5のみについて計算を行
う。まず、コンタクト・ホール4の側壁面におけるTi
層5の抵抗RSWを計算する。側壁面のTi層5を取り出
して考えると、図1(c)に示されるような円環状の部
材となる。ここで、Ti層5のカバレッジ率(ウェハの
水平面上における膜厚に対する垂直面上の膜厚の割合)
を33%と仮定すると、側壁面のTi層5の膜厚は0.
01μmとなる。つまり、Ti層5形成後のコンタクト
・ホールの開口径d2 は0.6−(0.01×2)=
0.58(μm)である。また、円環の高さh1 は、A
l−1%Si層8が0.1μmだけコンタクト・ホール
4内に進入していることから、0.5−0.1=0.4
(μm)である。
【0026】したがって抵抗RSWは、RSW=ρ・h1
1 (ただし、ρはTi層5の抵抗率,S1 は円環の断
面積を表す。)にもとづいて計算できる。この計算を、
数1に示す。
【0027】
【数1】
【0028】次に、コンタクト・ホール4の底面におけ
るTi層5の不純物拡散領域2に対する接触抵抗RC
見積もる。金属と半導体の接触抵抗はショットキー・バ
リヤによって決まり、上述のような簡単な幾何学的な計
算では算出できない。そこで、本発明者がたとえば第5
0回応用物理学会学術講演会(1989年秋季年会)講
演予稿集p.601,演題番号28p−D−9に報告し
た実験結果にもとづいて見積もると、上記不純物拡散領
域2がp+ 型の場合は約90Ω、n+ 型の場合は約40
Ωである。
【0029】コンタクト部の抵抗Rは、上記抵抗RSW
接触抵抗RC の和であるから、p+ 型の不純物拡散領域
2に対しては約105Ω、n+ 型の不純物拡散領域2に
対しては約55Ωとなる。これらは、十分に実用的な値
である。しかも、コンタクト・ホール4の内部には空洞
部9が形成され、底部にはAl−1%Si層4が存在し
ないため、Alスパイクに起因するpn接合部のリーク
電流等が発生することもなかった。
【0030】実施例2 本実施例は、本願の第2の発明を適用し、コンタクト・
ホールを厚いTi層からなる単層構造バリヤメタルで被
覆して開口端を塞いだ後、該Ti層上にAl−1%Si
層を形成した例である。このプロセスを、図2を参照し
ながら説明する。
【0031】まず、図2(a)に示されるように、予め
不純物拡散領域12が形成されたシリコン基板11上に
CVD法等により層厚約0.5μmのSiO2 層間絶縁
膜13を形成し、該SiO2 層間絶縁膜13に上記不純
物拡散領域12に臨んで円形のコンタクト・ホール14
を開口した。このときの上記コンタクト・ホール14の
開口径をd3 とし、ここでは約0.3μmとした。
【0032】次に、前処理としてコンタクト・ホール1
4底面の自然酸化膜(図示せず。)を除去した後、図2
(b)に示されるように、ウェハの全面に厚さ約0.2
μmのTi層15を形成した。成膜条件は、実施例1で
述べたとおりである。本実施例では、コンタクト・ホー
ル14の開口径d3 が小さくて元々ステップ・カバレッ
ジが乏しい上にTi層15の膜厚が大きいため、コンタ
クト・ホール14の開口端はTi層15により塞がれ、
内部に空洞部16が形成された。この空洞部16の最大
部の直径をd4 とする。
【0033】次に、図2(c)に示されるように、高温
DCマグネトロン・スパッタリング法により上記Ti層
15の上に厚さ約0.5μmのAl−1%Si層17を
成膜した。このときの条件も、実施例1と同様である。
この過程では、上記Ti層15とAl−1%Si層17
との界面近傍においてTiとAlの合金化反応が進行
し、反応層15aが形成されたが、コンタクト・ホール
14内部のTi層15には何ら影響は及ばなかった。
【0034】この後、図示されないプロセスとして上記
Al−1%Si層17のパターニングを行い、さらにプ
ラズマCVD法によるSiNx 層を層間絶縁膜として形
成した。
【0035】ここで、図2(c)に示される状態のコン
タクト部の抵抗Rを見積もってみる。まず、コンタクト
・ホール14の側壁面におけるTi層15の抵抗RSW
計算する。いま、側壁面のTi層15を、近似的に図2
(c)に示されるような円環状の部材として考える。こ
こで、Ti層15のカバレッジ率を10%と仮定する
と、側壁面のTi層15の膜厚は0.02μmとなる。
つまり、Ti層15形成後の空洞部の最大直径d4
0.3−(0.02×2)=0.26(μm)である。
また、円環の高さh2 はSiO2 層間絶縁膜13の膜厚
と等しく考え、0.5μmである。
【0036】したがって、RSW=ρ・h2 /S2 (ただ
し、S2 は円環の断面積を表す。)の関係にもとづいて
前述の数1と同じ要領で計算すると、RSW=19.9Ω
となる。次に、コンタクト・ホール14の底面における
Ti層15の不純物拡散領域12に対する接触抵抗RC
を本発明者の過去の実験結果にもとづいて見積もると、
上記不純物拡散領域12がp+ 型の場合は約150Ω、
+型の場合は約50Ωである。
【0037】コンタクト部の抵抗Rは、上記抵抗RSW
接触抵抗RC の和であるから、p+ 型の不純物拡散領域
2に対しては約170Ω、n+ 型の不純物拡散領域2に
対しては約70Ωとなる。これらも、十分に実用的な値
である。
【0038】以上、本発明を2つの実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえばバリヤメタルを構成する各層の
層厚,成膜条件,成膜装置等は適宜変更可能である。ま
た、Al−1%Si層の成膜条件は上記の条件に限定さ
れるものではなく、たとえばウェハ加熱温度は470〜
530℃程度、ガス圧は0.8〜1.6Pa程度の範囲
で適宜設定することができる。
【0039】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、コンタクト部の抵抗を実用的な値に維
持したまま上層配線材料層の突き抜けを本質的に防止す
ることができ、信頼性の高い配線を形成することが可能
となる。本発明は、微細なデザイン・ルールにもとづい
て設計され、高集積度および高性能を有する半導体装置
の製造に極めて好適である。
【図面の簡単な説明】
【図1】本願の第1の発明を適用したプロセス例をその
工程順にしたがって示す概略断面図および概略斜視図で
あり、(a)はSiO2 層間絶縁膜にコンタクト・ホー
ルが開口された状態、(b)は上記コンタクト・ホール
がTi層とTiOx y 層からなるバリヤメタルで被覆
された状態、(c)はAl−1%Si層の不完全な埋込
みによりコンタクト・ホール内に空洞部が形成された状
態、およびコンタクト・ホール内部におけるTi層の近
似的な形状をそれぞれ表す。
【図2】本願の第2の発明を適用したプロセス例をその
工程順にしたがって示す概略断面図および概略斜視図で
あり、(a)はSiO2 層間絶縁膜にコンタクト・ホー
ルが開口された状態、(b)は上記コンタクト・ホール
がTi層で被覆かつ閉塞され、空洞部が形成された状
態、(c)はAl−1%Si層が形成された状態、およ
びコンタクト・ホール内部におけるTi層の近似的な形
状をそれぞれ表す。
【図3】従来技術において、通常のスパッタリング法に
よりAl−1%Si層を成膜した場合のステップ・カバ
レッジの劣化を示す概略断面図である。
【図4】従来技術において、コンタクト・ホールがAl
−1%Si層で埋め込まれた場合にAlスパイクが発生
した状態を示す概略断面図である。
【符号の説明】
1,11・・・シリコン基板 2,12・・・不純物拡散領域 3,13・・・SiO2 層間絶縁膜 4,14・・・コンタクト・ホール 5,15・・・Ti層 6 ・・・TiOx y 層 7 ・・・バリヤメタル 8,17・・・Al−1%Si層 9,16・・・空洞部 15a ・・・反応層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 下層配線材料層に臨んで接続孔が開口さ
    れてなる絶縁膜上に該接続孔の側壁面と底面とを被覆す
    るごとくバリヤメタルを形成する工程と、 前記バリヤメタル上に前記接続孔の少なくとも底部に空
    洞部を残すごとく上層配線材料層を形成する工程とを有
    することを特徴とする配線形成方法。
  2. 【請求項2】 下層配線材料層に臨んで接続孔が開口さ
    れてなる絶縁膜上に該接続孔の側壁面と底面とを被覆
    し、かつその開口端を塞いで内部に空洞部を残すごとく
    バリヤメタルを形成する工程と、 前記バリヤメタル上に上層配線材料層を形成する工程と
    を有することを特徴とする配線形成方法。
JP26551291A 1991-09-18 1991-09-18 配線形成方法 Withdrawn JPH0582469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26551291A JPH0582469A (ja) 1991-09-18 1991-09-18 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26551291A JPH0582469A (ja) 1991-09-18 1991-09-18 配線形成方法

Publications (1)

Publication Number Publication Date
JPH0582469A true JPH0582469A (ja) 1993-04-02

Family

ID=17418193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26551291A Withdrawn JPH0582469A (ja) 1991-09-18 1991-09-18 配線形成方法

Country Status (1)

Country Link
JP (1) JPH0582469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141447B2 (en) 2017-04-03 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141447B2 (en) 2017-04-03 2018-11-27 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
EP0866498B1 (en) Method of manufacturing a semiconductor device having aluminum contacts or vias
JPH11297696A (ja) 半導体装置及びその製造方法
JP3104534B2 (ja) 半導体装置とその製法
JPH0936230A (ja) 半導体装置の製造方法
US5972786A (en) Contact hole structure in a semiconductor and formation method therefor
JP2616402B2 (ja) 半導体装置の製造方法
JPH0536627A (ja) 配線形成方法
JP3252397B2 (ja) 配線形成方法
US20020043722A1 (en) Semiconductor device and method of manufacturing the same
JPH07130854A (ja) 配線構造体及びその形成方法
JPH0582469A (ja) 配線形成方法
JP2736370B2 (ja) 半導体装置とその製造方法
JPH0620994A (ja) 配線形成方法
JPH05121356A (ja) 配線形成方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JP2821157B2 (ja) 配線形成方法
US6982226B1 (en) Method of fabricating a contact with a post contact plug anneal
JP3624513B2 (ja) 半導体装置の製造方法
JPH065544A (ja) 半導体装置の製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP2805663B2 (ja) 配線形成方法
US4839715A (en) Chip contacts without oxide discontinuities
JPH08111455A (ja) 配線形成方法
JPH05315334A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203