JPH0575846A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像信号の階調性を変換する際の高濃度領域
での信号の飛びを小さくし、かつ、積和演算の係数を大
きくせず係数保持のためのビット数を多くする必要性を
なくす。 【構成】 画像信号を階調性変換手段７６においてほぼ
反射率のｎ乗根に比例した階調性を有する信号に変換す
ることで、高濃度領域であっても画像信号の飛びを小さ
くし、疑似輪郭や画像のザラツキ感の発生を防止し得る
ようにし、また、色補正処理手段７７においては、入力
される画像信号がほぼ反射率のｎ乗根に比例した階調性
を有するものであり、このような画像信号に１次の積和
演算処理を施して色補正を行なわせることで、色再現性
を考慮して決定される積和演算の係数が大きくならずに
済み、係数保持のためのレジスタや乗算器のビット数を
多くする必要のないものとした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルカラー複写機
等における画像処理装置に関する。

【０００２】

【従来の技術】一般に、原稿読取り装置で使用されるＣ
ＣＤ等の光電変換素子は、入射光量（＝原稿の反射率）
に比例した信号を出力しており、通常は、この信号を線
形増幅した後、Ａ／Ｄ変換して色分解信号として出力す
るようにしている。即ち、原稿読取り装置から出力され
る画像信号は、一般に、反射率にほぼ比例した階調性を
有するものとなる。

【０００３】このような画像信号を濃度に比例した画像
信号に変換すると、高濃度領域で信号レベルの飛びが発
生し、疑似輪郭や画像のザラツキ感として記録画像に現
れてしまう。

【０００４】このようなことから、特開平１−２２８２
６８号公報等によれば、反射率に比例した画像信号を濃
度に比例した信号に変換した後、１次の積和演算により
色補正処理を行なう周知の方法をベースとして、濃度変
換に際して出力画像信号のビット数を低減させるととも
に色分解濃度で形成される色空間を複数の領域に分割
し、分割された領域毎に積和演算の係数を切換えるよう
にしたものが示されている。即ち、多めのビット数の画
像信号を出力させ、濃度変換を行なうと同時にビット数
を低減させるようにしたものである。

【０００５】また、特開昭５９−１６３９７２号公報等
に示されるように反射率に比例した画像信号に直接的に
１次の積和演算を施し、色補正するようにしたものもあ
る。

【０００６】

【発明が解決しようとする課題】ところが、前者の方式
によると、ビット数を増やす分だけ、画像読取り装置等
を高精度にする必要がある。

【０００７】また、後者の方式によると、色再現性が最
適となるように求めるための積和演算の係数が大きくな
ってしまう。即ち、積和演算における演算精度を保つた
めには、係数保持のためのレジスタや乗算器のビット数
を大きくしておく必要があるという欠点持つ。

【０００８】

【課題を解決するための手段】請求項１記載の発明で
は、画像ハイライト部の基準信号値をＸ_Hi、画像シャド
ウ部の基準信号値をＸ_Si（ただし、ｉ＝１，２，３）と
したとき、ほぼ反射率に比例した階調性を有するＲ，
Ｇ，Ｂ信号等のデジタル色分解信号Ｘ_i を、

【０００９】

【数２】

【００１０】式に従いほぼ反射率のｎ乗根（ただし、ｎ
＝１．５〜５）に比例した階調性を有するデジタル画像
信号Ｙ_i に変換して出力する階調性変換手段と、この階
調性変換手段より出力されるデジタル画像信号Ｙ_i に、 Ｚ＝ａＹ₁＋ｂＹ₂＋ｃＹ₃＋ｄ （ただし、係数ａ，ｂ，ｃ，ｄは定数）式で示す１次の
積和演算処理を施して色分解版を記録するためのデジタ
ル記録信号Ｚを生成する色補正処理手段とを設けた。

【００１１】請求項２記載の発明では、色補正処理手段
が、積和演算処理の係数ａ，ｂ，ｃを切換える係数切換
え手段と、 ｅＹ₁＋ｆＹ₂−（ｅ＋ｆ）Ｙ₃ （ただし、係数ｅ，ｆは同時に０とはならない整数）式
による複数の画像信号Ｙ_i の計算結果の正負に応じて前
記係数切換え手段を制御する制御手段とを有するものと
した。

【００１２】

【作用】請求項１記載の発明によれば、画像信号を階調
性変換手段においてほぼ反射率のｎ乗根に比例した階調
性を有する信号に変換するので、高濃度領域であっても
画像信号の飛びを小さくし、疑似輪郭や画像のザラツキ
感の発生を防止し得る。この際、色補正処理手段におい
ては、入力される画像信号がほぼ反射率のｎ乗根に比例
した階調性を有するものであり、このような画像信号に
１次の積和演算処理を施して色補正を行なうので、色再
現性を考慮して決定される積和演算の係数が大きくなら
ずに済み、係数保持のためのレジスタや乗算器のビット
数を多くする必要のないものとなる。

【００１３】特に、請求項２記載の発明によれば、デジ
タル画像信号Ｙ_i によって形成される色空間を複数の領
域に分割し、各領域毎に積和演算の係数を切換えること
ができるため、各領域毎に係数を最適化でき、色補正処
理手段における処理精度が向上するものとなる。

【００１４】

【実施例】本発明の一実施例を図面に基づいて説明す
る。まず、図２に本発明が適用される一例としてのデジ
タルカラー複写機の概要を示し、図３にその電装部の概
要を示す。本実施例のデジタルカラー複写機は、図２に
示すように、原稿を読取るスキャナユニット１と、記録
紙に画像を記録するプリンタユニット２とに大別され
る。スキャナユニット１をみると、プラテン（コンタク
トガラス）３上に載置された原稿４は蛍光灯５により露
光照明される。原稿４からの反射光はレンズアレイ６を
経てカラーイメージセンサなるＣＣＤ７に入射し、光電
変換により画像信号（Ｒ，Ｇ，Ｂに色分解）に変換され
る。ここに、蛍光灯５、レンズアレイ６及びＣＣＤ７等
はキャリッジ８に搭載されており、原稿読取り時はキャ
リッジ駆動モータ９によりキャリッジ８が右から左へ移
動し、プラテン３上に載置された原稿４の全面が走査さ
れる。ＣＣＤ７から出力される画像信号は、画像処理部
１０等で各種画像処理が施された後、プリンタユニット
２のレーザダイオード（図示せず）に入力される。

【００１５】プリンタユニット２では、画像信号によっ
て付勢されたレーザダイオードから出射されたＹ，Ｍ，
Ｃ，ＢＫ用のレーザ光が、各々ポリゴンミラー１１等で
反射され、ｆθレンズ１２、ミラー１３等を経て、ドラ
ム状の各感光体１４上に結像照射される。各々のポリゴ
ンミラー１１は同一のポリゴンモータ１５の回転軸に固
着されており、ポリゴンモータ１５は一定速度で回転し
てポリゴンミラー１１を回転駆動する。このポリゴンミ
ラー１１の回転により、レーザ光は感光体１４の回転方
向（時計方向）と垂直な方向、即ち、ドラム軸に沿う方
向に主走査される。ここに、感光体１４表面は、負電圧
の高圧発生装置に接続された帯電チャージャ１６により
一様帯電済みとされている。よって、レーザ光が照射さ
れると、光導電現象により感光体表面の電荷がドラム本
体の機器アースに流れて消滅する。ここで、原稿濃度の
濃い部分はレーザダイオードを点灯させず、原稿濃度の
薄い部分はレーザダイオードを点灯させる。これによ
り、感光体１４の表面には原稿濃淡に対応した静電潜像
が形成される。この潜像を現像ユニット１７により現像
すると、画像濃度に応じたトナー像が感光体１４上に形
成される。

【００１６】一方、給紙カセット１８に収納された記録
紙１９は給紙コロ２０等の給紙動作により繰出され、レ
ジストローラ２１により所定タイミングで転写ベルト２
２上に送られる。転写ベルト２２上を搬送される記録紙
１９が感光体１４の下部を通過する間、転写チャージャ
２３の作用により感光体１４上のトナー像が記録紙１９
に転写される。転写後、記録紙１９は分離チャージャ２
４の作用により剥離されて定着ユニット２６に送られ、
定着を受け、排紙ローラ２７により排紙トレイ２８上に
排出される。

【００１７】なお、転写後、感光体１４上に残留したト
ナーはクリーニングユニット２９で除去され、転写ベル
ト２２表面に付着したトナーはクリーニングユニット３
０で除去され、各々廃ボトル３１に排出される。また、
感光体１４表面の残留電荷は除電ランプ３２により除電
消去される。

【００１８】また、電装部をみると、図３に示すよう
に、前述したスキャナユニット１、プリンタユニット
２、画像処理部１０とともに、各種処理モードの入力及
び表示等を行うための操作表示ユニット３３、これらの
各ユニット１，２，３３中の制御部と通信を行い、複写
機全体を制御したり画像処理部１０の設定等を行うシス
テム制御ユニット３４等により構成されている。このよ
うな電装部を有する複写機本体３５に対して、外部機器
３６が接続可能とされており、複写機本体３５と外部機
器３６との間の通信により画像信号を授受し得るように
構成されている。

【００１９】なお、本実施例のデジタルカラー複写機
は、Ａ３サイズの原稿画像の読取り及び書込みが可能で
あり、その画素密度は１６画素／mmであるとする。

【００２０】以下、各部の構成及び動作を個別に順に説
明する。まず、スキャナユニット１を図４及び図５を参
照して説明する。図４はスキャナユニット１の電装部構
成を示すもので、原稿の反射光が入射されるＣＣＤ７は
基板上に千鳥状に配置された５つのＣＣＤカラーセンサ
チップ７ａ〜７ｅにより構成されており、クロックドラ
イバ５１から出力される動作制御用のクロックによって
駆動される。ここに、ＣＣＤカラーセンサチップ７ａの
出力信号は、プリアンプ回路５２で増幅された後、シェ
ーディング補正回路５３に入力される。このシェーディ
ング補正回路５３は蛍光灯５の照明むら、ＣＣＤ内部の
受光素子の感度むら、暗電流に対する補正等を施す回路
であり、その出力はＡ／Ｄ変換器５４によって８ビット
のデジタル信号に変換される。白レベルメモリ５５及び
暗電流メモリ５６は、各々原稿部分に先立って走査され
る白色基準板と黒色基準板の読取り結果を記憶する回路
で、シェーディング補正回路５３ではこれらのメモリ５
５，５６の出力に応じて出力する画像信号のレベルを調
整し、上述した補正を実現している。このような出力信
号処理回路５７ａは、他のＣＣＤカラーセンサチップ７
ｂ〜７ｅについても、同様に出力信号処理回路５７ｂ〜
５７ｅとして設けられている。

【００２１】また、出力信号処理回路５７ｂ，５７ｄの
出力に対してはディレイ回路５８ｂ，５８ｄが接続され
ている。これらのディレイ回路５８ｂ，５８ｄは入力さ
れた画像信号を遅延する回路であり、これによって、千
鳥状配置のＣＣＤカラーセンサチップ７ａ〜７ｅ間の副
走査方向のずれｄ_CCD が補正され、原稿面での同一線上
の画像信号となってＲＧＢ分離回路５９に入力される。

【００２２】なお、本実施例のスキャナユニット１では
副走査方向の変倍をキャリッジ８の移動速度を変更する
ことで実現しているので、必要となるディレイ量は変倍
率によって変化する。即ち、ｄ_CCD ×変倍率／１００／
１６ラインとなる。これに対し、本実施例のディレイ回
路５８ｂ，５８ｄは変倍に相当するライン数のディレイ
用メモリを有しており、縮小及び等倍ではメモリによっ
て遅らせるライン数を制御することにより、また、拡大
ではライン単位でメモリへの書込みを禁止させるととも
にその読出しを重複させることによって、必要とするデ
ィレイ量を実現している。このため、拡大を行う場合
も、必要とするディレイ用メモリの容量は等倍と同じと
なる。

【００２３】ＣＣＤカラーセンサチップ７ａ〜７ｅは図
５に示すようにＲ，Ｇ，Ｂフィルタ６０が順番に並んだ
構造となっているため、出力される画像信号はＲＧＢの
各信号が混在した状態となっている。そこで、前記ＲＧ
Ｂ分離回路５９により、並列して送られてくるこれらの
５つのＣＣＤカラーセンサチップ７ａ〜７ｅからの画像
信号を１本に統合するとともに、これらの信号を各色に
分離される。このように統合・分離された画像信号Ｒ
ｓ，Ｇｓ，Ｂｓは画像処理部１０に出力される。

【００２４】また、このスキャナユニット１にはユニッ
ト全体を制御するスキャナ制御回路６１が設けられてい
る。このスキャナ制御回路６１は、ＣＰＵ６２、ＲＯＭ
６３、ＲＡＭ６４を始めとし、前記システム制御ユニッ
ト３４と通信を行うためのシリアルＩ／Ｏ回路６５やパ
ラレルＩ／Ｏ回路６６等から構成されるマイクロコンピ
ュータシステムである。また、前記パラレルＩ／Ｏ回路
６６はホームポジション（ＨＰ）センサ６７等の各種セ
ンサ信号の入力、前記ディレイ回路５８ｂ，５８ｄに対
するディレイ量の設定等を行うための信号の出力、キャ
リッジ駆動モータ９や蛍光灯５等の各種負荷を駆動する
駆動回路６８を制御する信号の出力等を行うためのもの
である。即ち、スキャナ制御回路６１はＲＯＭ６３に記
憶されたプログラムによって動作し、システム制御ユニ
ット３４からの指令や各種センサ信号に応じて各回路の
設定や各種負荷の駆動制御を行う。

【００２５】なお、６９は基準クロック発生回路であ
り、前記画像処理部１０から出力されたライン同期信号
ＳＹＮＣｓに基づいて各種同期信号を出力している。ま
た、上述した各回路は、この信号に同期して動作する。
さらに、この基準クロック発生回路６９はスキャナユニ
ット１内のライン同期信号及び画素同期信号ＣＫｓを、
画像処理部１０に出力している。

【００２６】つぎに、画像処理部１０を図１を参照して
説明する。図１は画像処理部１０全体の構成を示すもの
で、概略的には、同期信号発生回路７１により発生され
る画像同期信号Ｓ₁₀に応じて制御される主走査変倍回路
７２、加工処理回路７３、第１フィルタ処理回路７４、
外部Ｉ／Ｆ回路７５、第１γ変換処理回路７６、色補正
回路７７、ＵＣＲ処理回路７８、第２γ変換処理回路７
９、原稿サイズ検出回路８０、第２フィルタ処理回路８
１、多値ディザ処理回路８２及び遅延処理回路８３を、
ＲＧＢ分離回路５９の出力側に順に接続してなる。ま
た、領域制御回路８４も設けられている。これらの構成
要素を順に説明する。

【００２７】まず、タイミング発生部について図６ない
し図８を参照して説明する。同期信号発生回路７１は、
プリンタユニット２から出力されるライン同期信号ＳＹ
ＮＣｐ及びシステム制御ユニット３４から出力される制
御信号ＢＵＳｏの設定に基づいて、画像処理部１０にお
ける画像同期信号Ｓ₁₀を発生する回路であり、例えば図
６に示すように構成される。

【００２８】同期信号発生回路７１における基準クロッ
ク信号Ｓ₁₁を発生するクロックジェネレータ１０１が設
けられ、その出力側には基準クロック信号Ｓ₁₁を２分周
したクロック信号Ｓ₁₂を生成するフリップフロップ１０
２が接続されている。一方、プリンタユニット２から出
力されたライン同期信号ＳＹＮＣｐを図７中に示すよう
に前記クロック信号Ｓ₁₂に同期したライン同期信号ＳＹ
ＮＣｓに変換する波形整形回路１０３が設けられてい
る。また、２倍周期のライン同期信号Ｓ₁₃を生成するフ
リップフロップ１０４及びＯＲゲート１０５も接続され
ている。これらの信号Ｓ₁₁，Ｓ₁₂、ＳＹＮＣｓ，Ｓ₁₃は
画像信号の受信速度の切換え手段を構成するセレクタ１
０６に入力され、何れかが画像処理部１０における画素
同期信号Ｓ₁₀₁、ライン同期信号Ｓ₁₀₂として選択出力さ
れる。このため、セレクタ１０６には制御信号ＢＵＳｏ
によって同期信号レジスタ１０７に設定された信号Ｓ₁₄
に応じて選択動作をする。なお、本実施例では画素同期
信号及びライン同期信号の切換え等によって、高速モー
ドと低速モードとの２つのモードで動作可能とされてお
り、特に後者の低速モードはＯＨＰシートや厚紙等の定
着性を要求される記録紙を用いた場合に選択される。

【００２９】また、ライン同期信号Ｓ₁₀₂ でクリアされ
画素同期信号Ｓ₁₀₁ をカウントするカウンタ１０８が設
けられ、このカウンタ１０８出力は各々コンパレータ１
０９，１１０に入力されている。これらのコンパレータ
１０９，１１０には同期信号レジスタ１０７に設定され
ている主走査方向の有効画像領域の開始点を表す信号と
終了点を表す信号も入力されており、これによってＮＡ
ＮＤゲート１１１の出力は、主走査方向の非有効画像範
囲においてＨレベルとなる。また、ＮＡＮＤゲート１１
１の出力信号は主走査方向イレース信号Ｓ₁₀₃ として多
値ディザ処理回路８２に出力される。

【００３０】また、制御信号ＢＵＳｏによって設定され
る信号Ｓ₁₅，Ｓ₁₆はライン同期信号Ｓ₁₀₂ に同期してフ
リップフロップ１１２で保持され、各々フレーム同期信
号Ｓ₁₀₄、副走査方向イレース信号Ｓ₁₀₅として出力され
る。

【００３１】図８はこのような各信号生成を示すタイミ
ングチャートである。

【００３２】図１に戻ると、同期信号発生回路７１から
出力された画像同期信号Ｓ₁₀は画像処理部１０の各回
路、スキャナユニット１、システム制御ユニット３４等
に入力される。また、スキャナユニット１から出力され
た画像信号Ｒｓ，Ｇｓ，Ｂｓ及び同期信号ＣＬＫｓは主
走査方向変倍回路７２に入力される。

【００３３】この主走査変倍について図９ないし図１２
を参照して説明する。主走査変倍回路７２は画像信号Ｒ
ｓ，Ｇｓ，Ｂｓに主走査方向の変倍処理等を施して、処
理済みの画像信号Ｓ_20R，Ｓ_20G，Ｓ_20Bを出力するもの
であり、この主走査変倍回路７２は各々の色画像信号毎
に独立した処理回路７２_R，７２_G，７２_B により構成さ
れているが、構成自体は同じであり、例えば図９に示す
ように構成されている。ここでは、画像信号Ｒｓに対す
る回路例とする。

【００３４】まず、入力された画像信号Ｒｓ等は同期信
号ＣＬＫｓに従って画像記憶手段となるＦＩＦＯ（ファ
ースト・イン・ファースト・アウト）メモリ１２１，１
２２に書込まれる。ここで、同期信号ＣＬＫｓは図１０
に示すような画像信号Ｒｓ等の画素同期信号Ｓ₂₁とライ
ン同期信号Ｓ₂₂よりなる。また、書込みゲート回路１２
３は制御信号ＢＵＳｏにより設定されたライン先端の書
込み開始位置を示す信号を出力する回路で、この信号に
より前記ＦＩＦＯメモリ１２１，１２２への画像信号の
書込みが規制される。なお、ＦＩＦＯメモリ１２１，１
２２は例えば日本電気株式会社製のμＰＤ４２５０５Ｃ
等の１ライン分余りの画像信号を記憶し得る容量のメモ
リと、独立制御が可能な書込み用／読出し用のアドレス
カウンタ内蔵の素子である。これらのＦＩＦＯメモリ１
２１，１２２に書込まれた画像信号は、前記同期信号発
生回路７１が出力するライン同期信号Ｓ₁₀₂ と変倍処理
回路１２４が出力する読出しクロックＳ₂₃₁ によって読
出され、シフトレジスタ１２５に書込まれる。

【００３５】なお、フリップフロップ１２６はライン同
期信号Ｓ₁₀₂ が入力される度に出力を反転し、ＦＩＦＯ
メモリ１２１，１２２の書込み／読出しをトグル制御す
る。

【００３６】前記シフトレジスタ１２５からは連続した
４画素の画素信号Ｓ₂₄₁〜Ｓ₂₄₄が出力され、各々乗算回
路１２７の各部に入力される。乗算回路１２７の各部は
前記変倍処理回路１２４から出力される係数切換え信号
Ｓ₂₃₃ によって表１のように各部毎に決まる係数によ
り、入力された画像信号を乗算処理し、その結果を出力
する。乗算回路１２７の各部の乗算結果は加算整形回路
１２８に入力されて合計され、さらに、オーバフロー及
び負値の処理が行われ、ＦＩＦＯメモリ１２９に出力さ
れる。

【００３７】

【表１】

【００３８】なお、シフトレジスタ１２５、乗算回路１
２７及び加算整形回路１２８は、図１１に示すようにＣ
ＣＤによりサンプリングされた画像信号Ｄ₁〜Ｄ₄から変
倍後の仮想サンプリング点の画像信号値を補間演算する
ために設けられている。また、表１に示した係数は標本
化関数に基づいて決められており、係数の選択は仮想サ
ンプリング点とＣＣＤ画像信号Ｄ₂ との距離δにより決
定される。

【００３９】ＦＩＦＯメモリ１２９への書込みは、変倍
処理回路１２４が出力する書込みクロックＳ₂₃₂ とライ
ン同期信号Ｓ₁₀₂ によって制御され、その読出しは同期
信号発生回路７１が出力する画素同期信号Ｓ₁₀₁ とライ
ン同期信号Ｓ₁₀₂ によって行われる。また、その出力は
マスク処理回路１３０に入力される。マスク処理回路１
３０では変倍処理回路１２４から出力されるマスク信号
Ｓ₂₃₄に応じて画像信号を白色化する回路であり、処理
を施した画像信号Ｓ_20R等（Ｓ_20G，Ｓ_20B ）を出力す
る。

【００４０】変倍処理回路１２４は上述した仮想サンプ
リング点の位置を計算し、読出し及び書込みクロック信
号Ｓ₂₃₁，Ｓ₂₃₂、係数切換え信号Ｓ₂₃₃及びマスク信号
Ｓ₂₃₄を出力する回路で、例えば図１２に示すように構
成されている。図中、１３１は倍率の逆数を出力する回
路であり、この倍率の逆数は倍率レジスタ１３２の出力
Ｓ₃₀、副走査方向の累積変化量Ｓ₃₁、及び主走査方向の
累積変化量Ｓ₃₂の総和として加算回路１３３から出力さ
れる。ここで、倍率レジスタ１３２の出力Ｓ₃₀は制御信
号ＢＵＳｏによって設定された値を、領域制御回路８４
から出力された領域信号Ｓ₃₃₁ によって選択することで
決定される。また、副走査方向の累積変化量Ｓ₃₁は制御
信号ＢＵＳｏによって副走査方向増減レジスタ１３４に
設定された増減値を領域信号Ｓ₃₃₂ により選択し、それ
を加算器１３５及びフリップフロップ１３６により、ラ
イン同期信号Ｓ₁₀₂ が入力される毎に累積加算していく
ことで決められる。この累積変化量はフレーム同期信号
Ｓ₁₀₄ によってクリアされる。主走査方向の累積変化量
Ｓ₃₂は制御信号ＢＵＳｏによって主走査方向増減レジス
タ１３７に設定された増減値を領域信号Ｓ₃₃₃ により選
択し、それを加算器１３８及びフリップフロップ１３９
により、ＯＲゲート１４０の出力するクロックが入力さ
れる毎に累積加算していくことで決められる。この累積
変化量はライン同期信号Ｓ₁₀₂ によってクリアされる。
このような倍率逆数出力回路１３１から出力される倍率
の逆数を示す信号は、整数部信号Ｓ₃₄₁ と小数部信号Ｓ
₃₄₂ とに分けられて処理される。

【００４１】整数部信号Ｓ₃₄₁ はコンパレータ１４１に
入力され、拡大か否か（即ち、整数部が０か否か）の判
定が行われる。即ち、拡大であれば信号Ｓ₃₅₁ はＨレベ
ル、信号Ｓ₃₅₂ はＬレベルとなり、縮小（等倍を含む）
の時はこの逆となる。

【００４２】ここに、拡大の場合の動作を説明する。こ
の場合、ＮＯＲゲート１４２の出力は常にＬレベルとな
るので、ＯＲゲート１４３から出力される書込みクロッ
ク信号Ｓ₂₃₂ とＯＲゲート１４０から出力されるクロッ
ク信号は、画素同期信号Ｓ₁₀と等しくなる。このＯＲゲ
ート１４０の出力はフリップフロップ１４４を制御して
いるので、加算器１４５、セレクタ１４６とこのフリッ
プフロップ１４４は画素同期信号が入力される度に小数
部信号Ｓ₃₄₂ の累積加算を行う。フリップフロップ１４
４から出力される累積結果の上位ビット、例えば表１の
場合は３ビットは係数切換え信号Ｓ₂₃₃ として出力され
る。なお、セレクタ１４６はライン同期信号Ｓ₁₀₂ が入
力されている間（Ｌレベル）は制御信号ＢＵＳｏによっ
てオフセットレジスタ１４５に設定されたオフセット信
号を出力するので、ライン同期信号解除後のフリップフ
ロップ１４４の出力はオフセット信号と等しくなる。こ
のオフセット信号は、図５に示したカラーイメージセン
サ構造によって生ずるＲＧＢ間の中心位置の差を補正演
算するのに用いられる。即ち、オフセットレジスタ１４
５に設定されるオフセット信号は主走査変倍回路７
２_R，７２_G，７２_B 毎に異なっている。

【００４３】一方、加算器１４５のキャリー出力信号は
加算器１４６に入力され、さらにその出力はセレクタ１
４７を介して（ＮＯＲゲート１４２の出力は常にＬレベ
ル）、コンパレータ１４８に入力されている。なお、拡
大の場合、整数部信号Ｓ₃₄₁は０であるのでコンパレー
タ１４８の入力は加算器１４５にキャリー信号が生じた
場合だけ１となり、その他の場合は０となる。コンパレ
ータ１４８は入力が１の場合にＨレベルの信号を出力す
るもので、この場合はＮＯＲゲート１４９の出力はＬレ
ベルとなり、ＯＲゲート１５０からは読出しクロック信
号Ｓ₂₃₁ が出力される。なお、拡大の場合、信号Ｓ₃₅₂
は常にＬレベルであるので、読出しクロックが発生する
のは加算器１４５にキャリー信号が生じた場合だけであ
る。

【００４４】次に、縮小の場合の動作を説明する。この
場合、ＮＯＲゲート１４９の出力は常にＨレベルとなる
ので、ＯＲゲート１５０から出力される読出しクロック
信号Ｓ₂₃₁ は画素同期信号Ｓ₁₀と等しくなる。また、ラ
イン同期信号Ｓ₁₀₂ によってフリップフロップ１５１が
クリアされると、コンパレータ１５２は入力が１又は０
となるので、Ｈレベルを出力し、その結果、ＮＯＲゲー
ト１４２の出力はＬレベルとなる。これにより、ライン
同期信号がＨレベルに変化した直後に整数部信号Ｓ₃₄₁
がフリップフロップ１５１に記憶される。一方、フリッ
プフロップ１５１の出力はディクリメント回路１５３、
セレクタ１４７を介して再びフリップフロップ１５１に
入力されており、これはフリップフロップ１５１の値が
ディクリメントされて１になりＮＯＲゲート１４２の出
力がＬレベルになるまで繰返される。

【００４５】一方、ＮＯＲゲート１４２の出力がＬレベ
ルになるとＯＲゲート１４０はクロックを発生し、フリ
ップフロップ１４４に記憶されていた小数部の累積値と
倍率の逆数Ｓ₃₄₁，Ｓ₂₄₂の和がフリップフロップ１４
４，１５１に記憶される。また、その次の画素同期信号
Ｓ₁₀のサイクルでは、フリップフロップ１５３の作用に
よって書込みクロックＳ₂₃₂ がＯＲゲート１４３から出
力される。

【００４６】ついで、ＯＲゲート１５０にはカウンタ１
５４が接続されている。このカウンタ１５４はライン同
期信号Ｓ₁₀₂ によりクリアされ、読出しクロック信号Ｓ
₁₀₁をカウントし、その出力はコンパレータ１５５に入
力される。また、有効画像幅レジスタ１５６は制御信号
ＢＵＳｏによって設定され、前記書込みゲート回路１２
３に設定するライン先端の書込み開始位置と原稿の主走
査方向の有効範囲によって決まる有効画像信号数（図１
０参照）を示す信号を出力する回路で、この出力もコン
パレータ１５５に入力される。従って、コンパレータ１
５５はカウンタ１５４の出力が有効画像信号数に達する
と、Ｈレベルを出力し、カウンタ１５７のカウント動作
を禁止する。このカウンタ１５７はライン同期信号Ｓ
₁₀₂ でクリアされ、ＯＲゲート１５８を介して入力され
る書込みクロック信号Ｓ₁₀₁ をカウントしており、その
出力はライン同期信号Ｓ₁₀₂ でカウンタ１５７がクリア
される前にフリップフロップ１５９に保持される。カウ
ンタ１６０はライン同期信号Ｓ₁₀₂ でクリアされ、画素
同期信号Ｓ₁₀をカウントしており、その出力はコンパレ
ータ１６１に入力される。コンパレータ１６１にはフリ
ップフロップ１５９の出力信号も入力されており、カウ
ンタ１６０の出力がフリップフロップ１５９の出力値に
達するまで白色化を禁止するマスク信号Ｓ₂₃₄ を出力す
る。

【００４７】このように本実施例の主走査変倍回路７２
によれば、倍率の不連続的な切換えと、主走査及び副走
査両方向の連続的な倍率変更が、制御信号ＢＵＳｏによ
る倍率逆数出力回路１３１への設定と領域信号Ｓ₃₃によ
る制御により実現できる。また、倍率の不連続な切換え
や副走査方向の連続的な倍率変更に伴って、変倍処理後
の主走査方向の有効画像範囲はライン毎に変化するが、
本実施例ではＦＩＦＯメモリ１２１，１２２からの読出
しが有効画像範囲内の時にＦＩＦＯメモリ１２９に書込
んだ画素数をカウントし、このＦＩＦＯメモリ１２９か
ら画像信号を読出す時にその画素数を越えた場合は画像
信号を白色化するので主走査方向のイレース制御が容易
となる。

【００４８】再度、図１に戻ると、このような主走査変
倍回路７２から出力される画像信号Ｓ_20R，Ｓ_20G，Ｓ
_20B は加工処理回路７３に入力される。

【００４９】この加工処理部について図１３ないし図１
５を参照して説明する。加工処理回路７３は、画像信号
Ｓ_20R，Ｓ_20G，Ｓ_20B に主走査方向のシフト処理等を施
し、処理済みの画像信号Ｓ_35R，Ｓ_35G，Ｓ_35B を出力す
る回路であり、図１３に示すように構成される。

【００５０】まず、画像信号Ｓ_20R，Ｓ_20G，Ｓ_20Bは各
々ラインバッファ回路１７１_R，１７１_G，１７１_B に入
力される。なお、これらのラインバッファ回路１７
１_R，１７１_G，１７１_B は同様な構成であり、ここでは
ラインバッファ回路１７１_Rのみを詳細に示す。ライン
バッファ回路１７１_R に注目すると、画像信号Ｓ_35R は
バッファ１７２に入力されており、メモリ制御回路１７
３から出力され信号レベルが相異なる制御信号Ｓ₃₆₁，
Ｓ₃₆₂によってラインメモリ１７４，１７５に選択的に
出力される。例えば、制御信号Ｓ₃₆₁ がＨレベルで画像
信号がラインメモリ１７４に出力される場合、ラインメ
モリ１７４のＩ／Ｏ端子は制御信号Ｓ₃₆₁ によりハイイ
ンピーダンス状態になり、メモリ制御回路１７３から出
力されるアドレス信号Ｓ₃₇₁ 及びライトイネーブル信号
Ｓ₃₈₁ によってラインメモリ１７４に画像信号Ｓ_20R が
書込まれる。この時、制御信号Ｓ₃₆₂ はＬレベルになっ
ており、ラインメモリ１７５からはアドレス信号Ｓ₃₇₂
に応じた画像信号が読出される。また、セレクタ１７６
はこのラインメモリ１７５から出力された画像信号の選
択状態にある。一方、制御信号Ｓ₃₆₁ がＬレベルの場合
は、画像信号Ｓ_20R がラインバッファ１７５に書込ま
れ、セレクタ１７６はラインバッファ１７５から読出さ
れた画像信号を出力する。

【００５１】ここに、メモリ制御回路１７３はラインバ
ッファ回路１７１_R，１７１_G，１７１_B 等に対する制御
信号を出力する回路で、例えば図１４に示すように構成
されている。まず、カウンタ１７７は、通常、セレクタ
１７８を介して入力されるライン同期信号Ｓ₄₀でクリア
され、画素同期信号Ｓ₄₁をカウントしており、その出力
は前記ラインメモリ１７４，１７５の下位書込みアドレ
ス信号等として使用される。また、アップダウンカウン
タ１７９は制御信号ＢＵＳｏにより設定される読出し開
始アドレスにライン同期信号Ｓ₄₀によって初期化され、
画像同期信号Ｓ₄₁をカウントしており、その出力はライ
ンメモリ１７４，１７５の下位読出しアドレス信号とし
て使用される。また、フリップフロップ１８０は読出し
開始アドレスと同時に入力されるアップ・ダウンの制御
信号とラインメモリ１７４，１７５の上位アドレス信号
を保持している。なお、システム制御ユニット３４は読
出し開始アドレスとアップ・ダウンの制御信号によって
斜体処理や鏡像処理を実現する。

【００５２】また、フリップフロップ１８１はラインメ
モリ１７４，１７５等のトグル切換え用の制御信号Ｓ
₃₆₁，Ｓ₃₆₂を出力しており、この出力はセレクタ１８
２，，１８３による下位アドレス信号の選択出力、ＯＲ
ゲート１８４，１８５によるライトイネーブル信号Ｓ
₃₈₁，Ｓ₃₈₂のマスクに使用される。

【００５３】ついで、前記アップダウンカウンタ１７９
の出力は、コンパレータ１８６，１８７にも入力されて
いる。これらのコンパレータ１８６，１８７の他方の入
力には、制御信号ＢＵＳｏによって有効画像範囲レジス
タ１８８に設定された主走査方向の有効画像範囲の開始
位置と終了位置を表す信号Ｓ₄₂，Ｓ₄₃が各々入力されて
いる。コンパレータ１８６，１８７の出力はＯＲゲート
１８９に入力されている。よって、ＯＲゲート１８９の
出力信号Ｓ₄₄はラインメモリ１７４，１７５の下位読出
しアドレスが有効画像範囲内であるか否かを表してい
る。

【００５４】再度、前記ラインバッファ回路１７１_R に
注目すると、信号Ｓ₃₉はセレクタ１７６のゲート端子に
入力されており、これによってラインメモリ１７４，１
７５からの読出しが有効画像範囲内の時に、セレクタ１
７６はラインメモリ１７４又は１７５からの画像信号を
出力し、範囲外の時は白色（全ビットＨ）の画像信号を
出力する。

【００５５】セレクタ１７６から出力された画像信号
は、セレクタ１９０及びレベル検出回路１９１に入力さ
れる。

【００５６】レベル検出回路１９１は制御信号ＢＵＳｏ
により設定された値と画像信号とを比較する回路であ
る。本例では、３種類の値ａ，ｂ，ｃが設定可能であ
り、これらの設定値は各々画像信号Ｄｉのほうが小さい
かどうかを比較するコンパレータと画像信号の上位ビッ
トＤｉ′との一致を検出する２つのコンパレータに入力
されて、各々の比較結果が信号Ｓ₄₅₁，Ｓ₄₆₁，Ｓ₄₇₁ と
して出力される。

【００５７】なお、上述したようにラインバッファ回路
１７１_R，１７１_G，１７１_B は同様な構成をしているが
レベル検出回路１９１等の値ａ，ｂ，ｃは各々独立して
設定できるようになっている。

【００５８】ラインバッファ回路１７１_R〜１７１_Bから
出力される信号Ｓ₄₅，Ｓ₄₆，Ｓ₄₇等は、影付け制御回路
１９２中のＯＲゲート１９３及びセレクタ１９４に入力
される。セレクタ１９４はＯＲゲート１９３の出力がＨ
レベルの時（即ち、画像信号が白から離れている時）
に、制御信号ＢＵＳｏにより設定され影長レジスタ１９
５から出力される影の長さを表す信号Ｓ₄₈と信号
Ｓ₄₇₁，Ｓ₄₇₂，Ｓ₄₇₃ を選択し、ＯＲゲート１９３の出
力がＬレベルの時（即ち、画像信号が白に近い時）は影
領域判定回路１９６が出力する信号Ｓ₄₉，Ｓ₅₀を選択し
てラインメモリ１９７に出力する。なお、このラインメ
モリ１９７に出力される信号Ｓ₅₁は影の長さを表し、信
号Ｓ₅₂は影の色を表している。

【００５９】ラインメモリ１９７の制御は、メモリ制御
回路１７３から出力されたアドレス信号Ｓ₃₇₃ とライト
イネーブル信号Ｓ₃₈₃ により行われており、アドレス信
号Ｓ₃₇₃ により指定されたアドレスのデータが読出さ
れ、影領域判定回路１９６に出力された後、セレクタ１
９４から出力されるデータが同一アドレスに書込まれ
る。なお、ラインメモリ１９７からデータを読出してい
る間、セレクタ１９４の出力は信号Ｓ₃₈₃ によりハイイ
ンピーダンス状態になっている。

【００６０】前記影領域判定回路１９６は影付け領域の
判定等を行う回路であり、例えば図１５に示すように構
成される。まず、ラインメモリ１９７から出力された信
号Ｓ₅₁，Ｓ₅₂はフリップフロップ１９８により信号Ｓ
₃₈₃ の立下りにより保持される。フリップフロップ１９
８が出力する影の長さを表す信号Ｓ₅₃はコンパレータ１
９９により長さが０であるか判定され、０の時はそのま
ま、０でない時は長さを１減じた信号がセレクタ２００
により選択されてフリップフロップ２０１に出力され
る。このフリップフロップ２０１はセレクタ２００が出
力する信号とフリップフロップ１９８が出力する影の長
さを表す信号Ｓ₅₄を１画素分遅延して、図１３中に示す
セレクタ１９４に出力する。また、コンパレータ１９９
により判定された影の長さが０でなく、かつ、信号Ｓ₅₅
がＬレベルの時は影領域であると判定され、セレクタ２
０２はフリップフロップ１９８が出力する影の色を表す
信号Ｓ₅₄を選択し、また、それ以外の時は全ビットＬの
信号（色無し）を選択して反転信号Ｓ₅₀として出力す
る。

【００６１】再度、図１３を参照すると、影領域判定回
路１９６から出力された信号Ｓ₅₀₁，Ｓ₅₀₂，Ｓ₅₀₃はＮ
ＯＲゲート２０３，２０４，２０５に入力される。ま
た、ラインバッファ回路１７１_R，１７１_G，１７１_B か
ら出力される信号Ｓ₄₆₁〜Ｓ₄₇₃等の信号は、各々ＮＡＮ
Ｄゲート２０６，２０７に入力されており、これによ
り、画像信号が表す色と設定された色との一致が検出さ
れ、その結果はＮＯＲゲート２０８，２０９に入力され
る。

【００６２】一方、領域信号Ｓ₃₃₄，Ｓ₃₃₅は処理無し／
影付け処理／指定色・色変換処理１／２の選択信号であ
り、デコーダ２１０を介して前記ＮＯＲゲート２０３，
２０４，２０５，２０８，２０９に入力されている。即
ち、ＮＯＲゲート２０３〜２０５は領域信号Ｓ₃₃により
影付け処理が選択され、かつ、各色毎の影領域の判定結
果が真であるとき、Ｈレベルの信号を出力し、ＮＯＲゲ
ート２０８は指定色・色変換１が選択され、かつ、画像
信号の表す色が設定された色（ｂ等）に一致した時にＨ
レベルの信号を出力し、ＮＯＲゲート２０９は指定色・
色変換２が選択され、かつ、画像信号の表す色が設定さ
れた色（ｃ等）に一致した時にＨレベルの信号を出力す
る。

【００６３】色選択回路２１１_R，２１１_G，２１１_B に
は前記ＮＯＲゲート２０３，２０４，２０５、２０８，
２０９の出力信号に各々対応した値が制御信号ＢＵＳｏ
により設定されており、色選択回路２１１は各ＮＯＲゲ
ートの出力信号がＨレベルになると対応する値を、ま
た、各ＮＯＲゲートの出力が全てＬレベルの時はセレク
タ１９０_R，１９０_G，１９０_B からの信号を、各々画像
信号Ｓ_35R，Ｓ_35G，Ｓ_35B として出力する。

【００６４】また、パターン発生回路２１２は、画像処
理部動作チェック用パターンの画像信号等を画像同期信
号Ｓ₁₀に同期して出力する回路であり、制御信号ＢＵＳ
ｏによってこれらのパターンが選択され、同時に、パタ
ーン発生回路２１２が出力する画像信号をセレククタ１
９０_R，１９０_G，１９０_B に選択させるか否かの設定も
行われる。

【００６５】さらに、画像信号選択回路２１３はライン
メモリ１７４又は１７５等に記憶された画像信号を選択
して信号線ＢＵＳｉ上に出力する回路で、画像信号の選
択等は制御信号ＢＵＳｏによって行われる。

【００６６】即ち、システム制御ユニット３４は原稿走
査時の副走査方向の位置に応じて図１４のフリップフロ
ップ１８０に設定する上位アドレス信号を切換え、これ
により、ラインメモリ１７４，１７５に記憶した画像信
号を書換えないようにする。その後、読出し制御レジス
タ２１４の設定を変え、制御信号ＢＵＳｏからライン同
期信号Ｓ₄₁と画素同期信号Ｓ₄₂とを発生させて主走査方
向の位置を調整し、ラインメモリ１７４，１７５等から
出力される画像信号を画像信号選択回路２１３により選
択して取込む。

【００６７】このように、本実施例ではシステム制御ユ
ニット３４が原稿の所定の位置の色を検出できるので、
原稿の色に応じたレベル検出回路１７８や色選択回路２
１１等の設定が可能となっている。

【００６８】再度、図１に着目すると、加工処理回路７
３から出力された画像信号Ｓ_35R，Ｓ_35G，Ｓ_35Bは第１
フィルタ処理回路７４に入力される。

【００６９】この第１フィルタ処理部について図１６を
参照して説明する。第１フィルタ処理回路７４は、画像
信号Ｓ_35R，Ｓ_35G，Ｓ_35B に３ライン×５画素の２次元
フィルタ処理を施し処理済みの画像信号Ｓ_55R，Ｓ_55G，
Ｓ_55B を出力する回路である。第１フィルタ処理回路７
４は各々画像信号毎に独立した処理回路７４_R，７４_G，
７４_B により構成されており、その個々は図１６に示す
ように構成されている。

【００７０】まず、入力された画像信号Ｓ₃₅はＦＩＦＯ
メモリ２２１に入力され、さらにその出力はＦＩＦＯメ
モリ２２２に入力されている。また、画像信号Ｓ₃₅及び
ＦＩＦＯメモリ２２１，２２２の出力は、各々回路ブロ
ック２２３ａ〜２２３ｃに入力されている。即ち、回路
ブロック２２３には連続した３ラインの各画像信号が同
時に入力されている。なお、これらの回路ブロック２２
３ａ〜２２３ｃは何れも同じ構造であるため、図中で
は、回路ブロック２２３ｂのみにその内部構造を示す。

【００７１】回路ブロック２２３ｂには連続した５画素
の画像信号を保持する５段のフリップフロップ２２４ａ
〜２２４ｅがあり、各ラインの中心画素に対して対称の
位置にある画像信号同士は、加算器２２５，２２６によ
って加算処理される。また、回路ブロック２２３ｂから
は中心画素Ｓ_56b と加算結果Ｓ_57b，Ｓ_58bなる画像信号
が出力されている。

【００７２】３ラインの画像信号のうち、両端に位置す
る回路ブロック２２３ａ，２２３ｃの出力は、各々対応
する信号同士が加算器２２７，２２８，２２９により加
算処理され、画像信号Ｓ₅₉，Ｓ₆₀，Ｓ₆₁として出力され
る。

【００７３】以上の処理によって、対称位置にある画像
信号の総和が求められる。つぎに、重み付けが等しい画
像信号同士（Ｓ_57b とＳ₆₀、Ｓ_58b とＳ₅₉）が、加算器
２３０，２３１により加算される。

【００７４】なお、このフィルタ回路のフィルタ係数
は、表２に示すような平滑化２種、エッジ強調４種及び
スルーからの選択が可能とされている。ここで、平滑化
２種及びエッジ強調４種からの選択は、制御信号ＢＵＳ
ｏによって書込まれた係数選択レジスタ２３２の出力値
によって決定される。また、平滑化／エッジ強調／スル
ーの切換えは、領域信号Ｓ₃₃₆，Ｓ₃₃₇により制御されて
いる。

【００７５】

【表２】

【００７６】つぎに、重み付け加算が行われる。平滑化
処理では、加算器４３３によって画像信号Ｓ₆₃，Ｓ₆₁が
重み付け加算され、乗算器４３４は係数選択レジスタ２
３２の出力信号Ｓ₆₄₁ に応じた係数で画像信号Ｓ₆₂を乗
算処理し、さらに、これらの２つの演算結果は加算器４
３５によって加算される。一方、乗算器４３６は信号Ｓ
₆₄₁ に応じた係数で画像信号Ｓ_56b を乗算処理し、その
結果は、加算器４３７によって前記加算器４３５の出力
と加算される。さらに、この加算結果は乗算器４３８に
よって信号Ｓ₆₄₁ に応じた乗算処理を受け、セレクタ４
３９に出力される。

【００７７】一方、エッジ強調処理では画像信号Ｓ₆₂，
Ｓ₆₃が加算器４４０によって重み付け加算され、その結
果は符号変換回路４４１によって２の補数信号に変換さ
れる。乗算器４４２は係数選択レジスタ２３２の出力信
号Ｓ₆₄₂ に応じた係数で画像信号Ｓ_56b を乗算処理し、
その結果は、加算器４４３によって符号変換回路４４１
の出力とともに加算される。さらに、この出力は乗算器
４４４によって信号Ｓ₆₄₂ に応じた係数の乗算処理が施
され、前記セレクタ４３９に出力される。

【００７８】領域信号Ｓ₃₃₆ は平滑化／エッジ強調の切
換え信号であり、セレクタ４３９はこの信号Ｓ₃₃₆ に応
じて乗算器４３８の平滑化出力と乗算器４４４のエッジ
強調出力とを選択し、整形回路４４５に出力する。この
整形回路４４５は入力された信号のオーバフロー及び負
値の処理を行う回路であり、その結果をセレクタ４４６
に出力する。一方、このセレクタ４４６の他方の入力端
子には５×３画素の中心にあたる画素信号Ｓ_56b が入力
されており、領域信号Ｓ₃₃₇ はスルー／平滑化又はエッ
ジ強調の切換えに使用される。また、セレクタ４４６の
出力はフリップフロップ４４７を介して画像信号Ｓ_55R
等として出力される。

【００７９】以上、説明したように、本回路によれば平
滑化／エッジ強調／スルーの処理の切換えが、領域信号
Ｓ₃₃によりリアルタイムで制御できる。また、図１に示
した第１フィルタ処理回路７４では係数選択レジスタ２
３２の設定を処理回路７４_R，７４_G，７４_B毎に行え
る。

【００８０】再度、図１に着目すると、第１フィルタ処
理回路７４から出力される画像信号Ｓ_55R，Ｓ_55G，Ｓ
_55B は外部Ｉ／Ｆ７５に入力される。

【００８１】このＩ／Ｆ部について図１７ないし図１９
を参照して説明する。外部Ｉ／Ｆ回路７５は受信手段及
び送信手段を構成し、画像処理部１０と外部機器３６と
が画像信号の授受を行うための回路であり、例えば図１
７に示すように構成されている。図１７を参照すると、
画像信号Ｓ_55R，Ｓ_55G，Ｓ_55B はセレクタ４５１に入力
されており、外部機器３６から画像信号が送られてこな
い場合は、この画像信号Ｓ_55R，Ｓ_55G，Ｓ_55B がセレク
タ４５１により選択され、フリップフロップ４５２を介
して画像信号Ｓ_65R，Ｓ_65G，Ｓ_65B として出力される。

【００８２】また、外部機器３６から画像信号が入力さ
れる場合は、セレクタ４５１の他方の入力端子にこの外
部機器３６から送られてきた画像信号が入力されてい
る。即ち、外部機器３６から送られてくる画像信号Ｓ
₆₆₅ は、バッファ４５３、セレクタ４５４、フリップフ
ロップ４５５を介して画像記憶手段となるＦＩＦＯメモ
リ４５６又は４５７に書込まれる。ここで、これらのＦ
ＩＦＯメモリ４５６，４５７への書込みの制御には、外
部機器３６から送られてくる画素同期信号Ｓ₆₆₁ とライ
ン同期信号Ｓ₆₆₂ 、或るいは、同期信号分周回路４５８
が出力する画素同期信号Ｓ₆₇₈ が、セレクタ４５９で選
択されて使用される。また、ＦＩＦＯメモリ４５６，４
５７からの読出しは前記同期信号分周回路４５８が出力
し、セレクタ４６０によって選択された画素同期信号Ｓ
₆₇₅ とライン同期信号Ｓ₆₇₆ により行われ、読出された
画像信号はフリップフロップ４６１を介して前記セレク
タ４５１に入力されている。これらの同期信号分周回路
４５８及びセレクタ４５９，４６０により書込み／読出
し制御用の制御手段４６２が構成されている。

【００８３】なお、セレクタ４５１による画像信号の選
択は、同期信号分周回路４５８から出力される選択信号
Ｓ₆₇₁ により制御されており、これにより、スキャナユ
ニット１側からの画像信号Ｓ_55R，Ｓ_55G，Ｓ_55Bと外部
機器３６からの画像信号Ｓ₆₆₅との合成出力も可能とな
っている。

【００８４】この外部Ｉ／Ｆ回路７５は外部機器３６に
対して画像信号を出力することもできる。この場合、後
述する第１γ変換回路７６から出力された画像信号Ｓ
_70R，Ｓ_70G，Ｓ_70Bがセレクタ４５４により選択され、
フリップフロップ４５５を介してＦＩＦＯメモリ４５６
又は４５７に書込まれる。ここで、ＦＩＦＯメモリ４５
６，４５７への書込み制御には、同期信号分周回路４５
８から出力され、セレクタ４５９によって選択された画
素同期信号Ｓ₆₇₇とライン同期信号Ｓ₆₇₈により行われ
る。また、ＦＩＦＯメモリ４５６，４５７からの読出し
は、外部機器３６から送られてくる画素同期信号Ｓ₆₆₁
とライン同期信号Ｓ₆₆₂、或るいは同期信号分周回路４
５８が出力する画素同期信号Ｓ₆₇₆ により行われ、読出
された画像信号はフリップフロップ４６１、バッファ４
５３を介して外部機器３３６に送信される。

【００８５】なお、バッファ４５３の入出力の選択及び
セレクタ４５４の選択制御や、セレクタ４５９，４６０
の選択制御は、制御信号ＢＵＳｏにより設定される入出
力レジスタ４６３の出力信号により行われる。

【００８６】また、同期信号分周回路４５８から出力さ
れるフレーム同期信号Ｓ₆₇₂、 ライン同期信号Ｓ₆₇₃及
び画素同期信号Ｓ₆₇₄ は、バッファ４６４を介して外部
機器３６に出力されており、外部機器３６はこれらの信
号に基づいた画像信号の入出力、或るいは、これらの信
号から外部機器３６で生成した画素同期信号Ｓ₆₆₁、ラ
イン同期信号Ｓ₆₆₂に基づいた画像信号の入出力を行
う。

【００８７】上述した同期信号分周回路４５８は画像同
期信号Ｓ₁₀、領域信号Ｓ₃₃₈ 及び制御信号ＢＵＳｏによ
る設定に基づく画像同期信号Ｓ₆₇₂〜Ｓ₆₇₈、セレクタ４
５１の選択信号Ｓ₆₇₁ 、ＦＩＦＯメモリ４５６，４５７
のトグル制御信号Ｓ₆₇₉，Ｓ₆₇₁₀を出力する回路であ
る。なお、この外部Ｉ／Ｏ回路７５では、外部機器３６
との画像信号の授受を、複写機本体３５の画素密度（高
解像度モード）とその１／２の画素密度（標準モード）
との２通りで行えるようになっており、同期信号分周回
路４５８ではこの密度変換のための画像同期信号を生成
している。

【００８８】図１８に高解像度モード時の画像同期信号
の概要を示し、図１９に標準モード時の画像同期信号の
概要を示す。図１８に示すように、高解像度モードでは
同期信号発生回路７１の出力するライン同期信号Ｓ₁₀₁₁
及び画素同期信号Ｓ₁₀₁₀がそのまま同期信号分周回路４
５８から出力される。また、トグル制御信号Ｓ₆₇₉，Ｓ
₆₇₁₀ はライン同期信号Ｓ₆₇₃，Ｓ₆₇₆，Ｓ₆₇₈ を出力す
る度に反転して、ＦＩＦＯメモリ４５６，４５７の読出
し／書込みを切換える。

【００８９】また、図１９に示すように標準モードで
は、ライン同期信号Ｓ₁₀₁₁を２分周した信号、この信号
により反転するトグル制御信号Ｓ₆₇₉，Ｓ₆₇₁₀ 、画素同
期信号Ｓ₁₀₁₀を２分周、４分周した信号が同期信号発生
回路７１により生成され、外部機器３６には２分周した
ライン同期信号Ｓ₆₇₃ と４分周した画素同期信号Ｓ₆₇₄
が出力される。外部機器３６から画像信号が入力される
場合、セレクタ４５９には分周しないライン同期信号と
２分周した画素同期信号とが出力される。これにより、
外部機器３６から送られてくる画像は２倍に拡大されて
複写機本体３５に取込まれる。また、外部機器３６に画
像信号を出力する場合は、セレクタ４５９には分周しな
いライン同期信号と２分周した画素同期信号とが出力さ
れ、外部機器３６には２分周したライン同期信号と４分
周した画素同期信号とが出力される。これにより、外部
機器３６には１／２に縮小された画像が出力される。

【００９０】また、図１９に示すように、画素同期信号
Ｓ₁₀₁₀を２分周、４分周した信号は、２分周されたライ
ン同期信号の立下りでクリアされ、信号の位相が一定に
なるように制御される。

【００９１】なお、このような画像処理部１０と外部機
器３６とが行う画像信号の授受の方向、高解像度／標準
モードの切換えは、外部機器３６とシステム制御ユニッ
ト３４との通信により決定され、システム制御ユニット
３４により設定される。また、スキャナユニット１及び
外部機器３６からの画像信号の合成制御は、領域信号Ｓ
₃₃₈ により行われる。

【００９２】再度、図１に着目すると、外部Ｉ／Ｆ回路
７５から出力された画像信号Ｓ_65R，Ｓ_65G，Ｓ_65B は第
１γ変換処理回路７６に入力される。

【００９３】この第１γ変換処理部について図２０及び
図２１を参照して説明する。この第１γ変換回路７６は
階調性変換手段として作用するもので、スキャナユニッ
ト１や外部機器３６のγ特性に応じて、画像信号
Ｓ_65R，Ｓ_65G，Ｓ_65B にＬＵＴ（ルック・アップ・テー
ブル）変換を施し、処理済みの画像信号Ｓ_70R，Ｓ_70G，
Ｓ_70B を出力する回路である。なお、本デジタルカラー
複写機の第１γ変換回路７６では(１)式に示すような反
射率の３乗根に比例した画像信号に変換している。即
ち、入力される画像信号の反射率換算値をＸ、出力され
る画像信号値をＸ′、入力画像信号の地肌レベルの反射
率換算値をＨ、入力画像信号の最暗部の反射率換算値を
Ｓ、３乗根を求める関数をcubt( )とすると、

【００９４】

【数３】

【００９５】なる式で示される処理が行われる。

【００９６】第１γ変換回路７６は、各々画像信号毎に
独立した処理回路７６_R，７６_G，７６_B により構成さ
れ、各回路は例えば図２０に示すように構成されてい
る。まず、画像信号Ｓ_65R 等と領域信号Ｓ₃₃₉ はフリッ
プフロップ４７１、セレクタ４７２を介してＲＡＭ４７
３のアドレス端子に入力されている。ＲＡＭ４７３には
画像信号を変換するためのＬＵＴデータが予め記憶され
ており、フリップフロップ４７４を介してアドレス信号
に対応した画像信号Ｓ_70R 等が出力される。

【００９７】また、ＲＡＭ４７３に記憶されているＬＵ
Ｔデータは制御信号ＢＵＳｏによってＲＡＭ４７３に書
込まれる。即ち、システム制御ユニット３４がＲＡＭ４
７３にデータを書込む場合には図２１に示すような制御
信号Ｓ₇₁₄ をＬレベルとし制御信号Ｓ₇₁₁ を１パルス出
力する。これにより、カウンタ４７５の出力はクリアさ
れ、アドレス信号としてＲＡＭ４７３に入力される。次
に、システム制御ユニット３４は制御信号Ｓ₇₁₃ に所定
のデータを出力してから制御信号Ｓ₇₁₂ を１パルス出力
する。これにより、ＲＡＭ４７３に最初のデータが書込
まれ、同時にカウンタ４７５の出力が進んで次のデータ
書込みの準備が行われる。これを所定の回数（ｎ回）繰
返すことにより必要なデータは書込まれ、最後に制御信
号Ｓ₇₁₄をＨレベルにして書込みを終了する。

【００９８】また、ＲＡＭ４７３には複数種の変換特性
のＬＵＴデータが書込み可能とされており、操作・表示
ユニット３３からの指示に応じ領域信号Ｓ₃₃₉ によるリ
アルタイムの切換えができる。

【００９９】再度、図１に着目すると、第１γ変換回路
７６から出力された画像信号Ｓ_70R，Ｓ_70G，Ｓ_70Bは色
補正回路７７に入力される。

【０１００】この色補正・ＢＰ処理部について図２２及
び図２３を参照して説明する。この色補正回路７７は色
補正処理手段として作用するもので、入力された画像信
号Ｓ_70R，Ｓ_70G，Ｓ_70B を、プリンタユニット２で用い
られるＢＫ，Ｍ，Ｙ，Ｃの各トナーの不要吸収成分を考
慮した画像信号Ｓ_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72C に変換し
て出力する回路であり、その処理内容は(２)式の１次積
和演算により表すことができる。

【０１０１】

【数４】

【０１０２】ただし、Ｒ，Ｇ，Ｂは画像信号Ｓ_70R，Ｓ
_70G，Ｓ_70B に対応し、ＢＫ，Ｍ，Ｙ，Ｃは画像信号Ｓ
_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72C に対応する。

【０１０３】色補正回路７７は各々出力画像信号毎に独
立した処理回路７７_BK，７７_M，７７_Y，７７_Cにより構
成されており、その一つを示すと例えば図２２のように
構成されている。

【０１０４】まず、画像信号Ｓ_70R，Ｓ_70G，Ｓ_70Bはフ
リップフロップ４８１_R，４８１_G，４８１_B、フリップ
フロップ４８２_R，４８２_G，４８２_B を介して乗算器４
８３_R，４８３_G，４８３_Bに入力されている。また、フ
リップフロップ４８１_R，４８１_G，４８１_Bの出力は係
数発生ブロック４８４にも入力されている。この係数発
生ブロック４８４は、乗算器４８３_R，４８３_G，４８３
_B の他方の入力端子に対して係数信号Ｓ_73R，Ｓ_73G，Ｓ
_73B を出力する回路で、この係数信号はフリップフロッ
プ４８５_R，４８５_G，４８５_B を介して係数切換え手段
となるＲＡＭ４８６_R，４８６_G，４８６_B から出力され
ている。ここで、ＲＡＭ４８６_R，４８６_G，４８６_Bが
出力する係数信号は、画像信号Ｓ_70R，Ｓ_70G，Ｓ_70Bと
領域信号Ｓ₃₃によって選択されたものである。即ち、フ
リップフロップ４８１_R，４８１_G，４８１_Bの出力はコ
ンパレータ４８７_R，４８７_G，４８７_Bに入力されてお
り、これらのコンパレータ４８７からは画像信号相互の
大小関係に応じた信号が出力されセレクタ４８８に入力
される。セレクタ４８８は領域信号Ｓ₃₃₁₀に応じてコン
パレータ出力又は領域信号Ｓ₃₃₁₁を選択して出力する。
その出力は領域信号Ｓ₃₃₁₂とともにセレクタ４８９を介
して、アドレス信号として前記ＲＡＭ４８６_R，４８
６_G，４８６_Bに入力され、これにより係数の選択が行わ
れる。即ち、コンパレータ４８７_R，４８７_G，４８７_B
及びセレクタ４８８，４８９によりＲＡＭ４８６_R，４
８６_G，４８６_B に対する制御手段が構成されている。

【０１０５】ちなみに、コンパレータ４８７_R，４８
７_G，４８７_B の出力を使用した係数の選択は、フルカ
ラーモード時のみ使用され、モノカラーモード時には領
域信号Ｓ₃₃によって直接的に係数の選択が行われる。

【０１０６】また、ＲＡＭ４８６_R，４８６_G，４８６_B
及びＲＡＭ４９０に記憶されている係数は、制御信号Ｂ
ＵＳｏによって予め書込まれている。即ち、システム制
御ユニット３４は制御信号Ｓ₇₁₅ をＬレベルにし、制御
信号Ｓ₇₁₁ を１パルス出力する。これによって、カウン
タ４９１の出力はクリアされ、その下位ビットがアドレ
ス信号としてＲＡＭ４８６_R，４８６_G，４８６_B 及びＲ
ＡＭ４９０に出力される。また、カウンタ４９１の上位
ビットはデコーダ４９２に入力されており、デコーダ４
９２はＲＡＭ４８６_R を選択する。次に、システム制御
ユニット３４は制御信号Ｓ₇₁₃ に所定のデータを出力し
てから制御信号Ｓ₇₁₂ を１パルス出力する。これによっ
て、ＲＡＭ４８６_R には最初のデータが書込まれ、同時
にカウンタ４９１が進んで次のデータの書込み準備が行
われる。システム制御ユニット３４はこれを繰返し、Ｒ
ＡＭ４８６_R に必要なデータを書込み、さらに、これを
繰返してＲＡＭ４８６_G，４８６_B及びＲＡＭ４９０へも
必要なデータを書込む。これも終了すると、システム制
御ユニット３４は制御信号Ｓ₇₁₅ をＨレベルにして、書
込み動作を終了する。

【０１０７】一方、乗算器４８３_R，４８３_G，４８３_B
の出力は、ＲＡＭ４９０の出力とともに加算器４９１，
４９２，４９３によって加算され、整形回路４９４に入
力される。整形回路４９４は加算結果のオーバフロー及
び負値の処理を行い、その結果をフリップフロップ４９
５を介して画像信号Ｓ_72BK等として出力する。

【０１０８】なお、ＲＡＭ４９０は(２)式の定数項（ａ
₁₄〜ａ₁₄）に相当する信号を出力しており、その出力値
は領域信号Ｓ₃₃₁₃によってリアルタイムに選択可能とさ
れている。

【０１０９】次に、フルカラーモード時に色補正回路７
７_BK，７７_M，７７_Y，７７_C に設定される係数ａ₁₁〜ａ
₄₄について説明する。色補正回路７７における処理は
(２)式に示したような１次の関数で表されるが、フルカ
ラー処理を行う時は、上述したようなコンパレータ４８
７_R，４８７_G，４８７_B等による係数の切換えも行って
いる。これによって、表３に示すような画像信号Ｒ，
Ｇ，Ｂで形成される色空間を無彩色軸（Ｒ＝Ｇ＝Ｂ）を
中心として放射状に広がる平面で分割された領域毎に、
最適な係数ａ₁₁〜ａ₃₄を設定できるようにされている。

【０１１０】

【表３】

【０１１１】また、実際に設定される係数ａ₁₁〜ａ
₄₄は、図２３に示すような各領域の境界面上の６つの有
彩色と各色空間に共通の２つの無彩色の画像信号Ｒ，
Ｇ，Ｂと、それに対応する画像信号ＢＫ，Ｍ，Ｙ，Ｃに
基づいてシステム制御ユニット３４より求められる。

【０１１２】なお、上述した説明では、第１γ変換回路
７６が(１)式に従い反射率の３乗根に比例した画像信号
を出力するものとしているが、このような反射率の３乗
根に限らず、一般論でいえば、反射率のｎ乗根（ただ
し、ｎは１．５〜５）に比例した画像信号に変換するも
のであれば、ほぼ同等の効果が得られる。

【０１１３】この一般論を数式で示せば、(３)式のよう
になる。ただし、画像ハイライト部の基準信号値をＸ_Hi
（(１)式のＨに相当）、画像シャドウ部の基準信号値を
Ｘ_Si（(１)式のＳに相当）とし、ほぼ反射率に比例した
階調性を有するＲ，Ｇ，Ｂ信号等のデジタル色分解信号
をＸ_i （ｉ＝１，２，３）、出力されるデジタル画像信
号をＹ_i （(１)式のＸ′に相当）とする。

【０１１４】

【数５】

【０１１５】これに対応して、色補正回路７７による
(２)式の１次の積和演算を、係数ａ，ｂ，ｃ，ｄを定数
として一般式で示すと、デジタル記録信号Ｚは、 Ｚ＝ａＹ₁＋ｂＹ₂＋ｃＹ₃＋ｄ …………(４) のようになる。

【０１１６】このように、画像信号を第１γ変換処理回
路７６において、ほぼ反射率のｎ乗根に比例した階調性
を有する画像信号に変換するのであれば、高濃度領域に
おける信号の飛びはあまり大きくならないので、疑似輪
郭や画像のザラツキ感の発生を防ぐことができる。

【０１１７】また、同時に色補正回路７７に入力される
画像信号がほぼ反射率のｎ乗根に比例した階調特性を有
し、(２)式に示した１次の積和演算により色補正処理を
行なえば、色再現性を考慮して決定される係数ａ₁₁〜ａ
₄₄の値があまり大きくならないので、係数保持のための
レジスタや乗算器のビット数を多くする必要がないもの
となる。

【０１１８】さらに、上述した説明では、フルカラーモ
ード時に、画像信号Ｒ，Ｇ，Ｂ相互の大小関係に応じて
係数の選択を行なうようにしているが、このような画像
信号Ｒ，Ｇ，Ｂで形成される色空間を複数の領域に分割
し、各領域毎に係数を最適化することにより、色補正処
理の処理精度を向上させることができる。

【０１１９】また、領域の境界は、画像信号Ｒ，Ｇ，Ｂ
で形成される色空間を無彩色軸（Ｒ＝Ｇ＝Ｂ）を中心と
して放射状に広がる平面で区分すればよい。特に、領域
の境界面を、 ｂ₁Ｒ＋ｂ₂Ｇ−（ｂ₁＋ｂ₂）Ｂ＝０ ………………(５) （ただし、ｂ₁，ｂ₂は同時には０とはならない整数）で
示すような平面にすれば、入力される信号（Ｒ，Ｇ，
Ｂ）が境界面のどちら側に属しているかの判定が、左辺
の計算結果の正負によって行なえるので、領域判定のハ
ード化が容易となる。

【０１２０】再度、図１に着目すると、色補正回路７７
からの画像信号Ｓ_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72C はＵＣＲ
処理回路７８に入力される。

【０１２１】このＵＣＲ／ＵＣＡ処理部について図２４
を参照して説明する。ＵＣＲ（Ｕnder Ｃolor Ｒemova
l）処理回路７８は、色補正回路７７で得られた画像信
号Ｓ_72BKに応じて、画像信号Ｓ_72M，Ｓ_72Y，Ｓ_72C を補
正する回路である。なお、色補正回路７７から出力され
る画像信号Ｓ_72BK，Ｓ_72M，Ｓ_72Y，Ｓ_72C は、黒ＢＫの
記録を考慮していない信号であり、これをそのまま記録
に用いると黒ＢＫの分だけ出力画像の鮮やかさが失われ
るので、この回路はその補正のために設けられている。
ＵＣＲ処理回路７８は各々独立した処理回路７８_BK，７
８_M，７８_Y，７８_C で構成されており、処理回路７
８_M，７８_Y，７８_C の一つを示すと例えば図２４のよう
に構成されている。

【０１２２】まず、画像信号Ｓ_72BKと画像信号Ｓ_72M，
Ｓ_72Y，Ｓ_72C とは、各々フリップフロップ５０１，５
０２を介してＲＯＭ５０３のアドレス信号として入力さ
れている。ＲＯＭ５０３には(６)(７)式に示すような２
種類の演算の結果が、予め所定のアドレスに記憶されて
おり、ＲＯＭ５０３からその演算結果が読出され、セレ
クタ５０４、フリップフロップ５０５を介して、画像信
号Ｓ_75M，Ｓ_75Y，Ｓ_75C等として出力される。領域信号
Ｓ₃₃₁₄は次の(６)式又は(７)式 Ｘ′＝Ｘ−ＢＫ …………………(６) （ただし、Ｘ＝Ｍ，Ｙ，Ｃ） Ｘ′＝ｕ(ＢＫ)・(Ｘ−ＢＫ） …………(７) （ただし、ｕ(ＢＫ)はＢＫの関数）による演算の切換え
に用いられ、画像信号Ｓ_72BK，Ｓ_72M と同様にＲＯＭ５
０３に入力されている。なお、(６)式による処理は、通
常のＵＣＲ処理であるのに対し、(７)式による処理はＵ
ＣＡ（Ｕnder Ｃolor Ａddition） も考慮に入れた処理
である。

【０１２３】また、領域信号Ｓ₃₃₁₅は上述した処理を行
うかどうかの選択に用いられる。また、図１中に示した
処理回路７８_BKは処理回路７８_M，７８_Y，７８_C で生ず
る画像信号の遅れに合わせて、画像信号Ｓ_72BKを遅らせ
て画像信号Ｓ_75BKとする回路である。

【０１２４】このようなＵＣＲ処理回路７８から出力さ
れた画像信号Ｓ_75BK，Ｓ_75M，Ｓ_75Y，Ｓ_75C は第２γ変
換処理回路７９に入力される。

【０１２５】この第２γ変換処理部について説明する。
この第２γ変換処理回路７９はプリンタユニット２の状
態や後述する多値ディザ処理回路８２で選択されるディ
ザパターンに応じて、画像信号Ｓ_75BK，Ｓ_75M，Ｓ_75Y，
Ｓ_75C をＬＵＴ変換して、処理済みの画像信号Ｓ_76BK，
Ｓ_76M，Ｓ_76Y，Ｓ_76C を出力する回路である。この第２
γ変換処理回路７９は各々画像信号毎に独立した処理回
路７９_BK，７９_M，７９_Y，７９_Cにより構成されてお
り、各回路は図２０に示したような第１γ変換処理回路
７６の場合と同様に構成されている。従って、その詳細
は省略するが、複数種の変換特性のＬＵＴデータの書込
みと領域信号Ｓ₃₃₁₆によるリアルタイムの切換えが可能
とされている。

【０１２６】第２γ変換処理回路７９から出力された画
像信号Ｓ_76BK，Ｓ_76M，Ｓ_76Y，Ｓ_76C の上位６ビットは
原稿サイズ検出回路８０に入力される。

【０１２７】この原稿サイズ検出処理部について図２５
ないし図２７を参照して説明する。原稿サイズ検出回路
８０は、コピー動作に先立ってプラテン３上に載置され
た原稿４の大きさ、位置を検出する等の処理を行うため
の回路である。原稿サイズ検出回路８０は各々独立した
処理回路８０_BK，８０_M，８０_Y，８０_C で構成されてお
り、その一つを示すと図２５のように構成されている。

【０１２８】まず、画像信号Ｓ_76BK，Ｓ_76M，Ｓ_76Y，Ｓ
_76C 等はフリップフロップ５１１を介してセレクタ５１
２、ディレイ回路５１３及び差分回路５１４に入力され
る。ディレイ回路５１３は入力された画像信号をｎ画素
分遅延させる回路で、その出力も差分回路５１４に入力
される。差分回路５１４は入力される２つの画像信号の
差の絶対値を出力する回路で、その出力はコンパレータ
５１５に入力され、そこで原稿サイズレジスタ５１６が
出力する閾値信号Ｓ₇₇₁ と比較される。即ち、ｎ画素離
れた画像信号の差の絶対値が閾値信号Ｓ₇₇₁ より大きけ
ればコンパレータ５１５はＨレベルを出力するように構
成されている。なお、本回路では原稿部と非原稿部（圧
板）との境界を、画像信号の値の差によって検出するよ
うにしており、そのため、コンパレータ５１５の出力が
Ｈレベルになる画素は、原稿部と非原稿部との境界候補
として扱われる。

【０１２９】このコンパレータ５１５の出力はシフトレ
ジスタ５１７に入力され、ｎ画素分の比較結果がまとめ
られて主走査方向判定回路５１８に入力される。この主
走査方向判定回路５１８は入力されたｎ画素分の判定結
果のうち、ｍ（ｍ≦ｎ）画素以上がＨレベルであれば原
稿部と非原稿部の境界の候補であるとみなして、Ｈレベ
ルの信号を出力する。主走査方向判定回路５１８の出力
はＦＩＦＯメモリ５１９に入力され、ｎ′ライン分の判
定結果がまとめられ副走査方向判定回路５２０に入力さ
れる。この副走査方向判定回路５２０では、入力された
ｎ′ライン分の判定結果のうち、ｍ′（ｍ′≦ｎ′）ラ
イン以上がＨレベルであれば、原稿部と非原稿部との境
界の候補であるとみなして、Ｌレベルの信号を出力す
る。

【０１３０】ところで、原稿サイズ検出回路８０は図２
６に示すような原稿４と非原稿部との境界の主走査方向
の最小値ｘ₁、最大値ｘ₂、副走査方向の最小値ｙ₁、 最
大値ｙ₂ を検出する回路であり、図２５ではこれらの値
ｘ₁，ｘ₂，ｙ₁，ｙ₂を各々フリップフロップ５２１〜５
２４に保持するように動作する。即ち、カウンタ５２
５，５２６は各々主走査方向、副走査方向の位置をカウ
ントしており、例えばフリップフロップ５２１はカウン
タ５２５の出力がフリップフロップ５２１が保持してい
る値より大きく、かつ、副走査方向判定回路５２０の出
力がＬレベルの場合に、カウンタ５２５の出力値を保持
するように動作する。また、フリップフロップ５２２で
はカウンタ５２５の出力がフリップフロップ５２１が保
持している値より小さい場合にフリップフロップ５２２
の値を更新する。さらに、フリップフロップ５２４は最
初に副走査方向判定回路５２０の出力がＬレベルになっ
た時のカウンタ５２６の出力を保持し、フリップフロッ
プ５２３は副走査方向判定回路５２０の出力がＬレベル
になる度にカウンタ５２６の出力を保持する。これによ
り、フリップフロップ５２３には最後に副走査方向判定
回路５２０の出力がＬレベルになった時のカウンタ５２
６の出力が保持される。

【０１３１】また、フリップフロップ５２１〜５２４に
保持されたデータは、制御信号ＢＵＳｏにより設定され
た原稿サイズレジスタ５１６の出力信号Ｓ₇₇₂，Ｓ₇₇₃に
よって選択されてセレクタ５２７を介して信号線ＢＵＳ
ｉ上に出力される。

【０１３２】なお、以上で述べた回路は、分周回路５２
８によって図２７に示すように４分周された画像同期信
号Ｓ₇₈及びライン同期信号Ｓ₇₉によって動作しており、
これによって、プラテン３上に付着した小さなごみを境
界として検出しないようにしている。また、図２６に示
すようなプラテン３部の境界を原稿４と非原稿部（圧
板）との境界と判定しないように、プラテン３を外れる
領域は、色補正回路７７と領域制御回路８４との設定に
より、圧板と同色にペイントしている。

【０１３３】セレクタ５１２にはフリップフロップ５１
１が出力する画像信号の他、カウンタ５２５，５２６の
出力の上位ビットや非記録データ（＝０）も入力されて
おり、これらの信号は後段の画像処理回路やプリンタユ
ニット２のテスト用画像信号として、原稿サイズレジス
タ５１６から出力される信号Ｓ₇₇₄ により選択できる。

【０１３４】再度、図１に着目すると、原稿サイズ検出
回路８０から出力された画像信号Ｓ_80BK，Ｓ_80M，
Ｓ_80Y，Ｓ_80Cは第２フィルタ処理回路８１に入力され
る。

【０１３５】この第２フィルタ処理部について図２８及
び図２９を参照して説明する。第２フィルタ処理回路８
１は、画像信号Ｓ_80BK，Ｓ_80M，Ｓ_80Y，Ｓ_80C に３ライ
ン×５画素の２次元フィルタ処理を施して、処理済みの
画像信号Ｓ_81BK，Ｓ_81M，Ｓ_81Y，Ｓ_81Cを出力する回路
である。第２フィルタ処理回路８１は各々画像信号毎に
独立した処理回路８１_BK，８１_M，８１_Y，８１_C により
構成されており、各処理回路は例えば図２８に示すよう
に構成されている。

【０１３６】まず、入力された画像信号Ｓ_80BK等はＦＩ
ＦＯメモリ５４１に入力され、さらにその出力はＦＩＦ
Ｏメモリ５４２に入力されている。また、画像信号Ｓ
_80BK、ＦＩＦＯメモリ５４１，５４２の出力は、各々回
路ブロック５４３ａ〜５４３ｃに入力されている。従っ
て、これらの回路ブロック５４３ａ〜５４３ｃには連続
した３ラインの画像信号が入力されている。また、これ
らの回路ブロック５４３ａ〜５４３ｃは同じ構造をして
おり、図２８では回路ブロック５４３ｂのみ、その詳細
を示す。回路ブロック５４３には連続した２画素の画像
信号を保持するフリップフロップ５４４，５４５があ
り、フリップフロップ５４４の出力は乗算器５４６〜５
４９に入力され、フリップフロップ５４５の出力は乗算
器５５０に入力されている。また、これらの乗算器５４
６〜５５０の他方の入力端子には仮のフィルタ係数を保
持するフリップフロップ５５１〜５５５の出力が接続さ
れている。乗算器５５０，５４６の出力は加算器５５６
により加算され、その結果はフリップフロップ５５７に
よって遅延された後、加算器５５８によって乗算器５４
７の出力と加算される。さらに、その結果はフリップフ
ロップ５５９によって遅延された後、加算器５６０によ
って乗算器５４８の出力と加算される。以下、フリップ
フロップ５６１、加算器５６２を用いて同様にして遅延
・加算が繰返され、最終的な結果がフリップフロップ５
６３から出力される。なお、この結果は１ライン×５画
素のフィルタ処理を行った結果と等しくなっている。

【０１３７】各ブロック回路５４３ａ〜５４３ｃの出力
は、加算器５６４，５６５により加算され、フリップフ
ロップ５６６を介して乗算器５６７に入力されている。
乗算器５６７の他方の入力端子にはフリップフロップ５
６８，５６９に保持されている係数が入力されており、
これらの乗算結果は整形回路５７０に入力される。な
お、本回路の真のフィルタ係数はフリップフロップ５６
８，５６９に保持されている係数と仮のフィルタ係数
（フリップフロップ５５１〜５５５等の出力）の積とし
て表される。

【０１３８】整形回路５７１はフリップフロップ５７０
の出力信号に応じて２つのモードで動作する回路であ
る。第１のモードは乗算器５６７が出力する信号のオー
バフロー及び負値の処理を行うモードであり、第２のモ
ードは乗算器５６７が出力する信号の絶対値をとってか
らオーバフローの処理を行うモードである。なお、後者
のモードは表４に示すラプラシアンフィルタによる輪郭
処理を行う場合のみ使用されるモードで、通常のフィル
タ処理では前者のモードが用いられる。

【０１３９】また、整形回路５７１から出力される画像
信号はセレクタ５７２、フリップフロップ５７３を介し
て画像信号Ｓ_81BK等として出力される。

【０１４０】ところで、セレクタ５７２の他方の入力端
子には５×３画素の中心にあたる画像信号も入力されて
おり、領域信号Ｓ₃₃₁₇によってその切換えが行われる。
即ち、本回路ではフィルタ処理を行った結果と、行わな
い結果（スルー）をリアルタイムで切換え得る。また、
フリップフロップ５７４ａ〜５７４ｅはフィルタ処理に
よって生ずる遅れを補正する働きをする。

【０１４１】また、フリップフロップ５５１〜５５５，
５６８〜５７０等に保持されるデータは制御信号ＢＵＳ
ｏによって書込まれる。即ち、これらのフリップフロッ
プ群はシフトレジスタ構造のものであり、システム制御
ユニット３４は制御信号Ｓ₇₁₆ をＬレベルにした後、制
御信号Ｓ₇₁₃ に所定のデータを出力し制御信号Ｓ₇₁₂ を
１パルス出力することを繰返す。これにより、順々にデ
ータがシフトされ、最後に制御信号Ｓ₇₁₆をＨレベルに
することで設定を終了する。

【０１４２】以上の説明から明らかなように、本回路は
任意のフィルタ係数が設定できるようになっている。な
お、システム制御ユニット３４では表４に示すようなフ
ィルタ係数を記憶しており、操作表示ユニット３３から
の指示等に応じてフィルタ係数を選択して設定を行う。

【０１４３】

【表４】

【０１４４】図２９は、表４の各種フィルタ係数に対応
した各種フィルタ処理例を模式的に示す説明図である。

【０１４５】再度、図１に着目すると、第２フィルタ処
理回路８１から出力された画像信号Ｓ_81BK，Ｓ_81M，Ｓ
_81Y，Ｓ_81Cは多値ディザ処理回路８２に入力される。

【０１４６】このディザ処理部について図３０及び図３
１を参照して説明する。多値ディザ処理回路８２は、画
像信号Ｓ_81BK，Ｓ_81M，Ｓ_81Y，Ｓ_81C に８値のディザ処
理を施し、処理済みの各３ビットの画像信号Ｓ_82BK，Ｓ
_82M，Ｓ_82Y，Ｓ_82C を出力する回路である。この多値デ
ィザ処理回路８２は各々画像信号毎に独立した処理回路
８２_BK，８２_M，８２_Y，８２_C により構成されており、
その一つを示すと図３０のように構成されている。ま
ず、画像信号Ｓ_81BK等はフリップフロップ５８０を介し
てアドレス信号としてＲＯＭ５８１，５８２に入力され
ている。また、ＲＯＭ５８１のアドレス信号としてカウ
ンタ５８３，５８４の出力とパターン選択レジスタ５８
５のＰＳ出力も入力されており、ＲＯＭ５８２のアドレ
ス信号としてカウンタ５８６，５８７の出力とパターン
選択レジスタ５８８のＰＳ出力も入力されている。これ
らのＲＯＭ５８１，５８２には各々画像信号の値とカウ
ンタ出力値によって定まる多値ディザ処理後の結果が記
憶されており、その結果がＲＯＭ５８１，５８２から出
力される。また、パターン選択レジスタ５８５，５８８
が出力するＰＳ信号は、各ＲＯＭ５８１，５８２に記憶
されている２種類の多値ディザパターンの処理結果の一
つを選択するための信号である。

【０１４７】上述したカウンタ５８３，５８６とカウン
タ５８４，５８７とは、各々画素同期信号Ｓ₇₁₁、ライ
ン同期信号Ｓ₇₁₂によりカウントされ、ライン同期信号
Ｓ₇₁₂、フレーム同期信号Ｓ₇₁₃ によりクリアされる。
また、カウンタ５８３，５８４，５８６，５８７とコン
パレータ５８９〜５９２は、各々一対のｎ進カウンタを
形成しており、その周期はパターン選択レジスタ５８
５，５８８のＬＰ出力により決定される。

【０１４８】ＲＯＭ５８１，５８２から出力される画像
信号は、セレクタ５９３、フリップフロップ５９４を介
して画像信号Ｓ_82BK等として出力される。ここで、セレ
クタ５９３には領域信号Ｓ₃₃₁₈が入力されており、この
信号はパターン選択レジスタ５８５，５８８によって２
つに絞られたディザパターンを、リアルタイムで切換え
るために用いられる。また、同期信号発生回路７１から
出力された主走査方向イレース信号Ｓ₇₁₇ 及び副走査方
向イレース信号Ｓ₇₁₈ はＯＲゲート５９５、フリップフ
ロップ５９６を介してセレクタ５９３のゲート端子に入
力されており、この信号は画像信号Ｓ_82BK等に関わりな
く白色の画像信号を出力するために用いられる。また、
パターン選択レジスタ５８５，５８８への設定は、制御
信号ＢＵＳによって行われる。

【０１４９】ＲＯＭ５８１，５８２に記憶されている多
値ディザパターン例を示すと、表５のようになる。表５
において、レベル１〜７は８値化レベルの閾値を示す。
また、ＲＯＭ５８１には画像信号Ｓ_81BK，Ｓ_81M，
Ｓ_81Y，Ｓ_81C に共通な２つのパターン（ａ．網点型、
ｂ．万線型）の処理結果が記憶されており、ＲＯＭ５８
２には画像信号Ｓ_81BK，Ｓ_81M，Ｓ_81Y，Ｓ_81C に共通な
パターン（ｃ．万線型）と画像信号毎に異なるパターン
（ｄ．網点型）の２つの処理結果が記憶されている。な
お、画像信号Ｓ_81M，Ｓ_81C用のｄのパターンは、小さな
閾値パターンが繰返し使用され、全体として１０画素×
１０画素のディザパターンとされている。

【０１５０】

【表５】

【０１５１】図３１はその一部を模式的に示すもので、
同図(ａ)は画像信号Ｓ_81M に対する１０画素×１０画素
中のレベル７に対応するＲＯＭ５８２の内容を示し、同
図(ｂ)は画像信号Ｓ_81C に対する１０画素×１０画素中
のレベル７に対応するＲＯＭ５８２の内容を示す。

【０１５２】再度、図１に着目すると、多値ディザ処理
回路８２から出力された画像信号Ｓ_82BK，Ｓ_82M，
Ｓ_82Y，Ｓ_82Cは遅延処理回路８３に入力される。

【０１５３】このディレイ処理部について図３２ないし
図３９を参照して説明する。遅延処理回路８３は図３２
に示すように黒ＢＫ用の感光体１４_BKを原点として対応
する感光体１４との距離に相当するライン数分、入力さ
れた画像信号Ｓ_82BK，Ｓ_82M，Ｓ_82Y，Ｓ_82Cを遅延させ
る回路であり、これにより、記録紙１９上の同一位置に
画像信号Ｓ_82BK，Ｓ_82M，Ｓ_82Y，Ｓ_82Cによる画像が重
ね合わせられる。なお、本実施例の各感光体１４間距離
ｌは１１０mmに設定されている。

【０１５４】図３３に遅延処理回路８３の構成例を示
す。画像信号Ｓ_82BK，Ｓ_82M，Ｓ_82Y，Ｓ_82C は分解版選
択回路６０１に入力され、その一つが選択されＢＫ記録
用の画像信号として出力される。画像信号Ｓ_82BK，Ｓ
_82M，Ｓ_82Y，Ｓ_82C を個別にＢＫで記録して簡易印刷用
のマスタを作成する分解版モードで使用される。画像信
号の選択は、制御信号ＢＵＳｏによって行われ、また、
通常の動作モードでは画像信号Ｓ_82BKを選択できるよう
に設定される。

【０１５５】分解版選択回路６０１が出力する画像信号
と画像信号Ｓ_82M，Ｓ_82Y，Ｓ_82C はセレクタ６０２に入
力される。また、セレクタ６０２にはパターン発生回路
６０３が出力する画像信号と選択信号も入力されてい
る。パターン発生回路６０３は遅延ライン数調整用パタ
ーンや遅延処理回路動作チェック用パターンの画像信号
等を画像同期信号Ｓ₁₀に同期して出力する回路であり、
制御信号ＢＵＳｏによってこれらのパターンが選択さ
れ、同時に、パターン発生回路６０３が出力する画像信
号をセレクタ６０２に選択させるか否かの設定も行われ
る。

【０１５６】セレクタ６０２によって選択された画像信
号はマスク処理回路６０４に入力される。マスク処理回
路６０４は制御信号ＢＵＳｏの設定に応じて入力された
画像信号を個別に白色化するとともに、画素同期信号Ｓ
₇₁₁ に同期して画像信号Ｓ_83BK，Ｓ_83M，Ｓ_83Y，Ｓ_83C
を出力する回路であり、例えば上述した分解版モードで
はＭ，Ｙ，Ｃ記録用の画像信号を白色化してＢＫのみが
記録されるように動作する。

【０１５７】マスク処理回路６０４から出力される画像
信号Ｓ_83M，Ｓ_83Y，Ｓ_83C はＲＡＭブロック６０５〜６
０８のデータ入力端子に接続されている。ただし、画像
信号Ｓ_83M，Ｓ_83CはＲＡＭブロック６０８のデータ入力
端子にセレクタ６０９を介して選択的に接続されてい
る。

【０１５８】ここで、ＲＡＭブロック６０８の役割を説
明する。上述した各感光体１４間の距離ｌに相当する遅
延回路を実現するために、ＲＡＭブロック６０５〜６０
８は、通常図３４(ａ)に示すような遅延モードで使用さ
れる。即ち、ＲＡＭブロック６０５，６０８はＣ用の、
ＲＡＭブロック６０６はＹ用の、ＲＡＭブロック６０７
はＭ用の画像信号の遅延に使用される。一方、図３３に
示した遅延処理回路８３はＲＡＭブロック６０５〜６０
８をフレームメモリとしても使用できるようになってお
り、この場合は図３４(ｂ)に示すようなフレームメモリ
モードで動作する。即ち、ＲＡＭブロック６０８はＭ用
の画像信号の記憶に転用され、これにより、Ｍ，Ｙ，Ｃ
のメモリ容量が揃い、２２０mm×２９７mm（主走査方向
長さ）余りの面積のフレームメモリを実現している。よ
って、ＲＡＭブロック６０５，６０６は２２０×２９７
×１６×１６＝１６７２７０４０≒１６Ｍ画素分の画像
信号の容量を、ＲＡＭブロック６０７，６０８は１１０
×２９７×１６×１６＝８３６３５２０≒８Ｍ画素分の
容量を有している。

【０１５９】再度、図３３に注目すると、メモリ制御回
路６１０〜６１２は、各々Ｍ，Ｙ，Ｃ用ＲＡＭブロック
のアドレス信号とライトイネーブル等の制御信号を出力
する回路で、その出力はＲＡＭブロック６０５〜６０８
に入力されている。なお、ＲＡＭブロック６０８には、
Ｍ用又はＣ用のアドレス信号等が、上述した遅延／フレ
ームメモリモードに応じてセレクタ６０９により選択さ
れて入力される。

【０１６０】また、メモリ制御回路６１０〜６１２は、
制御信号ＢＵＳｏによる設定により動作モードが決定さ
れ、画像同期信号Ｓ₁₀に同期して動作しており、さら
に、合成制御回路６１３が出力する信号Ｓ₈₄をメモリの
書込み時に参照している。ここで、合成制御回路６１３
はＲＡＭブロック６０５〜６０８をフレームメモリとし
て使用した時に、部分的な画像信号の書込みを制御する
回路で、この時の制御は、領域信号Ｓ₃₃₁₉或るいは画像
信号Ｓ_82BKに基づいて行われる。なお、その他のモード
ではＬレベルに固定された信号を出力する。

【０１６１】このようなメモリ制御回路６１２の回路構
成例を図３５に示す。まず、主走査方向の位置を表す信
号を出力するカウンタ６１４は、ライン同期信号Ｓ₇₁₂
でクリアされ画素同期信号Ｓ₇₁₁ をカウントしており、
その出力信号はコンパレータ６１５，６１６に入力され
ている。メモリ制御レジスタ６１７は制御信号ＢＵＳｏ
によって設定され、各種制御パラメータ信号Ｓ₈₅を出力
する回路であり、例えばパラメータ信号Ｓ₈₅₁ は図３６
に示すような主走査方向の有効画像開始位置を、パラメ
ータ信号Ｓ₈₅₂ は主走査方向の有効画像幅を、パラメー
タ信号Ｓ₈₅₃ はメモリモード時のリピート処理の主走査
方向のリピート幅を表している。

【０１６２】コンパレータ６１５の他方の入力端子には
パラメータ信号Ｓ₈₅₁ が、コンパレータ６１６の他方の
入力端子には加算器６１８によるパラメータ信号
Ｓ₈₅₁，Ｓ₈₅₂ の和が入力されている。従って、ＯＲゲ
ート６１９はカウンタ６１４の表す位置が主走査方向の
有効画像範囲内にある時に画素同期信号Ｓ₈₆を出力す
る。

【０１６３】カウンタ６２０はＯＲゲート６１９の出力
する画素同期信号Ｓ₈₆をカウントし、ＡＮＤゲート６２
１を介して入力されるライン同期信号Ｓ₇₁₂ 等によって
クリアされる。ここで、カウンタ６２０の出力はＲＡＭ
ブロックにおける主走査方向のオフセットアドレスを意
味しており、その出力はコンパレータ６２２及び加算器
６２３に入力されている。コンパレータ６２２の他方の
入力端子にはパラメータ信号Ｓ₈₅₃ が入力されている。
コンパレータ６２２はカウンタ６２０の値とパラメータ
信号Ｓ₈₅₃ の値が一致するとＬレベルの信号を出力し、
この出力はＡＮＤゲート６２１を介して前記カウンタ６
２０のクリアに使用される。即ち、これにより主走査方
向のリピートが実現される。なお、コンパレータ６２２
によるカウンタ６２０のクリア動作は、ＲＡＭブロック
６０５〜６０８をフレームメモリモードに設定してリピ
ート動作を行わせる場合だけに使用される。その他のモ
ードでは（信号Ｓ₈₅₂）＜（信号Ｓ₈₅₃）に設定されるの
で、クリア動作は生じない。

【０１６４】分周制御回路６２４は制御信号ＢＵＳｏに
よる設定に応じて図３７に示すようにライン同期信号Ｓ
₇₁₂ を２分周する回路であり、通常の動作ではライン同
期信号Ｓ₇₁₂ をそのまま出力している。

【０１６５】ライン同期信号Ｓ₈₇をカウントし、ＡＮＤ
ゲート６２５を介してシステム制御ユニット３４から入
力されるフレームメモリ同期信号Ｓ₈₈等によってクリア
されるカウンタ６２６は、コンパレータ６２７に入力さ
れている。このコンパレータ６２７の他方の入力端子に
入力されるパラメータ信号Ｓ₈₅₄ は、遅延モードでは副
走査方向の遅延ライン数を、フレームメモリモードでは
副走査方向のリピート幅を表しており、カウンタ６２０
の出力値がパラメータ信号Ｓ₈₇の値に達する度にＡＮＤ
ゲート６２５はＬレベルを出力し、その結果、カウンタ
６２６はクリアされて、以降、この動作を繰返す。

【０１６６】フリップフロップ６２８はＡＮＤゲート６
２５の出力でクリアされ、ライン同期信号Ｓ₈₇が入力さ
れる度に、主走査方向の有効画像幅を表すパラメータ信
号Ｓ₈₅₃ とフリップフロップ６２８の出力値の加算器６
２９による和を、新しい値として出力している。この出
力は、副走査方向のオフセットアドレスを意味してお
り、主走査方向のオフセッアドレスとともに前記加算器
６２９によって加算され、真のアドレスが求められる。

【０１６７】ここで、上述した分周制御回路６２４の役
割を説明すると、分周制御回路６２４はフレームメモリ
モードにおける見掛け上のメモリの容量を２倍（４４０
mm×２９７mm）にする働きをする。即ち、ライン同期信
号を２分周することによって副走査方向のオフセットア
ドレスの進み方が１／２となり、これによって同じライ
ンの画像信号が連続２回読出され、面積的に２倍とな
る。また、このような見掛け上のメモリ容量を２倍にす
る場合も、フレームメモリへ画像信号を書込む時はライ
ン同期信号の２分周を行わず、副走査方向に１／２に縮
小して画像信号を書込んでいる。これにより、メモリへ
の書込み時間が速くなり、操作性が向上する。

【０１６８】また、上述したように、シアンＣ用のメモ
リ容量は、ディレイモード時は１６＋８＝２４Ｍ画素、
フレームメモリモード時は１６Ｍ画素となる。このた
め、アドレス信号の上位２ビット（ＡＤ２３，２４）は
デコーダ６３０に入力されて８Ｍ画素単位のチップセレ
クト信号（ＣＳ０〜２）として、ＲＡＭブロックに出力
されている。

【０１６９】また、ＯＲゲート６３１には、合成制御回
路６１３から入力された信号Ｓ₈₄、ライン同期信号Ｓ₈₇
の反転信号及び画素同期信号Ｓ₈₆が入力されており、そ
の出力はライトイネーブル信号としてＲＡＭブロックに
出力されている。即ち、ＲＡＭブロックではＯＲゲート
６３１の出力がＨ→Ｌ→Ｈと変化した時に画像信号が書
込まれる。

【０１７０】図３８にＲＡＭブロック６０７の構成例を
示し、その動作タイミングを図３９に示す。図３８にお
いて、ＲＡＭブロック６０７は８Ｍ画素の容量を持つメ
モリアレイ６３２，６３３及びバッファ６３４により構
成されており、上述したチップセレクト信号（ＣＳ０，
ＣＳ１）はメモリアレイ６３２，６３３の選択に用いら
れる。この回路では、図３９に示すようにアドレス信号
等が確定すると対応するＲＡＭアレイのＩ／Ｏ端子から
記憶されていたデータが出力され、このデータは図３３
で後述する出力制御回路によってラッチされる。ここ
で、ライトイネーブル信号が立下るとＲＡＭアレイはハ
イインピーダンス状態となり、一方、バッファ６３４に
より画像信号ＤｉがＲＡＭアレイに入力される。ＲＡＭ
アレイではライトイネーブル信号立上りでこの画像信号
を記憶して、画像信号が書換えられる。また、ライトイ
ネーブル信号がＬレベルにならない場合は、記憶されて
いた画像信号がそのまま保持される。

【０１７１】なお、メモリ制御回路６１０，６１１は、
メモリ制御回路６１２と同様な構成であり、その説明を
省略する。

【０１７２】また、以上の説明では、メモリ制御回路６
１０〜６１２は独立した回路として説明したが、メモリ
制御レジスタ６１７等に設定されるパラメータ信号Ｓ
₈₅₁〜Ｓ₈₅₃は各回路に共通であるので、副走査方向のオ
フセットアドレスを出力するための回路（６２５〜６２
９）、加算器６２３、デコーダ６３０、パラメータ信号
Ｓ₈₅₄ 、メモリフレーム同期信号Ｓ₈₈を除いて、共通に
してもよい。

【０１７３】再度、図３３を参照すると、ＲＡＭブロッ
ク６０５〜６０８から出力された画像信号は、出力制御
回路６３５に入力される。なお、ＲＡＭブロック６０８
の出力はバッファ６３６，６３７の動作によってＲＡＭ
ブロック６０５又は６０７の出力の何れかと一緒とされ
ている。即ち、メモリモードレジスタ６３８は上述した
遅延／フレームメモリモードの選択に際して制御信号Ｂ
ＵＳｏによって設定されるレジスタで、ここから出力さ
れる信号により、上述したセレクタ６０９による画像信
号、アドレス信号等の選択と、バッファ６３６，６３７
の動作が制限されている。また、上述した画像信号Ｓ
₈₄₁ も出力制御回路６３５に入力されている。

【０１７４】出力制御回路６３５は画像同期信号Ｓ₁₀に
従って、入力された画像信号の主走査方向の位置合わせ
を行うとともに、制御信号ＢＵＳｏにより設定される非
有効画像範囲の画像信号を白色化し、図１に示すように
画像信号ＢＫｐ，Ｍｐ，Ｙｐ，Ｃｐとして出力する回路
である。また、出力制御回路６３５は画像信号とともに
画像処理部１０の画像同期信号ＣＬＫｐも出力してい
る。

【０１７５】このエリア処理部について図４０ないし図
４３を参照して説明する。領域制御回路８４は上述した
領域信号Ｓ₃₃を出力する回路であり、例えば図４０に示
すように構成される。なお、この図４０に示す領域制御
回路８４では図４１に示すような矩形領域の切換え制御
を行っており、この矩形領域の制御を実現するために制
御パターンをライン単位で分類し、この制御パターンを
図４２に示すような主走査方向の切換え点座標ｘｉと領
域番号信号ａｉという形でメモリ６５１に記憶して使用
するものである。

【０１７６】まず、ライン同期信号Ｓ₇₁₂ でクリアされ
画素同期信号Ｓ₇₁₁ をカウントするカウンタ６５２の出
力は、主走査方向の位置を示す信号としてコンパレータ
６５３に出力されている。コンパレータ６５３の他方の
入力端子には前記ＲＡＭ６５１から出力される切換え点
座標信号ｘｉが入力されており、両者が一致するとコン
パレータ６５３の出力はＬレベルとなる。これにより、
ＯＲゲート６５４はクロック信号をカウンタ６５５に出
力し、カウンタ６５５の出力が１進む。ＲＡＭ６５１の
アドレス信号には、制御信号ＢＵＳｏによって設定され
るオフセットアドレス信号Ｐｊとカウンタ６５５の出力
との加算器６５６による和が使用されている。従って、
主走査方向のカウント位置が切換え点座標に一致すると
ＲＡＭ６５１のアドレス信号が１進み、ＲＡＭ６５１の
出力信号である切換え点座標信号ｘｉ及び領域番号信号
ａｉが更新される。また、これを繰返すことで主走査方
向の領域の切換えが行われる。

【０１７７】なお、カウンタ６５５はＡＮＤゲート６５
７を介して入力されるライン同期信号Ｓ₇₁₂ でクリアさ
れる。また、オフセットアドレス信号ＰｊはＡＮＤゲー
ト６５８を介して入力されるライン同期信号Ｓ₇₁₂でラ
ッチ６５９にラッチされており、システム制御ユニット
３４は副走査方向に処理が進むに従って設定しているオ
フセットアドレス信号を所定のタイミングで変更し、副
走査方向の領域切換えを制御する。

【０１７８】ＲＡＭ６５１から出力される領域番号信号
ａｉはエリア処理レジスタ６６０に入力されている。こ
のエリア処理レジスタ６６０は各領域における領域信号
パターンを出力する回路で、図４３に示すような領域信
号パターンが、予め制御信号ＢＵＳｏによって領域番号
毎に複数設定されており、上述した領域番号信号ａｉに
よってパターンの選択が行われると、設定されている領
域信号パターンを出力する。

【０１７９】エリア処理レジスタ６６０から出力される
領域信号パターンは、ディレイ回路６６１に入力され、
ここで各画像処理回路における画像信号のディレイと同
じ量だけ遅らされる。これにより、画像信号のディレイ
と一致した領域信号Ｓ₃₃が出力される。

【０１８０】ついで、プリンタユニットについて図４４
ないし図４６を参照して説明する。図４４にプリンタユ
ニット２の電装部構成を示す。なお、本実施例のプリン
タユニット２では図４５に示すように各色画像用のレー
ザダイオード７０１_BK〜７０１_C から出射されたレーザ
光が同一軸上のポリゴンミラー１１等によって走査され
るので、各感光体１４_BK〜１４_C 上の走査方向は２通り
となる。このため、図４６のタイミングチャートに示す
ように、レーザ光の書込み開始タイミングを検出するた
めセンサ７０２_BK〜７０２_C も、各々異なるタイミング
で信号を出力している。

【０１８１】図４４において、画像処理部１０から出力
された画像信号ＢＫｐ，Ｍｐ，Ｙｐ，Ｃｐ及び画像同期
信号ＣＬＫｐは書込み制御回路７０３_BK〜７０３_C に入
力されている。なお、これらの書込み制御回路７０３_BK
〜７０３_C は同様な構成をしており、ここでは書込み制
御回路７０３_C についてのみ、その詳細を示す。書込み
制御回路７０３_C に注目すると、画像信号Ｃｐ及び画像
同期信号ＣＬＫｐは３ラインバッファ回路７０４に入力
される。また、同期信号発生回路７０５は書込み制御回
路７０３_C 内で使用される画像同期信号をセンサ７０２
_C の出力に応じて発生する回路であり、３ラインバッフ
ァ回路７０４は画像処理部１０から送られてきた画像信
号Ｃｐを画像同期信号ＣＬＫｐに基づいてラインメモリ
に書込むとともに、同期信号発生回路７０５から出力さ
れる画像同期信号に従って読出しを行っている。

【０１８２】上述したように、画像信号の読出し開始タ
イミングは書込み制御回路７０３_BK〜７０３_C によって
異なっており、また、回路によっては読出す方向を反転
させる必要もある。このため、３ラインバッファ回路７
０４は３ライン分の画像信号を記憶するメモリを有し、
図４６に示したように書込みを行うメモリと読出しを行
うメモリとが重ならないように制御している。

【０１８３】このような３ラインバッファ回路７０４か
ら出力された画像信号はパルス幅変調回路７０６に入力
される。パルス幅変調回路７０６は入力された画像信号
をその信号値に応じた幅のパルス信号に変換してレーザ
ダイオード（ＬＤ）ドライブ回路７０７に出力する。Ｌ
Ｄドライブ回路７０７は入力されたパルス信号とパワー
制御回路７０８から出力される制御信号に基づいてレー
ザダイオード７０１_Cを駆動し、レーザ光を出射させ
る。また、レーザダイオード７０１_C から出力されるモ
ニタ信号はパワー制御回路７０８に入力されており、パ
ワー制御回路７０８ではレーザ光量が一定となるように
ＬＤドライブ回路７０７をフィードバック制御してい
る。

【０１８４】また、上述した低速モードが選択された場
合、図４６に示すように画像処理部１０が出力する画像
信号等の送信速度は１／２になるが、ラインメモリから
の読出し速度は一定で２重の読出しが行われる。ただ
し、レーザダイオード７０１_Cの駆動はパワー制御回路
７０８による制御によって２回に１回行われる。

【０１８５】なお、書込み制御回路７０３_C 内のライン
同期信号ＳＹＮＣｐはプリンタユニット２を代表するラ
イン同期信号として画像処理部１０に出力されている。

【０１８６】また、プリンタユニット２はユニット全体
を制御して画像記録速度の変更手段を構成するプリンタ
制御回路７０９を有している。このプリンタ制御回路７
０９は、ＣＰＵ７１０、ＲＯＭ７１１、ＲＡＭ７１２を
始めとして、システム制御ユニット３４と通信を行うた
めのシリアルＩ／Ｏ回路７１３やパラレルＩ／Ｏ回路７
１４等から構成されるマイクロコンピュータシステムで
ある。ここで、パラレルＩ／Ｏ回路７１４はレジストセ
ンサ７１５等の各種センサ信号の入力、書込み制御回路
７０３_BK〜７０３_C に対する設定信号の出力や異常検出
結果の入力、駆動回路７１６を制御する信号の出力等を
行う回路である。また、駆動回路７１６は感光体１４等
や転写ベルト２２等を回転駆動させるメインモータ７１
７、ポリゴンモータ１５、給紙クラッチ７１８、定着ヒ
ータ７１９、高圧電源７２０等の各種負荷を駆動・制御
する回路である。即ち、プリンタ制御回路７０９はＲＯ
Ｍ７１１に記憶されたプログラムによって動作し、シス
テム制御ユニット３４からの指令や各種センサ信号に応
じて、各回路の設定や各種負荷の駆動制御を行うもので
ある。例えば、システム制御ユニット３４により低速モ
ードの選択指令が入力されると、プリンタ制御回路７０
９は書込み制御回路７０３_BK〜７０３_C に図４６に示し
たような低速モードの設定を行い、メインモータ７１７
の回転速度や定電流制御を行っている高圧電源７２０の
出力を１／２に制御するように駆動回路７１６を設定す
る等の制御を行う。

【０１８７】また、シスコン・操作表示ユニットについ
て図４７を参照して説明する。システム制御ユニット３
４及び操作表示ユニット３３の構成を図４７に示す。図
４７に示すように、システム制御ユニット３４はＣＰＵ
７３１、ＲＯＭ７３２、ＲＡＭ７３３，７３４，７３５
及びタイマ７３６を始め、スキャナユニット１１、プリ
ンタユニット２、操作表示ユニット３３及び外部機器３
６の各制御回路と通信を行うためのシリアルＩ／Ｏ回路
７３７やパラレルＩ／Ｏ回路７３８、割込みコントロー
ラ７３９等から構成されるマイクロコンピュータシステ
ムになっている。ここで、パラレルＩ／Ｏ回路７３８は
画像処理部１０の設定等を行うための制御信号ＢＵＳｏ
の出力や、画像処理部１０から出力される検出結果を取
込むための回路であり、その出力信号の一部はデコーダ
７４０に入力され、デコーダ７４０からは画像処理部１
０内のＲＡＭ等の選択信号Ｓ₇₁₁〜Ｓ_71nが出力される。
また、割込みコントローラ７３９には画像処理部１０の
ライン同期信号Ｓ₁₀₂ が入力されており、システム制御
ユニット３４はこの信号により副走査方向の処理の経過
を管理している。即ち、システム制御ユニット３４はＲ
ＯＭ７３２に記憶されたプログラムによって動作してお
り、操作表示ユニット３３の要求に応じてスキャナユニ
ット１やプリンタユニット２に指示を与えたり、画像処
理部１０の初期設定を行う。また、画像処理中にあって
は、副走査方向の処理の進み具合を監視して、加工処理
回路７３の読出し開始アドレスやアップ・ダウン制御信
号、遅延処理回路８３のフレームメモリ同期信号、領域
制御回路８４のオフセットアドレス信号等の設定を随時
変更する等の処理制御を行う。

【０１８８】また、ＲＡＭ７３４，７３５はバッテリ・
バックアップされており、電源スイッチ切断後も、操作
表示部で行われた調整結果や過去の動作モード等を記憶
している。特に、ＲＡＭ７３５は脱着可能なＩＣカード
になっており、動作モード等の登録／呼出しをユーザ毎
にできるようになっている。

【０１８９】操作表示ユニット３３は原稿４上の所定の
範囲、位置等を入力するためのデジタイザ７４１、表示
部と入力部が一体となったタッチパネル・ディスプレイ
７４２、テンキー７４３、クリア／ストップキー７４
４、ＯＨＰモードキー７４５、割込みキー７４６及びコ
ピーキー７４７等を有する操作表示パネル７４８と、操
作表示ユニット全体を制御する操作表示制御回路７４９
等から構成されている。

【０１９０】ここで、操作表示制御回路７４９はＣＰＵ
７５０、ＲＯＭ７５１、ＲＡＭ７５２を始め、システム
制御ユニット３４やデジタイザ７４１と通信を行うため
のシリアルＩ／Ｏ回路７５３や、操作表示パネル７４８
における入力を検出するためのキーボード・コントロー
ラ７５４や、表示制御を行うためのディスプレイ・コン
トローラ７５５等から構成されるマイクロコンピュータ
システムになっている。操作表示制御回路７４９はＲＯ
Ｍ７５１に記憶してあるプログラムに従って動作してお
り、ディスプレイ部にメッセージ等を表示して動作モー
ド等の設定を促し、これにより設定された結果をシステ
ム制御ユニット３４に送信する等の処理制御を行う。

【０１９１】動作については、図４８ないし図５３を参
照して説明する。図４８ないし図５２にタッチパネル・
ディスプレイ７４２の各種表示画面例を示す。まず、デ
ジタルカラー複写機の電源が投入されると、操作表示制
御回路７４９は初期状態になり、図４８に示すような標
準画面を表示する。画面右側の「写真」「文字」「標
準」等の表示部分は画質モード選択用の領域であり、操
作者がこの表示部分を押下すると、各々写真画像等に適
した写真モード、文字画像等に適した文字モード、写真
画像／文字画像両用の標準モードが選択される。

【０１９２】例えば、「文字」表示部分が押下され、操
作表示制御回路７４９がそれを検出すると、図４９に示
すような「文字」表示部分の背景を異ならせた画面を表
示し、表示部押下が認識されたことを操作者に伝え、シ
ステム制御ユニット３４には文字モードの設定を要求す
る。また、「標準」や「写真」表示部分が押下された場
合も、同様な表示画面の変更とシステム制御ユニット３
４への要求が行われる。

【０１９３】システム制御ユニット３４はこれを受け
て、画像処理部１０の各回路（第１フィルタ処理回路７
４中の各係数選択レジスタ２３２、色補正回路７７中の
各ＲＡＭ４８６、第２γ変換回路７９中の各ＲＡＭ（第
１γ変換回路７６中の各ＲＡＭ４７３に相当）、第２フ
ィルタ処理回路８１中の各フリップフロップ５５１〜５
５５等、多値ディザ処理回路８２中のパターン選択レジ
スタ５８５，５８８、領域制御回路８４中のエリア処理
レジスタ６６０及びＲＡＭ６５１等）の設定を必要に応
じて変更する。

【０１９４】例えば、文字モードの要求を受けると、第
１フィルタ処理回路７４の各処理回路中の係数選択レジ
スタ２３２の設定を行って、処理回路７４_R，７４_G の
エッジ強調のフィルタ係数を表２中のＥ１に、処理回路
７４_G 中のエッジ強調のフィルタ係数を表２中のＥ０に
する。一般に、原稿等を走査して得る色分解された画像
信号のＭＴＦ特性は等しくならない。このため、本カラ
ーデジタル複写機では文字モードが選択されると、表２
中に示したようなエッジ強調のフィルタ係数Ｅ０〜Ｅ３
を画像信号毎に適宜選択している。これにより、黒文字
等の黒色細線を読取った時もフィルタ処理後の画像信号
のレベルが揃い、黒ＢＫトナーへの置換えが容易となっ
ている。また、文字モード用のフルカラーの係数を色補
正回路７７の各処理回路７７_BK〜７７_C のＲＡＭ４８６
に各々設定するとともに、ＵＣＲ処理回路７８ではＵＣ
Ａ処理を行わない処理（(５)式）が選択されるようにす
る。

【０１９５】表３に示したように、文字モード用の係数
を求めるのに使用するデータは、無彩色における黒ＢＫ
の値がＭ，Ｙ，Ｃの値に比べて大きくなっており、これ
とＵＣＲ処理回路７８における処理によって、無彩色付
近の色はＢＫのみで記録されるように処理される。ま
た、文字モード用のデータは、他のモードに比べて有彩
色を高彩度に再現するようになっており、これにより、
色文字等が鮮やかに再現される。

【０１９６】また、第２フィルタ処理回路８１の各処理
回路には、各々文字モード用に選択されているフィルタ
係数を設定し、多値ディザ処理回路８２の各処理回路の
パターン選択レジスタ５８５，５８８には文字モード用
ディザパターンのためのデータを設定する。

【０１９７】また、第２γ変換回路７９の各処理回路の
ＲＡＭ（４７３に相当）には、文字モード用ディザパタ
ーンに対応した各色毎のＬＵＴデータを各々設定する等
の処理を行う。

【０１９８】さらに、システム制御ユニット３４は第１
フィルタ処理回路７４による処理をエッジ強調にする
等、上述した設定を選択するように、領域制御回路８４
のエリア処理レジスタ６６０やＲＡＭ６５１の内容を変
更し、コピー動作中にあっては、オフセットアドレス信
号Ｐｊを領域制御回路８４に出力して上述したような処
理が実行されるように制御する。

【０１９９】また、写真モードや標準モードの要求を受
けた場合も同様であり、モードに応じた設定や制御をシ
ステム制御ユニット３４が行う。

【０２００】例えば、写真モード又は標準モードが要求
されると、表２に示したＳ０のフィルタ係数による平滑
化処理が行われるように、第１フィルタ処理回路７４の
係数選択レジスタ２３２を設定する。この平滑化処理に
より、網点画像等を読取った場合に生ずるモレアが除去
され、良好なコピーが得られる。なお、平滑化処理を行
う場合は、上述したＭＴＦ特性の差による影響が少なく
なるため、本実施例では同一のフィルタ係数が使用され
る。

【０２０１】また、色補正回路７７の各処理回路のＲＡ
Ｍ４８６には、選択されたモードに応じて表３に示した
データから求めた係数を設定するとともに、ＵＣＲ処理
回路７８ではＵＣＡ処理を行う処理（(６)式）が選択さ
れるようにする。表３に示したように、標準モード用の
データは無彩色におけるＢＫの値がＭ，Ｙ，Ｃの値と等
しくなっており、これとＵＣＲ処理回路７８における処
理とにより、標準モードでは無彩色が黒ＢＫのみで記録
されるように処理される。これに対して、写真モード用
のデータはＢＫの記録量を少なくしており、これによ
り、滑らかな階調再現が容易に実現される。

【０２０２】また、第２γ変換回路７９の各処理回路、
第２フィルタ処理回路８１の各処理回路及び多値ディザ
処理回路８２の各処理回路も、各々のモードに応じた設
定を行う。なお、本実施例では表５に示したように標準
モード用のディザパターンを２種類有しているが、通常
は標準１のディザパターンが選択される。

【０２０３】上述したように、本カラーデジタル複写機
では、選択された画質モードに応じて画像処理部１０に
設定されるデータを変更して最適な画質が選択できるよ
うにされている。

【０２０４】また、本実施例にあっては、上述した各モ
ードにおける第２フィルタ処理回路８１に設定するフィ
ルタ係数や、第２γ変換回路７９に設定するＬＵＴデー
タを、操作者が選択できるようになっており、この選択
は操作表示パネル７４８の画質調整キー７５６を押下す
ることにより可能である。即ち、操作表示制御回路７４
９は画質調整キー７５６の操作を検出すると、図５０に
示すような画面を表示して、フィルタ係数を調整するた
めのシャープ／ソフト調整モードと、ＬＵＴデータを調
整するためのカラーバランス調整モードの選択が可能と
される。

【０２０５】シャープ／ソフト調整モードが選択される
と、操作表示制御回路７４９は図５１に示すような画面
を表示して、各画質モードにおける第２フィルタ処理回
路８１のフィルタ係数の選択が可能とされる。図５１に
示すように本実施例では各画質モード毎に１１段階のフ
ィルタ係数の選択が可能となっており、操作表示制御回
路７４９は選択された結果をシステム制御ユニット３４
に伝えシステム制御ユニット３４はこの結果をＲＡＭ７
３４に記憶しておく。

【０２０６】なお、表４に示したフィルタ係数とこの調
整結果の対応は、図３０に示すようになっている。即
ち、文字モードでは平滑化を中心にフィルタ係数が選択
され、標準モードではエッジ強調を中心にフィルタ係数
が選択される。また、写真モードではスルーを中心とす
るフィルタ係数が選択される。これにより、文字モード
では第１フィルタ処理回路７４で行うエッジ強調により
発生したモアレを弱めることができ、標準モードでは第
１フィルタ処理回路７４で行う平滑化により発生したボ
ケを補正することができる。さらに、文字モード及び標
準モードでは、ＢＫのみ１段分エッジ強調側のフィルタ
係数が用いられ、これにより、黒文字等の細線が鮮鋭に
コピーされる。

【０２０７】また、カラーバランス調整モードが選択さ
れると、操作表示制御回路７４９は図５２に示すような
画面を表示して、各画質モードにおける第２γ変換回路
７９のＬＵＴデータの選択が可能とされる。同図(ｅ)に
示すようにＬＵＴデータの調整は、画質モードと色毎
に、シャドウ、ミドル、ハイライト別の１７段階（−８
〜０〜８）の調整が可能とされており、操作表示制御回
路７４９はこの調整結果をシステム制御ユニット３４に
伝える。システム制御ユニット３４はこの調整結果をＲ
ＡＭ７３４に記憶しておき、必要に応じて第２γ変換回
路７９のＲＡＭに設定するＬＵＴデータを計算する。即
ち、システム制御ユニット３４のＲＯＭ７３０には図５
３(ａ)〜(ｃ)に示すようなシャドウ部調整用、ミドル部
調整用、ハイライト部調整用の２，４，６，８のＬＵＴ
データが予め記憶されており、調整結果に応じてＬＵＴ
データを読出して符号反転・補間演算等を行い、さら
に、図５３(ｄ)に示すような濃度調整用のＬＵＴデータ
と足し合わせ、ＲＡＭに設定するＬＵＴデータを計算す
る。

【０２０８】再度、図４８〜図５２を参照すると、画面
右下部は画像濃度調整用の領域であり、「濃く」「薄
く」表示部分を押下すると、各々記録される画像の濃度
をより濃く、又は、より薄くすることができるようにさ
れている。即ち、操作表示制御回路７４９は上述した操
作を検出すると、スケール部分の表示を変更するととも
に、この結果をシステム制御ユニット４に伝える。シス
テム制御ユニット３４はこれに呼応して図５３(ｄ)に示
した濃度調整用のＬＵＴデータの選択を変更し、ＬＵＴ
データを再計算し、第２γ変換回路７９のＲＡＭに設定
する。

【０２０９】上述したように、本実施例では、各モード
における第２フィルタ処理回路８１に設定するフィルタ
係数や第２γ変換回路７９に設定するＬＵＴデータを、
選択できるので、最適な条件でのコピーが可能となる。

【０２１０】

【発明の効果】本発明は、上述したように構成したの
で、請求項１記載の発明によれば、画像信号を階調性変
換手段においてほぼ反射率のｎ乗根に比例した階調性を
有する信号に変換するようにしたので、高濃度領域であ
っても画像信号の飛びを小さくし、疑似輪郭や画像のザ
ラツキ感の発生を防止でき、また、色補正処理手段にお
いては、入力される画像信号がほぼ反射率のｎ乗根に比
例した階調性を有するものであり、このような画像信号
に１次の積和演算処理を施して色補正を行なうようにし
たので、色再現性を考慮して決定される積和演算の係数
が大きくならずに済み、係数保持のためのレジスタや乗
算器のビット数を多くする必要のないものとすることが
できる。

【０２１１】特に、請求項２記載の発明によれば、デジ
タル画像信号Ｙ_i によって形成される色空間を複数の領
域に分割し、各領域毎に積和演算の係数を切換えること
ができるため、各領域毎に係数を最適化でき、色補正処
理手段における処理精度を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す画像処理部の電装系構
成を示すブロック図である。

【図２】カラーデジタル複写機全体の構成を示す概略正
面図である。

【図３】全体の電装制御系を示すブロック図である。

【図４】スキャナユニットの電装系構成を示すブロック
図である。

【図５】カラーＣＣＤのフィルタ配置図である。

【図６】同期信号発生回路のブロック図である。

【図７】その動作を示すタイミングチャートである。

【図８】その動作を示すタイミングチャートである。

【図９】主走査変倍回路のブロック図である。

【図１０】その動作を示すタイミングチャートである。

【図１１】補間演算処理を示す説明図である。

【図１２】変倍処理回路のブロック図である。

【図１３】加工処理回路のブロック図である。

【図１４】メモリ制御回路のブロック図である。

【図１５】影領域判定回路のブロック図である。

【図１６】第１フィルタ処理回路のブロック図である。

【図１７】外部Ｉ／Ｆ回路のブロック図である。

【図１８】外部Ｉ／Ｆ回路の動作を示すタイミングチャ
ートである。

【図１９】外部Ｉ／Ｆ回路の動作を示すタイミングチャ
ートである。

【図２０】第１γ変換回路のブロック図である。

【図２１】その動作を示すタイミングチャートである。

【図２２】色補正回路のブロック図である。

【図２３】色空間を示す模式図である。

【図２４】ＵＣＲ処理回路のブロック図である。

【図２５】原稿サイズ検出回路のブロック図である。

【図２６】原稿状態の一例を示す平面図である。

【図２７】動作を示すタイミングチャートである。

【図２８】第２フィルタ処理回路のブロック図である。

【図２９】フィルタ係数に応じたフィルタ処理例を示す
模式図である。

【図３０】多値ディザ処理回路のブロック図である。

【図３１】ディザパターン例を示す説明図である。

【図３２】感光体配置を示す簡略正面図である。

【図３３】遅延処理回路のブロック図である。

【図３４】遅延処理用のメモリ容量を示す模式図であ
る。

【図３５】メモリ制御回路のブロック図である。

【図３６】その動作を示すタイミングチャートである。

【図３７】その動作を示すタイミングチャートである。

【図３８】ＲＡＭブロックのブロック図である。

【図３９】その動作を示すタイミングチャートである。

【図４０】領域制御回路のブロック図である。

【図４１】領域制御の単位を示す説明図である。

【図４２】メモリの格納内容を示すＲＡＭマップであ
る。

【図４３】エリア処理レジスタの格納内容を示す説明図
である。

【図４４】プリンタユニットのブロック図である。

【図４５】走査光学系の平面的配置を示す概略平面図で
ある。

【図４６】動作を示すタイミングチャートである。

【図４７】システム制御ユニット及び操作表示ユニット
のブロック図である。

【図４８】画面表示例を示す平面図である。

【図４９】画面表示例を示す平面図である。

【図５０】画面表示例を示す平面図である。

【図５１】画面表示例を示す平面図である。

【図５２】画面表示例を示す平面図である。

【図５３】各種特性図である。

【符号の説明】

７６ 階調性変換手段 ７７ 色補正処理手段 ４８６_R，４８６_G，４８６_B 係数切換え手段 ４８７_R，４８７_G，４８７_B ，４８８，４８９ 制御
手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画像ハイライト部の基準信号値をＸ_Hi、
   画像シャドウ部の基準信号値をＸ_Si（ただし、ｉ＝１，
   ２，３）としたとき、ほぼ反射率に比例した階調性を有
   するＲ，Ｇ，Ｂ信号等のデジタル色分解信号Ｘ_i を、 【数１】 式に従いほぼ反射率のｎ乗根（ただし、ｎ＝１．５〜
   ５）に比例した階調性を有するデジタル画像信号Ｙ_i に
   変換して出力する階調性変換手段と、この階調性変換手
   段より出力されるデジタル画像信号Ｙ_i に、 Ｚ＝ａＹ₁＋ｂＹ₂＋ｃＹ₃＋ｄ （ただし、係数ａ，ｂ，ｃ，ｄは定数）式で示す１次の
   積和演算処理を施して色分解版を記録するためのデジタ
   ル記録信号Ｚを生成する色補正処理手段とを設けたこと
   を特徴とする画像処理装置。
2. 【請求項２】 色補正処理手段が、積和演算処理の係数
   ａ，ｂ，ｃを切換える係数切換え手段と、 ｅＹ₁＋ｆＹ₂−（ｅ＋ｆ）Ｙ₃ （ただし、係数ｅ，ｆは同時に０とはならない整数）式
   による複数の画像信号Ｙ_i の計算結果の正負に応じて前
   記係数切換え手段を制御する制御手段とを有するものと
   したことを特徴とする請求項１記載の画像処理装置。