JP3098530B2 - デジタル複写機 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パーソナルコンピュータ等の外部機器との
間で画像信号の入力又は出力を行うデジタル複写機に関
する。

従来の技術 従来、デジタル複写機において、画像読取り部や画像
記録部をイメージスキャナやプリンタ代りにするため、
外部機器との接続を可能としたものが特開平２−38075
号公報等により知られている。

発明が解決しようとする課題 デジタル複写機では、内部における画像信号速度が速
く、外部機器は、これに対応した画像信号の入力又は出
力を行うために、半導体メモリ素子を使用した専用のフ
レームメモリを用意する必要がある。

ところが、例えば16画素/mmのA3フルカラー複写機
（R,G,B各８ビット）対応のフレームメモリの容量は、
おおよそ、96Mバイトになる等、フレームメモリの容量
が大規模になるため、入出力通信可能な外部機器を安価
に実現することは困難である。

課題を解決するための手段 請求項１記載の発明では、外部機器からの画像信号を
受信する受信手段を有し、前記外部機器からの画像信号
に応じた画像記録を行うようにしたデジタル複写機にお
いて、前記受信手段中に画像信号を記憶する画像記憶手
段と、この画像記憶手段への画像信号の書込み及び読出
しを制御する制御手段とを設け、これらの画像記憶手段
と前記制御手段とにより前記外部機器から受信した画像
信号を拡大処理するようにした。

また、請求項２記載の発明では、外部機器からの画像
信号を受信する受信手段を有し、前記外部機器からの画
像信号に応じた画像記録を行うようにしたデジタル複写
機において、画像記録速度を変更する速度変更手段と、
この速度変更手段による画像記録速度に応じて外部機器
から受信する画像信号の通信速度を変更させる速度切換
え手段とを設けた。

作用 請求項１記載の発明によれば、画像記憶手段と制御手
段とより外部機器から受信した画像信号を拡大処理する
ので、外部機器は送信する画像信号の速度を低減させる
ことができ、専用のフレームメモリを用意しなくても画
像信号の出力が可能となり、外部機器との接続が容易な
ものとなる。

請求項２記載の発明による場合も、外部機器は送信す
る画像信号の速度を低減させることができ、専用のフレ
ームメモリを用意しなくても画像信号の出力が可能とな
り、外部機器との接続が容易なものとなる。

実施例 本発明の一実施例を図面に基づいて説明する。

〔全体構成〕…第２図及び第３図参照 第２図に、本発明が適用される一例としてのデジタル
カラー複写機の概要を示し、第３図にその電装部の概要
を示す。

本実施例のデジタルカラー複写機は、第２図に示すよ
うに、原稿を読取るスキャナユニット１と、記録紙に画
像を記録するプリンタユニット２とに大別される。スキ
ャナユニット１をみると、プラテン（コンタクトガラ
ス）３上に載置された原稿４は蛍光灯５により露光照明
される。原稿４からの反射光はレンズアレイ６を経てカ
ラーイメージセンサなるCCD7に入射し、光電変換により
画像信号（R,G,Bに色分解）に変換される。ここに、蛍
光灯５、レンズアレイ６及びCCD7等はキャリッジ８に搭
載されており、原稿読取り時はキャリッジ駆動モータ９
によりキャリッジ８が右から左へ移動し、プラテン３上
に載置された原稿４の全面が走査される。CCD7から出力
される画像信号は、画像処理部10等で各種画像処理が施
された後、プリンタユニット２のレーザダイオード（図
示せず）に入力される。

プリンタユニット２では、画像信号によって付勢され
たレーザダイオードから出射されたY,M,C,BK用のレーザ
光が、各々ポリゴンミラー11等で反射され、ｆθレンズ
12、ミラー13等を経て、ドラム状の各感光体14上に結像
照射される。各々のポリゴンミラー11は同一のポリゴン
モータ15の回転軸に固着されており、ポリゴンモータ15
は一定速度で回転してポリゴンミラー11を回転駆動す
る。このポリゴンミラー11の回転により、レーザ光は感
光体14の回転方向（時計方向）と垂直な方向、即ち、ド
ラム軸に沿う方向に主走査される。ここに、感光体14表
面は、負電圧の高圧発生装置に接続された帯電チャージ
ャ16により一様帯電済みとされている。よって、レーザ
光が照射されると、光導電現象により感光体表面の電荷
がドラム本体の機器アースに流れて消滅する。ここで、
原稿濃度の濃い部分はレーザダイオードを点灯させず、
原稿濃度の薄い部分はレーザダイオードを点灯させる。
これにより、感光体14の表面には原稿濃淡に対応した静
電潜像が形成される。この潜像を現像ユニット17により
現像すると、画像濃度に応じたトナー像が感光体14上に
形成される。

一方、給紙カセット18に収納された記録紙19は給紙コ
ロ20等の給紙動作により繰出され、レジストローラ21に
より所定タイミングで転写ベルト22上に送られる。転写
ベルト22上を搬送される記録紙19が感光体14の下部を通
過する間、転写チャージャ23の作用により感光体14上の
トナー像が記録紙19に転写される。転写後、記録紙19は
分離チャージャ24の作用により剥離されて定着ユニット
26に送られ、定着を受け、排紙ローラ27により排紙トレ
イ28上に排出される。

なお、転写後、感光体14上に残留したトナーはクリー
ニングユニット29で除去され、転写ベルト22表面に付着
したトナーはクリーニングユニット30で除去され、各々
廃ボトル31に排出される。また、感光体14表面の残留電
荷は除電ランプ32により除電消去される。

また、電装部をみると、第３図に示すように、前述し
たスキャナユニット１、プリンタユニット２、画像処理
部10とともに、各種処理モードの入力及び表示等を行う
ための操作表示ユニット33、これらの各ユニット1,2,33
中の制御部と通信を行い、複写機全体を制御したり画像
処理部10の設定等を行うシステム制御ユニット34等によ
り構成されている。このような電装部を有する複写機本
体35に対して、外部機器36が接続可能とされており、複
写機本体35と外部機器36との間の通信により画像信号を
授受し得るように構成されている。

なお、本実施例のデジタルカラー複写機は、A3サイズ
の原稿画像の読取り及び書込みが可能であり、その画素
密度は16画素/mmであるとする。

以下、各部の構成及び動作を個別に順に説明する。

〔スキャナユニット１〕…第４図及び第５図参照 第４図にスキャナユニット１の電装部構成を示す。原
稿の反射光が入射されるCCD7は基板上に千鳥状に配置さ
れた５つのCCDカラーセンサチップ7a〜7eにより構成さ
れており、クロックドライバ51から出力される動作制御
用のクロックによって駆動される。ここに、CCDカラー
センサチップ7aの出力信号は、プリアンプ回路52で増幅
された後、シェーディング補正回路53に入力される。こ
のシェーディング補正回路53は蛍光灯５の照明むら、CC
D内部の受光素子の感度むら、暗電流に対する補正等を
施す回路であり、その出力はA/D変換器54によって８ビ
ットのデジタル信号に変換される。白レベルメモリ55及
び暗電流メモリ56は、各々原稿部分に先立って走査され
る白色基準板と黒色基準板の読取り結果を記憶する回路
で、シェーディング補正回路53ではこれらのメモリ55,5
6の出力に応じて出力する画像信号のレベルを調整し、
上述した補正を実現している。このような出力信号処理
回路57aは、他のCCDカラーセンサチップ7b〜7eについて
も、同様に出力信号処理回路57b〜57eとして設けられて
いる。

また、出力信号処理回路57b,57dの出力に対してはデ
ィレイ回路58b,58dが接続されている。これらのディレ
イ回路58b,58dは入力された画像信号を遅延する回路で
あり、これによって、千鳥状配置のCCDカラーセンサチ
ップ7a〜7e間の副走査方向のずれd_CCDが補正され、原稿
面での同一線上の画像信号となってRGB分離回路59に入
力される。

なお、本実施例のスキャナユニット１では副走査方向
の変倍をキャリッジ８の移動速度を変更することで実現
しているので、必要となるディレイ量は変倍率によって
変化する。即ち、d_CCD×変倍率/100/16ラインとなる。
これに対し、本実施例のディレイ回路58b,58dは変倍に
相当するライン数のディレイ用メモリを有しており、縮
小及び等倍ではメモリによって遅らせるライン数を制御
することにより、また、拡大ではライン単位でメモリへ
の書込みを禁止させるとともにその読出しを重複させる
ことによって、必要とするディレイ量を実現している。
このため、拡大を行う場合も、必要とするディレイ用メ
モリの容量は等倍と同じとなる。

また、CCDカラーセンサチップ7a〜7eは第５図に示す
ようにR,G,Bフィルタ60が順番に並んだ構造となってい
るため、出力される画像信号はRGBの各信号が混在した
状態となっている。そこで、前記RGB分離回路59によ
り、並列して送られてくるこれらの５つのCCDカラーセ
ンサチップ7a〜7eからの画像信号を１本に統合するとと
もに、これらの信号を各色に分離される。このように統
合・分離された画像信号Rs,Gs,Bsは画像処理部10に出力
される。

また、このスキャナユニット１にはユニット全体を制
御するスキャナ制御回路61が設けられている。このスキ
ャナ制御回路61は、CPU62、ROM63、RAM64を始めとし、
前記システム制御ユニット34と通信を行うためのシリア
ルI/O回路65やパラレルI/O回路66等から構成されるマイ
クロコンピュータシステムである。また、前記パラレル
I/O回路66はホームポジション（HP）センサ67等の各種
センサ信号の入力、前記ディレイ回路58b,58dに対する
ディレイ量の設定等を行うための信号の出力、キャリッ
ジ駆動モータ９や蛍光灯５等の各種負荷を駆動する駆動
回路68を制御する信号の出力等を行うためのものであ
る。即ち、スキャナ制御回路61はROM63に記憶されたプ
ログラムによって動作し、システム制御ユニット34から
の指令や各種センサ信号に応じて各回路の設定や各種負
荷の駆動制御を行う。

なお、69は基準クロック発生回路であり、前記画像処
理部10から出力されたライン同期信号SYNCsに基づいて
各種同期信号を出力している。また、上述した各回路
は、この信号に同期して動作する。さらに、この基準ク
ロック発生回路69はスキャナユニット１内のライン同期
信号及び画素同期信号CKsを、画像処理部10に出力して
いる。

〔画像処理部10〕…第６図参照 画像処理部10全体の構成を第６図に示す。概略的に
は、同期信号発生回路71により発生される画像同期信号
S₁₀に応じて制御される主走査変倍回路72、加工処理回
路73、第１フィルタ処理回路74、外部I/F回路75、第１
γ変換処理回路76、色補正回路77、UCR処理回路78、第
２γ変換処理回路79、原稿サイズ検出回路80、第２フィ
ルタ処理回路81、多値ディザ処理回路82及び遅延処理回
路83を、RGB分離回路59の出力側に順に接続してなる。
また、領域制御回路84も設けられている。これらの構成
要素を順に説明する。

≪タイミング発生部≫…第７図ないし第９図参照 同期信号発生回路71は、プリンタユニット２から出力
されるライン同期信号SYNCp及びシステム制御ユニット3
4から出力される制御信号BUSoの設定に基づいて、画像
処理部10における画像同期信号S₁₀を発生する回路であ
り、例えば第７図に示すように構成される。

まず、同期信号発生回路71における基準クロック信号
S₁₁を発生するクロックジェネレータ101が設けられ、そ
の出力側には基準クロック信号S₁₁を２分周したクロッ
ク信号S₁₂を生成するフリップフロップ102が接続されて
いる。一方、プリンタユニット２から出力されたライン
同期信号SYNCpを第８図中に示すように前記クロック信
号S₁₂に同期したライン同期信号SYNCsに変換する波形整
形回路103が設けられている。また、２倍周期のライン
同期信号S₁₃を生成するフリップフロップ104及びORゲー
ト105も接続されている。これらの信号S₁₁,S₁₂、SYNCs,
S₁₃は画像信号の受信速度の切換え手段を構成するセレ
クタ106に入力され、何れかが画像処理部10における画
素同期信号S₁₀₁、ライン同期信号S₁₀₂として選択出力さ
れる。このため、セレクタ106には制御信号BUSoによっ
て同期信号レジスタ107に設定された信号S₁₄に応じて選
択動作をする。なお、本実施例では画素同期信号及びラ
イン同期信号の切換え等によって、高速モードと低速モ
ードとの２つのモードで動作可能とされており、特に後
者の低速モードはOHPシートや厚紙等の定着性を要求さ
れる記録紙を用いた場合に選択される。

また、ライン同期信号S₁₀₂でクリアされ画素同期信号
S₁₀₁をカウントするカウンタ108が設けられ、このカウ
ンタ108出力は各々コンパレータ109,110に入力されてい
る。これらのコンパレータ109,110には同期信号レジス
タ107に設定されている主走査方向の有効画像領域の開
始点を表す信号と終了点を表す信号も入力されており、
これによってNANDゲート111の出力は、主走査方向の非
有効画像範囲においてＨレベルとなる。また、NANDゲー
ト111の出力信号は主走査方向イレース信号S₁₀₃として
多値ディザ処理回路82に出力される。

また、制御信号BUSoによって設定される信号S₁₅,S₁₆
はライン同期信号S₁₀₂に同期してフリップフロップ112
で保持され、各々フレーム同期信号S₁₀₄、副走査方向イ
レース信号S₁₀₅として出力される。

第９図はこのような各信号生成を示すタイミングチャ
ートである。

第６図に戻ると、同期信号発生回路71から出力された
画像同期信号S₁₀は画像処理部10の各回路、スキャナユ
ニット１、システム制御ユニット34等に入力される。ま
た、スキャナユニット１から出力された画像信号Rs,Gs,
Bs及び同期信号CLKsは主走査方向変倍回路72に入力され
る。

≪主走査変倍≫…第10図ないし第13図参照 主走査変倍回路72は画像信号Rs,Cs,Bsに主走査方向の
変倍処理等を施して、処理済みの画像信号S_20R,S_20G,S
_20Bを出力するものであり、この主走査変倍回路72は各
々の色画像信号毎に独立した処理回路72_R,72_G,72_Bによ
り構成されているが、構成自体は同じであり、例えば第
10図に示すように構成されている。ここでは、画像信号
Rsに対する回路例とする。

まず、入力された画像信号Rs等は同期信号CLKsに従っ
て画像記憶手段となるFIFO（ファースト・イン・ファー
スト・アウト）メモリ121,122に書込まれる。ここで、
同期信号CLKsは第11図に示すような画像信号Rs等の画素
同期信号S₂₁とライン同期信号S₂₂よりなる。また、書込
みゲート回路123は制御信号BUSoにより設定されたライ
ン先端の書込み開始位置を示す信号を出力する回路で、
この信号により前記FIFOメモリ121,122への画像信号の
書込みが規制される。なお、FIFOメモリ121,122は例え
ば日本電気（株）製のμPD42505C等の１ライン分余りの
画像信号を記憶し得る容量のメモリと、独立制御が可能
な書込み用／読出し用のアドレスカウンタ内蔵の素子で
ある。

これらのFIFOメモリ121,122に書込まれた画像信号
は、前記同期信号発生回路71が出力するライン同期信号
S₁₀₂と変倍処理回路124が出力する読出しクロックS₂₃₁
によって読出され、シフトレジスタ125に書込まれる。

なお、フリップフロップ126はライン同期信号S₁₀₂が
入力される度に出力を反転し、FIFOメモリ121,122の書
込み／読出しをトグル制御する。

前記シフトレジスタ125からは連続した４画素の画素
信号S₂₄₁〜S₂₄₄が出力され、各々乗算回路127の各部に
入力される。乗算回路127の各部は前記変倍処理回路124
から出力される係数切換え信号S₂₃₃によって第１表のよ
うに各 部毎に決まる係数により、入力された画像信号を乗算処
理し、その結果を出力する。乗算回路127の各部の乗算
結果は加算整形回路128に入力されて合計され、さら
に、オーバフロー及び負値の処理が行われ、FIFOメモリ
129に出力される。

なお、シフトレジスタ125、乗算回路127及び加算整形
回路128は、第12図に示すようにCCDによりサンプリング
された画像信号D₁〜D₄から変倍後の仮想サンプリング点
の画像信号値を補間演算するために設けられている。ま
た、第１表に示した係数は標本化関数に基づいて決めら
れており、係数の選択は仮想サンプリング点とCCD画像
信号D₂との距離δにより決定される。

FIFOメモリ129への書込みは、変倍処理回路124が出力
する書込みクロックS₂₃₂とライン同期信号S₁₀₂によって
制御され、その読出しは同期信号発生回路71が出力する
画素同期信号S₁₀₁とライン同期信号S₁₀₂によって行われ
る。また、その出力はマスク処理回路130に入力され
る。マスク処理回路130では変倍処理回路124から出力さ
れるマスク信号S₂₃₄に応じて画像信号を白色化する回路
であり、処理を施した画像信号S_20R等（S_20G,S_20B）を
出力する。

変倍処理回路124は上述した仮想サンプリング点の位
置を計算し、読出し及び書込みクロック信号S₂₃₁,
S₂₃₂、係数切換え信号S₂₃₃及びマスク信号S₂₃₄を出力す
る回路で、例えば第13図に示すように構成されている。
図中、131は倍率の逆数を出力する回路であり、この倍
率の逆数は倍率レジスタ132の出力S₃₀、副走査方向の累
積変化量S₃₁、及び主走査方向の累積変化量S₃₂の総和と
して加算回路133から出力される。ここで、倍率レジス
タ132の出力S₃₀は制御信号BUSoによって設定された値
を、領域制御回路84から出力された領域信号S₃₃₁によっ
て選択することで決定される。また、副走査方向の累積
変化量S₃₁は制御信号BUSoによって副走査方向増減レジ
スタ134に設定された増減値を領域信号S₃₃₂により選択
し、それを加算器135及びフリップフロップ136により、
ライン同期信号S₁₀₂が入力される毎に累積加算していく
ことで決められる。この累積変化量はフレーム同期信号
S₁₀₄によってクリアされる。主走査方向の累積変化量S
₃₂は制御信号BUSoによって主走査方向増減レジスタ137
に設定された増減値を領域信号S₃₃₃により選択し、それ
を加算器138及びフリップフロップ139により、ORゲート
140の出力するクロックが入力される毎に累積加算して
いくことで決められる。この累積変化量はライン同期信
号S₁₀₂によってクリアされる。このような倍率逆数出力
回路131から出力される倍率の逆数を示す信号は、整数
部信号S₃₄₁と小数部信号S₃₄₂とに分けられて処理され
る。

整数部信号S₃₄₁はコンパレータ141に入力され、拡大
か否か（即ち、整数部が０か否か）の判定が行われる。
即ち、拡大であれば信号S₃₅₁はＨレベル、信号S₃₅₂はＬ
レベルとなり、縮小（等倍を含む）の時はこの逆とな
る。

ここに、拡大の場合の動作を説明する。この場合、NO
Rゲート142の出力は常にＬレベルとなるので、ORゲート
143から出力される書込みクロック信号S₂₃₂とORゲート1
40から出力されるクロック信号は、画素同期信号S₁₀と
等しくなる。このORゲート140の出力はフリップフロッ
プ144を制御しているので、加算器145、セレクタ146と
このフリップフロップ144は画素同期信号が入力される
度に小数部信号S₃₄₂の累積加算を行う。フリップフロッ
プ144から出力される累積結果の上位ビット、例えば第
１表の場合は３ビットは係数切換え信号S₂₃₃として出力
される。なお、セレクタ146はライン同期信号S₁₀₂が入
力されている間（Ｌレベル）は制御信号BUSoによってオ
フセットレジスタ145aに設定されたオフセット信号を出
力するので、ライン同期信号解除後のフリップフロップ
144の出力はオフセット信号と等しくなる。このオフセ
ット信号は、第５図に示したカラーイメージセンサ構造
によって生ずるRGB間の中心位置の差を補正演算するの
に用いられる。即ち、オフセットレジスタ145aに設定さ
れるオフセット信号は主走査変倍回路72_R,72_G,72_B毎に
異なっている。

一方、加算器145のキャリー出力信号は加算器146aに
入力され、さらにその出力はセレクタ147を介して（NOR
ゲート142の出力は常にＬレベル）、コンパレータ148に
入力されている。なお、拡大の場合、整数部信号S₃₄₁は
０であるのでコンパレータ148の入力は加算器145にキャ
リー信号が生じた場合だけ１となり、その他の場合は０
となる。コンパレータ148は入力が１の場合にＨレベル
の信号を出力するもので、この場合はNORゲート149の出
力はＬレベルとなり、ORゲート150からは読出しクロッ
ク信号S₂₃₁が出力される。なお、拡大の場合、信号S₃₅₂
は常にＬレベルであるので、読出しクロックが発生する
のは加算器145にキャリー信号が生じた場合だけであ
る。

次に、縮小の場合の動作を説明する。この場合、NOR
ゲート149の出力は常にＨレベルとなるので、ORゲート1
50から出力される読出しクロック信号S₂₃₁は画素同期信
号S₁₀と等しくなる。また、ライン同期信号S₁₀₂によっ
てフリップフロップ151がクリアされると、コンパレー
タ152は入力が１又は０となるので、Ｈレベルを出力
し、その結果、NORゲート142の出力はＬレベルとなる。
これにより、ライン同期信号がＨレベルに変化した直後
に整数部信号S₃₄₁がフリップフロップ151に記憶され
る。一方、フリップフロップ151の出力はディクリメン
ト回路153a、セレクタ147を介して再びフリップフロッ
プ151に入力されており、これはフリップフロップ151の
値がディクリメントされて１になりNORゲート142の出力
がＬレベルになるまで繰返される。

一方、NORゲート142の出力がＬレベルになるとORゲー
ト140はクロックを発生し、フリップフロップ144に記憶
されていた小数部の累積値と倍率の逆数S₃₄₁,S₂₄₂の和
がフリップフロップ144,151に記憶される。また、その
次の画素同期信号S₁₀のサイクルでは、フリップフロッ
プ153の作用によって書込みクロックS₂₃₂がORゲート143
から出力される。

ついで、ORゲート150にはカウンタ154が接続されてい
る。このカウンタ154はライン同期信号S₁₀₂によりクリ
アされ、読出しクロック信号S₁₀₁をカウントし、その出
力はコンパレータ155に入力される。また、有効画像幅
レジスタ156は制御信号BUSoによって設定され、前記書
込みゲート回路123に設定するライン先端の書込み開始
位置と原稿の主走査方向の有効範囲によって決まる有効
画像信号数（第11図参照）を示す信号を出力する回路
で、この出力もコンパレータ155に入力される。従っ
て、コンパレータ155はカウンタ154の出力が有効画像信
号数に達すると、Ｈレベルを出力し、カウンタ157のカ
ウント動作を禁止する。このカウンタ157はライン同期
信号S₁₀₂でクリアされ、ORゲート158を介して入力され
る書込みクロック信号S₁₀₁をカウントしており、その出
力はライン同期信号S₁₀₂でカウンタ157がクリアされる
前にフリップフロップ159に保持される。カウンタ160は
ライン同期信号S₁₀₂でクリアされ、画素同期信号S₁₀を
カウントしており、その出力はコンパレータ161に入力
される。コンパレータ161にはフリップフロップ159の出
力信号も入力されており、カウンタ160の出力がフリッ
プフロップ159の出力値に達するまで白色化を禁止する
マスク信号S₂₃₄を出力する。

このように本実施例の主走査変倍回路72によれば、倍
率の不連続的な切換えと、主走査及び副走査両方向の連
続的な倍率変更が、制御信号BUSoによる倍率逆数出力回
路131への設定と領域信号S₃₃による制御により実現でき
る。また、倍率の不連続な切換えや副走査方向の連続的
な倍率変更に伴って、変倍処理後の主走査方向の有効画
像範囲はライン毎に変化するが、本実施例ではFIFOメモ
リ121,122からの読出しが有効画像範囲内の時にFIFOメ
モリ129に書込んだ画素数をカウントし、このFIFOメモ
リ129から画像信号を読出す時にその画素数を越えた場
合は画像信号を白色化するので主走査方向のイレース制
御が容易となる。

再度、第６図に戻ると、このような主走査変倍回路72
から出力される画像信号S_20R,S_20G,S_20Bは加工処理回路
73に入力される。

≪加工処理部≫…第14図ないし第16図参照 加工処理回路73は、画像信号S_20R,S_20G,S_20Bに主走査
方向のシフト処理等を施し、処理済みの画像信号S_35R,S
_35G,S_35Bを出力する回路であり、第14図に示すように構
成される。

まず、画像信号S_20R,S_20G,S_20Bは各々ラインバッファ
回路171_R,171_G,171_Bに入力される。なお、これらのライ
ンバッファ回路171_R,171_G,171_Bは同様な構成であり、こ
こではラインバッファ回路171_Rのみを詳細に示す。ライ
ンバッファ回路171_Rに注目すると、画像信号S_35Rはバッ
ファ172に入力されており、メモリ制御回路173から出力
され信号レベルが相異なる制御信号S₃₆₁,S₃₆₂によって
ラインメモリ174,175に選択的に出力される。例えば、
制御信号S₃₆₁がＨレベルで画像信号がラインメモリ174
に出力される場合、ラインメモリ174のI/O端子は制御信
号S₃₆₁によりハイインピーダンス状態になり、メモリ制
御回路173から出力されるアドレス信号S₃₇₁及びライト
イネーブル信号S₃₈₁によってラインメモリ174に画像信
号S_20Rが書込まれる。この時、制御信号S₃₆₂はＬレベル
になっており、ラインメモリ175からはアドレス信号S
₃₇₂に応じた画像信号が読出される。また、セレクタ176
はこのラインメモリ175から出力された画像信号の選択
状態にある。一方、制御信号S₃₆₁がＬレベルの場合は、
画像信号S_20Rがラインバッファ175に書込まれ、セレク
タ176はラインバッファ175から読出された画像信号を出
力する。

ここに、メモリ制御回路173はラインバッファ回路171
_R,171_G,171_B等に対する制御信号を出力する回路で、例
えば第15図に示すように構成されている。まず、カウン
タ177は、通常、セレクタ178を介して入力されるライン
同期信号S₄₀でクリアされ、画素同期信号S₄₁をカウント
しており、その出力は前記ラインメモリ174,175の下位
書込みアドレス信号等として使用される。また、アップ
ダウンカウンタ179は制御信号BUSoにより設定される読
出し開始アドレスにライン同期信号S₄₀によって初期化
され、画像同期信号S₄₁をカウントしており、その出力
はラインメモリ174,175の下位読出しアドレス信号とし
て使用される。また、フリップフロップ180は読出し開
始アドレスと同時に入力されるアップ・ダウンの制御信
号とラインメモリ174,175の上位アドレス信号を保持し
ている。なお、システム制御ユニット34は読出し開始ア
ドレスとアップ・ダウンの制御信号によって斜体処理や
鏡像処理を実現する。

また、フリップフロップ181はラインメモリ174,175等
のトグル切換え用の制御信号S₃₆₁,S₃₆₂を出力してお
り、この出力はセレクタ182,,183による下位アドレス信
号の選択出力、ORゲート184,185によるライトイネーブ
ル信号S₃₈₁,S₃₈₂のマスクに使用される。

ついで、前記アップダウンカウンタ179の出力は、コ
ンパレータ186,187にも入力されている。これらのコン
パレータ186,187の他方の入力には、制御信号BUSoによ
って有効画像範囲レジスタ188に設定された主走査方向
の有効画像範囲の開始位置と終了位置を表す信号S₄₂,S
₄₃が各々入力されている。コンパレータ186,187の出力
はORゲート189に入力されている。よって、ORゲート189
の出力信号S₄₄はラインメモリ174,175の下位読出しアド
レスが有効画像範囲内であるか否かを表している。

再度、前記ラインバッファ回路171_Rに注目すると、信
号S₃₉はセレクタ176のゲート端子に入力されており、こ
れによってラインメモリ174,175からの読出しが有効画
像範囲内の時に、セレクタ176はラインメモリ174又は17
5からの画像信号を出力し、範囲外の時は白色（全ビッ
トＨ）の画像信号を出力する。

セレクタ176から出力された画像信号は、セレクタ190
及びレベル検出回路191に入力される。

レベル検出回路191は制御信号BUSoにより設定された
値と画像信号とを比較する回路である。本例では、３種
類の値a,b,cが設定可能であり、これらの設定値は各々
画像信号Diのほうが小さいかどうかを比較するコンパレ
ータと画像信号の上位ビットDi′との一致を検出する２
つのコンパレータに入力されて、各々の比較結果が信号
S₄₅₁,S₄₆₁,S₄₇₁として出力される。

なお、上述したようにラインバッファ回路171_R,171_G,
171_Bは同様な構成をしているがレベル検出回路191等の
値a,b,cは各々独立して設定できるようになっている。

ラインバッファ回路171_R〜171_Bから出力される信号S
₄₅,S₄₆,S₄₇等は、影付け制御回路192中のORゲート193及
びセレクタ194に入力される。セレクタ194はORゲート19
3の出力がＨレベルの時（即ち、画像信号が白から離れ
ている時）に、制御信号BUSoにより設定され影長レジス
タ195から出力される影の長さを表す信号S₄₈と信号
S₄₇₁,S₄₇₂,S₄₇₃を選択し、ORゲート193の出力がＬレベ
ルの時（即ち、画像信号が白に近い時）は影領域判定回
路196が出力する信号S₄₉,S₅₀を選択してラインメモリ19
7に出力する。なお、このラインメモリ197に出力される
信号S₅₁の影の長さを表し、信号S₅₂は影の色を表してい
る。

ラインメモリ197の制御は、メモリ制御回路173から出
力されたアドレス信号S₃₇₃とラインイネーブル信号S₃₈₃
により行われており、アドレス信号S₃₇₃により指定され
たアドレスのデータが読出され、影領域判定回路196に
出力された後、セレクタ194から出力されるデータが同
一アドレスに書込まれる。なお、ラインメモリ197から
データを読出している間、セレクタ194の出力は信号S
₃₈₃によりハイインピーダンス状態になっている。

前記影領域判定回路196は影付け領域の判定等を行う
回路であり、例えば第16図に示すように構成される。ま
ず、ラインメモリ197から出力された信号S₅₁,S₅₂はフリ
ップフロップ198により信号S₃₈₃の立下りにより保持さ
れる。フリップフロップ198が出力する影の長さを表す
信号S₅₃はコンパレータ199により長さが０であるか判定
され、０の時はそのまま、０でない時は長さを１減じた
信号がセレクタ200により選択されてフリップフロップ2
01に出力される。このフリップフロップ201はセレクタ2
00が出力する信号とフリップフロップ198が出力する影
の長さを表す信号S₅₄を１画素分遅延して、第14図中に
示すセレクタ194に出力する。また、コンパレータ199に
より判定された影の長さが０でなく、かつ、信号S₅₅が
Ｌレベルの時は影領域であると判定され、セレクタ202
はフリップフロップ198が出力する影の色を表す信号S₅₄
を選択し、また、それ以外の時は全ビットＬの信号（色
無し）を選択して反転信号S₅₀として出力する。

再度、第14図を参照すると、影領域判定回路196から
出力された信号S₅₀₁,S₅₀₂,S₅₀₃はNORゲート203,204,205
に入力される。また、ラインバッファ回路171_R,171_G,17
1_Bから出力される信号S₄₆₁〜S₄₇₃等の信号は、各々NAND
ゲート206,207に入力されており、これにより、画像信
号が表す色と設定された色との一致が検出され、その結
果はNORゲート208,209に入力される。

一方、領域信号S₃₃₄,S₃₃₅は処理無し／影付け処理／
指定色・色変換処理1/2の選択信号であり、デコーダ210
を介して前記NORゲート203,204,205,208,209に入力され
ている。即ち、NORゲート203〜205は領域信号S₃₃により
影付け処理が選択され、かつ、各色毎の影領域の判定結
果が真であるとき、Ｈレベルの信号を出力し、NORゲー
ト208は指定色・色変換１が選択され、かつ、画像信号
の表す色が設定された色（ｂ等）に一致した時にＨレベ
ルの信号を出力し、NORゲート209は指定色・色変換２が
選択され、かつ、画像信号の表す色が設定された色（ｃ
等）に一致した時にＨレベルの信号を出力する。

色選択回路211_R,211_G,211_Bには前記NORゲート203,20
4,205、208,209の出力信号に各々対応した値が制御信号
BUSoにより設定されており、色選択回路211は各NORゲー
トの出力信号がＨレベルになると対応する値を、また、
各NORゲートの出力が全てＬレベルの時はセレクタ190_R,
190_G,190_Bからの信号を、各々画像信号S_35R,S_35G,S_35B
として出力する。

また、パターン発生回路212は、画像処理部動作チェ
ック用パターンの画像信号等を画像同期信号S₁₀に同期
して出力する回路であり、制御信号BUSoによってこれら
のパターンが選択され、同時に、パターン発生回路212
が出力する画像信号をセレククタ190_R,190_G,190_Bに選択
させるか否かの設定も行われる。

さらに、画像信号選択回路213はラインメモリ174又は
175等に記憶された画像信号を選択して信号線BUSi上に
出力する回路で、画像信号の選択等は制御信号BUSoによ
って行われる。

即ち、システム制御ユニット34は原稿走査時の副走査
方向の位置に応じて第15図のフリップフロップ180に設
定する上位アドレス信号を切換え、これにより、ライン
メモリ174,175に記憶した画像信号を書換えないように
する。その後、読出し制御レジスタ214の設定を変え、
制御信号BUSoからライン同期信号S₄₁と画素同期信号S₄₂
とを発生させて主走査方向の位置を調整し、ラインメモ
リ174,175等から出力される画像信号を画像信号選択回
路213により選択して取込む。

このように、本実施例ではシステム制御ユニット34が
原稿の所定の位置の色を検出できるので、原稿の色に応
じたレベル検出回路178や色選択回路211等の設定が可能
となっている。

再度、第６図に着目すると、加工処理回路73から出力
された画像信号S_35R,S_35G,S_35Bは第１フィルタ処理回路
74に入力される。

≪第１フィルタ処理部≫…第17図参照 フィルタ処理手段となる第１フィルタ処理回路74は、
画像信号S_35R,S_35G,S_35Bに３ライン×５画素の２次元フ
ィルタ処理を施し処理済みの画像信号S_55R,S_55G,S_55Bを
出力する回路である。第１フィルタ処理回路74は各々画
像信号毎に独立した処理回路74_R,74_G,74_Bにより構成さ
れており、その個々は第17図に示すように構成されてい
る。

まず、入力された画像信号S₃₅はFIFOメモリ221に入力
され、さらにその出力はFIFOメモリ222に入力されてい
る。また、画像信号S₃₅及びFIFOメモリ221,222の出力
は、各々回路ブロック223a〜223cに入力されている。即
ち、回路ブロック223には連続した３ラインの各画像信
号が同時に入力されている。なお、これらの回路ブロッ
ク223a〜223cは何れも同じ構造であるため、図中では、
回路ブロック223bのみにその内部構造を示す。

回路ブロック223bには連続した５画素の画像信号を保
持する５段のフリップフロップ224a〜224eがあり、各ラ
インの中心画素に対して対称の位置にある画像信号同士
は、加算器225,226によって加算処理される。また、回
路ブロック223bからは中心画素S_56bと加算結果S_57b,S
_58bなる画像信号が出力されている。

３ラインの画像信号のうち、両端に位置する回路ブロ
ック223a,223cの出力は、各々対応する信号同士が加算
器227,228,229により加算処理され、画像信号S₅₃,S₆₀,S
₆₁として出力される。

以上の処理によって、対称位置にある画像信号の総和
が求められる。つぎに、重み付けが等しい画像信号同士
（S_57bとS₆₀、S_58bとS₅₉）が、加算器230,231により加
算される。

なお、このフィルタ回路のフィルタ係数は、第 ２表に示すような平滑化２種、エッジ強調４種及びスル
ーからの選択が可能とされている。ここで、平滑化２種
及びエッジ強調４種からの選択は、制御信号BUSoによっ
て書込まれた係数選択レジスタ232の出力値によって決
定される。また、平滑化／エッジ強調／スルーの切換え
は、領域信号S₃₃₆,S₃₃₇により制御されている。

つぎに、重み付け加算が行われる。

平滑化処理では、加算器433によって画像信号S₆₃,S₆₁
が重み付け加算され、乗算器434は係数選択レジスタ232
の出力信号S₆₄₁に応じた係数で画像信号S₆₂を乗算処理
し、さらに、これらの２つの演算結果は加算器435によ
って加算される。一方、乗算器436は信号S₆₄₁に応じた
係数で画像信号S_56bを乗算処理し、その結果は、加算器
437によって前記加算器435の出力と加算される。さら
に、この加算結果は乗算器438によって信号S₆₄₁に応じ
た乗算処理を受け、セレクタ439に出力される。

一方、エッジ強調処理では画像信号S₆₂,S₆₃が加算器4
40によって重み付け加算され、その結果は符号変換回路
441によって２の補数信号に変換される。乗算器442は係
数選択レジスタ232の出力信号S₆₄₂に応じた係数で画像
信号S_56bを乗算処理し、その結果は、加算器443によっ
て符号変換回路441の出力とともに加算される。さら
に、この出力は乗算器444によって信号S₆₄₂に応じた係
数の乗算処理が施され、前記セレクタ439に出力され
る。

領域信号S₃₃₆は平滑化／エッジ強調の切換え信号であ
り、セレクタ439はこの信号S₃₃₆に応じて乗算器438の平
滑化出力と乗算器444のエッジ強調出力とを選択し、整
形回路445に出力する。この整形回路445は入力された信
号のオーバフロー及び負値の処理を行う回路であり、そ
の結果をセレクタ446に出力する。一方、このセレクタ4
46の他方の入力端子には５×３画素の中心にあたる画素
信号S_56bが入力されており、領域信号S₃₃₇はスルー／平
滑化又はエッジ強調の切換えに使用される。また、セレ
クタ446の出力はフリップフロップ447を介して画像信号
S_55R等として出力される。

以上、説明したように、本回路によれば、平滑化／エ
ッジ強調／スルーの処理の切換えが、領域信号S₃₃によ
りリアルタイムで制御できる。また、第６図に示した第
１フィルタ処理回路74では係数選択レジスタ232の設定
を処理回路74_R,74_G,74_B毎に行える。

再度、第６図に着目すると、第１フィルタ処理回路74
から出力される画像信号S_55R,S_55G,S_55Bは外部I/F75に
入力される。

≪I/F部≫…第１図、第18図及び第19図参照 外部I/F回路75は受信手段及び送信手段を構成し、画
像処理部10と外部機器36とが画像信号の授受を行うため
の回路であり、例えば第１図に示すように構成されてい
る。

第１図を参照すると、画像信号S_55R,S_55G,S_55Bはセレ
クタ451に入力されており、外部機器36から画像信号が
送られてこない場合は、この画像信号S_55R,S_55G,S_55Bが
セレクタ451により選択され、フリップフロップ452を介
して画像信号S_65R,S_65G,S_65Bとして出力される。

また、外部機器36から画像信号が入力される場合は、
セレクタ451の他方の入力端子にこの外部機器36から送
られてきた画像信号が入力されている。即ち、外部機器
36から送られてくる画像信号S₆₆₅は、バッファ453、セ
レクタ454、フリップフロップ455を介して画像記憶手段
となるFIFOメモリ456又は457に書込まれる。ここで、こ
れらのFIFOメモリ456,457への書込みの制御には、外部
機器36から送られてくる画素同期信号S₆₆₁とライン同期
信号S₆₆₂、或るいは、同期信号分周回路458が出力する
画素同期信号S₆₇₈が、セレクタ459で選択されて使用さ
れる。また、FIFOメモリ456,457からの読出しは前記同
期信号分周回路458が出力し、セレクタ460によって選択
された画素同期信号S₆₇₅とライン同期信号S₆₇₆により行
われ、読出された画像信号はフリップフロップ461を介
して前記セレクタ451に入力されている。これらの同期
信号分周回路458及びセレクタ459,460により書込み／読
出し制御用の制御手段462が構成されている。

なお、セレクタ451による画像信号の選択は、同期信
号分周回路458から出力される選択信号S₆₇₁により制御
されており、これにより、スキャナユニット１側からの
画像信号S_55R,S_55G,S_55Bと外部機器36からの画像信号S
₆₆₅との合成出力も可能となっている。

この外部I/F回路75は外部機器36に対して画像信号を
出力することもできる。この場合、後述する第１γ変換
回路76から出力された画像信号S_70R,S_70G,S_70Bがセレク
タ454により選択され、フリップフロップ455を介してFI
FOメモリ456又は457に書込まれる。ここで、FIFOメモリ
456,457への書込み制御には、同期信号分周回路458から
出力され、セレクタ459によって選択された画素同期信
号S₆₇₇とライン同期信号S₆₇₈により行われる。また、FI
FOメモリ456,457からの読出しは、外部機器36から送ら
れてくる画素同期信号S₆₆₁とライン同期信号S₆₆₂、或る
いは同期信号分周回路458が出力する画素同期信号S₆₇₆
により行われ、読出された画像信号はフリップフロップ
461、バッファ453を介して外部機器336に送信される。

なお、バッファ453の入出力の選択及びセレクタ454の
選択制御や、セレクタ459,460の選択制御は、制御信号B
USoにより設定される入出力選択レジスタ463の出力信号
により行われる。

また、同期信号分周回路458から出力されるフレーム
同期信号S₆₇₂、ライン同期信号S₆₇₃及び画素同期信号S
₆₇₄は、バッファ464を介して外部機器36に出力されてお
り、外部機器36はこれらの信号に基づいた画像信号の入
出力、或るいは、これらの信号から外部機器36で生成し
た画素同期信号S₆₆₁、ライン同期信号S₆₆₂に基づいた画
像信号の入出力を行う。

上述した同期信号分周回路458は画像同期信号S₁₀、領
域信号S₃₃₈及び制御信号BUSoによる設定に基づく画像同
期信号S₆₇₂〜S₆₇₈、セレクタ451の選択信号S₆₇₁、FIFO
メモリ456,457のトグル制御信号S₆₇₉,S₆₇₁₀を出力する
回路である。なお、この外部I/O回路75では、外部機器3
6との画像信号の授受を、複写機本体35の画素密度（高
解像度モード）とその1/2の画素密度（標準モード）と
の２通りで行えるようになっており、同期信号分周回路
458ではこの密度変換のための画像同期信号を生成して
いる。

第18図に高解像度モード時の画像同期信号の概要を示
し、第19図に標準モード時の画像同期信号の概要を示
す。第18図に示すように、高解像度モードでは同期信号
発生回路71の出力するライン同期信号S₁₀₂及び画素同期
信号S₁₀₁がそのまま同期信号分周回路458から出力され
る。また、トグル制御信号S₆₇₉,S₆₇₁₀はライン同期信号
S₆₇₃,S₆₇₆,S₆₇₈を出力する度に反転して、FIFOメモリ45
6,457の読出し／書込みを切換える。

また、第19図に示すように標準モードでは、ライン同
期信号S₁₀₂を２分周した信号S₆₇₃,S₆₇₈、この信号によ
り反転するトグル制御信号S₆₇₉,S₆₇₁₀、画素同期信号S
₁₀₁を２分周、４分周した信号が同期信号分周回路458に
より生成され、外部機器36には２分周したライン同期信
号S₆₇₃と４分周した画素同期信号S₆₇₄とが出力される。
外部機器36から画像信号が入力される場合、セレクタ45
9には２分周したライン同期信号S₆₇₈と４分周した画素
同期信号S₆₇₇とが出力され、セレクタ460には分周しな
いライン同期信号S₆₇₆と２分周した画素同期信号S₆₇₅と
が出力される。これにより、外部機器36から送られてく
る画像は２倍に拡大されて複写機本体35に取込まれる。
また、外部機器36に画像信号を出力する場合は、セレク
タ459には分周しないライン同期信号S₆₇₆と２分周した
画素同期信号S₆₇₅とが出力され、外部機器36には２分周
したライン同期信号S₆₇₃と４分周した画素同期信号S₆₇₄
とが出力される。これにより、外部機器36には1/2に縮
小された画像が出力される。

また、第19図に示すように、画素同期信号S₁₀₁を２分
周、４分周した信号は、２分周されたライン同期信号の
立下りでクリアされ、信号の位相が一定になるように制
御される。

なお、このような画像処理部10と外部機器36とが行う
画像信号の授受の方向、高解像度／標準モードの切換え
は、外部機器36とシステム制御ユニット34との通信によ
り決定され、システム制御ユニット34により設定され
る。また、スキャナユニット１及び外部機器36からの画
像信号の合成制御は、領域信号S₃₃₈により行われる。

再度、第６図に着目すると、外部I/F回路75から出力
された画像信号S_65R,S_65G,S_65Bは第１γ変換処理回路76
に入力される。

≪第１γ変換処理部≫…第20図及び第21図参照 第１γ変換回路76はスキャナユニット１や外部機器36
のγ特性に応じて、画像信号S_65R,S_65G,S_65BにLUT（ル
ック・アップ・テーブル）変換を施して、処理済みの画
像信号S_70R,S_70G,S_70Bを出力する回路である。なお、本
デジタルカラー複写機の第１γ変換回路76では、第１式
に示すような反射率の３乗根に比例した画像信号に変換
している。即ち、入力される画像信号の反射率換算率を
Ｘ、出力される画像信号値をＸ′、入力画像信号の地肌
レベルの反射率換算値をＨ、入力画像信号の最暗部の反
射率換算値をＳ、３乗値を求める関数をcubt（ ）とす
ると、 なる式で示される処理が行われる。

第１γ変換回路76は、各々画像信号毎に独立した処理
回路76_R,76_G,76_Bにより構成され、各回路は例えば第20
図に示すように構成されている。

まず、画像信号S_65R等と領域信号S₃₃₉はフリップフロ
ップ471、セレクタ472を介してRAM473のアドレス端子に
入力されている。RAM473には画像信号を変換するための
LUTデータが予め記憶されており、フリップフロップ474
を介してアドレス信号に対応した画像信号S_70R等が出力
される。

また、RAM474に記憶されているLUTデータは制御信号B
UBoによってRAM474に書込まれる。即ち、システム制御
ユニット34がRAM474にデータを書込む場合には第21図に
示すような制御信号S₇₁₄をＬレベルとし制御信号S₇₁₁を
１パルス出力する。これにより、カウンタ475の出力は
クリアされ、アドレス信号としてRAM474に入力される。
次に、システム制御ユニット34は制御信号S₇₁₃に所定の
データを出力してから制御信号S₇₁₂を１パルス出力す
る。これにより、RAM474に最初のデータが書込まれ、同
時にカウンタ475の出力が進んで次のデータ書込みの準
備が行われる。これを所定の回数（ｎ回）繰返すことに
より必要なデータは書込まれ、最後に制御信号S₇₁₄をＨ
レベルにして書込みを終了する。

また、RAM474には複数種の変換特性のLUTデータが書
込み可能とされており、操作・表示ユニット33からの指
示に応じ領域信号S₃₃₉によるリアルタイムの切換えがで
きる。

再度、第６図に着目すると、第１γ変換回路76から出
力された画像信号S_70R,S_70G,S_70Bは色補正回路77に入力
される。

≪色補正・BP処理部≫…第22図及び第23図参照 色補正回路77は入力された画像信号S_70R,S_70G,S
_70Bを、プリンタユニット２で用いられるBK,M,Y,Cの各
トナーの不要吸収成分を考慮した画像信号S_72BK,S_72M,S
_72Y,S_72Cに変換して出力する回路であり、その処理内容
は次式（２）により表すことができる。

ただし、R,G,Bは画像信号S_70R,S_70G,S_70Bに対応し、B
K,M,Y,Cは画像信号S_72BK,S_72M,S_72Y,S_72Cに対応する。

色補正回路77は各々出力画像信号毎に独立した処理回
路77_BK,77_M,77_Y,77_Cにより構成されており、その一つを
示すと例えば第22図のように構成されている。

まず、画像信号S_70R,S_70G,S_70Bはフリップフロップ48
1_R,481_G,481_B、フリップフロップ482_R,482_G,482_Bを介し
て乗算器483_R,483_G,483_Bに入力されている。また、フリ
ップフロップ481_R,481_G,481_Bの出力は係数発生ブロック
484にも入力されている。この係数発生ブロック484は、
乗算器483_R,483_G,483_Bの他方の入力端子に対して係数信
号S_73R,S_73G,S_73Bを出力する回路で、この係数信号はフ
リップフロップ485_R,485_G,485_Bを介してRAM486_R,486_G,4
86_Bから出力されている。ここで、RAM486_R,486_G,486_Bが
出力する係数信号は、画像信号S_70R,S_70G,S_70Bと領域信
号S₃₃によって選択されたものである。即ち、フリップ
フロップ481_R,481_G,481_Bの出力はコンパレータ487_R,487
_G,487_Bに入力されており、これらのコンパレータ487か
らは画像信号相互の大小関係に応じた信号が出力され、
セレクタ488に入力される。セレクタ488は領域信号S
₃₃₁₀に応じてコンパレータ出力又は領域信号S₃₃₁₁を選
択して出力する。その出力は、領域信号S₃₃₁₂とともに
レクタ489を介して、アドレス信号として前記RAM486_R,4
86_G,486_Bに入力され、これにより係数の選択が行われ
る。

ちなみに、コンパレータ487_R,487_G,487_Bの出力を使用
した係数の選択は、フルカラーモード時のみ使用され、
モノカラーモード時には領域信号S₃₃によって直接的に
係数の選択が行われる。

また、RAM486_R,486_G,486_B及びRAM490に記憶されてい
る係数は、制御信号BUSoによって予め書込まれている。
即ち、システム制御ユニット34は制御信号S₇₁₅をＬレベ
ルにし、制御信号S₇₁₁を１パルス出力する。これによっ
て、カウンタ491の出力はクリアされ、その下位ビット
がアドレス信号としてRAM486_R,486_G,486_B及びRAM490に
出力される。また、カウンタ491の上位ビットはデコー
ダ492に入力されており、デコーダ492はRAM486_Rを選択
する。次に、システム制御ユニット34は制御信号S₇₁₃に
所定のデータを出力してから制御信号S₇₁₂を１パルス出
力する。これによって、RAM486_Rには最初のデータが書
込まれ、同時にカウンタ491が進んで次のデータの書込
み準備が行われる。システム制御ユニット34はこれを繰
返し、RAM486_Rに必要なデータを書込み、さらに、これ
を繰返してRAM486_G,486_B及びRAM490へも必要なデータを
書込む。これも終了すると、システム制御ユニット34は
制御信号S₇₁₅をＨレベルにして、書込み動作を終了す
る。

一方、乗算器483_R,483_G,483_Bの出力は、RAM490の出力
とともに加算器491,492,493によって加算され、整形回
路494に入力される。整形回路494は加算結果のオーバフ
ロー及び負値の処理を行い、その結果をフリップフロッ
プ495を介して画像信号S_71BK等として出力する。

なお、RAM490は（２）式の定数項（a₁₄〜a₁₄）に相当
する信号を出力しており、その出力値は領域信号S₃₃₁₃
によってリアルタイムに選択可能とされている。

次に、フルカラーモード時に色補正回路77_BK,77_M,7
7_Y,77_Cに設定される係数a₁₁〜a₄₄について説明する。色
補正回路77における処理は（２）式に示したような１次
の関数で表されるが、フルカラー処理を行う時は、上述
したようなコンパレータ487_R,487_G,487_B等による係数の
切換えも行っている。これによって、第３表に示すよう
な画像信号R,G,Bで形成される色空間を無彩色軸（Ｒ＝
Ｇ＝Ｂ）を中心として放射状に広がる平面で分割された
領域毎に、最 適な係数a₁₁〜a₃₄を設定できるようにされている。ま
た、実際に設定される係数a₁₁〜a₄₄は、第23図に示すよ
うな各領域の境界面上の６つの有彩色と各色空間に共通
の２つの無彩色の画像信号R,G,Bと、それに対応する画
像信号BK,M,Y,Cに基づいてシステム制御ユニット34より
求められる。

再度、第６図に着目すると、色補正回路77からの画像
信号S_72BK,S_72M,S_72Y,S_72CはUCR処理回路78に入力され
る。

≪UCR/UCA処理部≫…第24図参照 UCR（Under Color Removal）処理回路78は、色補正回
路77で得られた画像信号S_72BKに応じて、画像信号S_72M,
S_72Y,S_72Cを補正する回路である。なお、色補正回路77
から出力される画像信号S_72BK,S_72M,S_72Y,S_72Cは、黒BK
の記録を考慮していない信号であり、これをそのまま記
録に用いると黒BKの分だけ出力画像の鮮やかさが失われ
るので、この回路はその補正のために設けられている。
UCR処理回路78は各々独立した処理回路78_BK,78_M,78_Y,78
_Cで構成されており、処理回路78_M,78_Y,78_Cの一つを示す
と例えば第24図のように構成されている。

まず、画像信号S_72BKと画像信号S_72M,S_72Y,S_72Cと
は、各々フリップフロップ501,502を介してROM503のア
ドレス信号として入力されている。ROM503には（３）
（４）式に示すような２種類の演算の結果が、予め所定
のアドレスに記憶されており、ROM503からその演算結果
が読出され、セレクタ504、フリップフロップ505を介し
て、画像信号S_75M,S_75Y,S_75C等として出力される。領域
信号S₃₃₁₄は次の（３）式又は（４）式による演算の切
換えに用いられ、画像信号S_72BK,S_72Mと同様にROM503に
入力されている。なお、（３）式による処理は、通常の
UCR処理であるのに対し、（４）式による処理はUCA（Un
der Color Addition）も考慮に入れた処理である。

Ｘ′＝Ｘ−BK ……（３） （ただし、Ｘ＝M,Y,C） Ｘ′＝ｕ（BK）・（Ｘ−BK） ……（４） （ただし、ｕ（BK）はBKの関数） また、領域信号S₃₃₁₅は上述した処理を行うかどうか
の選択に用いられる。また、第６図中に示した処理回路
78_BKは処理回路78_M,78_Y,78_Cで生ずる画像信号の遅れに
合わせて、画像信号S_72BKを遅らせて画像信号S_75BKとす
る回路である。

このようなUCR処理回路78から出力された画像信号S
_75BK,S_75M,S_75Y,S_75Cは第２γ変換処理回路79に入力さ
れる。

≪第２γ変換処理部≫ 第２γ変換処理回路79はプリンタユニット２の状態や
後述する多値ディザ処理回路82で選択されるディザパタ
ーンに応じて、画像信号S_75BK,S_75M,S_75Y,S_75CをLUT変
換して、処理済みの画像信号S_76BK,S_76M,S_76Y,S_76Cを出
力する回路である。この第２γ変換処理回路79は各々画
像信号毎に独立した処理回路79_BK,79_M,79_Y,79_Cにより構
成されており、各回路は第20図に示したような第１γ変
換処理回路76の場合と同様に構成されている。従って、
その詳細は省略するが、複数種の変換特性のLUTデータ
の書込みと領域信号S₃₃₁₆によるリアルタイムの切換え
が可能とされている。

第２γ変換処理回路79から出力された画像信号S_76BK,
S_76M,S_76Y,S_76Cの上位６ビットは原稿サイズ検出回路80
に入力される。

≪原稿サイズ検出処理部≫…第25図ないし第27図参照 原稿サイズ検出回路80は、コピー動作に先立ってプラ
テン３上に載置された原稿４の大きさ、位置を検出する
等の処理を行うための回路である。原稿サイズ検出回路
80は各々独立した処理回路80_BK,80_M,80_Y,80_Cで構成され
ており、その一つを示すと第25図のように構成されてい
る。

まず、画像信号S_76BK,S_76M,S_76Y,S_76C等はフリップフ
ロップ511を介してセレクタ512、ディレイ回路513及び
差分回路514に入力される。ディレイ回路513は入力され
た画像信号をｎ画素分遅延させる回路で、その出力も差
分回路514に入力される。差分回路514は入力される２つ
の画像信号の差の絶対値を出力する回路で、その出力は
コンパレータ515に入力され、そこで原稿サイズレジス
タ516が出力する閾値信号S₇₇₁と比較される。即ち、ｎ
画素離れた画像信号の差の絶対値が閾値信号S₇₇₁より大
きければコンパレータ515はＨレベルを出力するように
構成されている。なお、本回路では原稿部と非原稿部
（圧板）との境界を、画像信号の値の差によって検出す
るようにしており、そのため、コンパレータ515の出力
がＨレベルになる画素は、原稿部と非原稿部との境界候
補として扱われる。

このコンパレータ515の出力はシフトレジスタ517に入
力され、ｎ画素分の比較結果がまとめられて主走査方向
判定回路518に入力される。この主走査方向判定回路518
は入力されたｎ画素分の判定結果のうち、ｍ（ｍ≦ｎ）
画素以上がＨレベルであれば原稿部と非原稿部の境界の
候補であるとみなして、Ｈレベルの信号を出力する。主
走査方向判定回路518の出力はFIFOメモリ519に入力さ
れ、ｎ′ライン分の判定結果がまとめられ副走査方向判
定回路520に入力される。この副走査方向判定回路520で
は、入力されたｎ′ライン分の判定結果のうち、ｍ′
（ｍ′≦ｎ′）ライン以上がＨレベルであれば、原稿部
と非原稿部との境界の候補であるとみなして、Ｌレベル
の信号を出力する。

ところで、原稿サイズ検出回路80は第26図に示すよう
にな原稿４と非原稿部との境界の主走査方向の最小値
x₁、最大値x₂、副走査方向の最小値y₁、最大値y₂を検出
する回路であり、第25図ではこれらの値x₁,x₂,y₁,y₂を
各々フリップフロップ521〜524に保持するように動作す
る。即ち、カウンタ525,526は各々主走査方向、副走査
方向の位置をカウントしており、例えばフリップフロッ
プ521はカウンタ525の出力がフリップフロップ521が保
持している値より大きく、かつ、副走査方向判定回路52
0の出力がＬレベルの場合に、カウンタ525の出力値を保
持するように動作する。また、フリップフロップ522で
はカウンタ525の出力がフリップフロップ521が保持して
いる値より小さい場合にフリップフロップ522の値を更
新する。さらに、フリップフロップ524は最初に副走査
方向判定回路520の出力がＬレベルになった時のカウン
タ526の出力を保持し、フリップフロップ523は副走査方
向判定回路520の出力がＬレベルになる度にカウンタ526
の出力を保持する。これにより、フリップフロップ523
には最後に副走査方向判定回路520の出力がＬレベルに
なった時のカウンタ526の出力が保持される。

また、フリップフロップ521〜524に保持されたデータ
は、制御信号BUSoにより設定された原稿サイズレジスタ
516の出力信号S₇₇₂,S₇₇₃によって選択されてセレクタ52
7を介して信号線BUSi上に出力される。

なお、以上で述べた回路は、分周回路528によって第2
7図に示すように４分周された画像同期信号S₇₈及びライ
ン同期信号S₇₉によって動作しており、これによって、
プラテン３上に付着した小さなごみを境界として検出し
ないようにしている。また、第26図に示すようなプラテ
ン３部の境界を原稿４と非原稿部（圧板）との境界と判
定しないように、プラテン３を外れる領域は、色補正回
路77と領域制御回路84との設定により、圧板と同色にペ
イントしている。

セレクタ512にはフリップフロップ511が出力する画像
信号の他、カウンタ525,526の出力の上位ビットや非記
録データ（＝０）も入力されており、これらの信号は後
段の画像処理回路やプリンタユニット２のテスト用画像
信号として、原稿サイズレジスタ516から出力される信
号S₇₇₄により選択できる。

再度、第６図に着目すると、原稿サイズ検出回路80か
ら出力された画像信号S_80BK,S_80M,S_80Y,S_80Cは第２フィ
ルタ処理回路81に入力される。

≪第２フィルタ処理部≫…第28図及び第29図参照 第２フィルタ処理回路81は、画像信号S_80BK,S_80M,S
_80Y,S_80Cに３ライン×５画素の２次元フィルタ処理を施
して、処理済みの画像信号S_81BK,S_81M,S_81Y,S_81Cを出力
する回路である。第２フィルタ処理回路81は各々画像信
号毎に独立した処理回路81_BK,81_M,81_Y,81_Cにより構成さ
れており、各処理回路は例えば第28図に示すように構成
されている。

まず、入力された画像信号S_80BK等はFIFOメモリ541に
入力され、さらにその出力はFIFOメモリ542に入力され
ている。また、画像信号S_80BK、FIFOメモリ541,542の出
力は、各々回路ブロック543a〜543cに入力されている。
従って、これらの回路ブロック543a〜543cには連続した
３ラインの画像信号が入力されている。また、これらの
回路ブロック543a〜543cは同じ構造をしており、第28図
では回路ブロック543bのみ、その詳細を示す。回路ブロ
ック543には連続した２画素の画像信号を保持するフリ
ップフロップ544,545があり、フリップフロップ544の出
力は乗算器546〜549に入力され、フリップフロップ545
の出力は乗算器550に入力されている。また、これらの
乗算器546〜550の他方の入力端子には仮のフィルタ係数
を保持するフリップフロップ551〜555の出力が接続され
ている。乗算器550,546の出力は加算器556により加算さ
れ、その結果はフリップフロップ557によって遅延され
た後、加算器558によって乗算器547の出力と加算され
る。さらに、その結果はフリップフロップ559によって
遅延された後、加算器560によって乗算器548の出力と加
算される。以下、フリップフロップ561、加算器562を用
いて同様にして遅延・加算が繰返され、最終的な結果が
フリップフロップ563から出力される。なお、この結果
は１ライン×５画素のフィルタ処理を行った結果と等し
くなっている。

各ブロック回路543a〜543cの出力は、加算器564,565
により加算され、フリップフロップ566を介して乗算器5
67に入力されている。乗算器567の他方の入力端子には
フリップフロップ568,569に保持されている係数が入力
されており、これらの乗算結果は整形回路570に入力さ
れる。なお、本回路の真のフィルタ係数はフリップフロ
ップ568,569に保持されている係数と仮のフィルタ係数
（フリップフロップ551〜555等の出力）の積として表示
される。

整形回路571はフリップフロップ570の出力信号に応じ
て２つのモードで動作する回路である。第１のモードは
乗算器567が出力する信号のオーバフロー及び負値の処
理を行うモードであり、第２のモードは乗算器567が出
力する信号の絶対値をとってからオーバフローの処理を
行うモードである。なお、後者のモードは第４表に示す
ラプラシアンフィルタによる輪郭処理を行う場合のみ使
用されるモードで、通常のフィルタ処理では前者のモー
ドが用いられる。

また、整形回路571から出力される画像信号はセレク
タ572、フリップフロップ573を介して画像信号S_81BK等
として出力される。

ところで、セレクタ572の他方の入力端子には５×３
画素の中心にあたる画像信号も入力されており、領域信
号S₃₃₁₇によってその切換えが行われる。即ち、本回路
ではフィルタ処理を行った 結果と、行わない結果（スルー）をリアルタイムで切換
え得る。また、フリップフロップ574a〜574eはフィルタ
処理によって生ずる遅れを補正する働きをする。

また、フリップフロップ551〜555,568〜570等に保持
されるデータは制御信号BUSoによって書込まれる。即
ち、これらのフリップフロップ群はシフトレジスタ構造
のものであり、システム制御ユニット34は制御信号S₇₁₆
をＬレベルにした後、制御信号S₇₁₃に所定のデータを出
力し制御信号S₇₁₂を１パルス出力することを繰返す。こ
れにより、順々にデータがシフトされ、最後に制御信号
S₇₁₆をＨレベルにすることで設定を終了する。

以上の説明から明らかなように、本回路は任意のフィ
ルタ係数が設定できるようになっている。なお、システ
ム制御ユニット34では第４表に示すようなフィルタ係数
を記憶しており、操作表示ユニット33からの指示等に応
じてフィルタ係数を選択して設定を行う。

第29図は、第４表の各種フィルタ係数に対応した各種
フィルタ処理例を模式的に示す説明図である。

再度、第６図に着目すると、第２フィルタ処理回路81
から出力された画像信号S_81BK,S_81M,S_81Y,S_81Cは多値デ
ィザ処理回路82に入力される。

≪ディザ処理部≫…第30図及び第31図参照 多値ディザ処理回路82は、画像信号S_81BK,S_81M,S_81Y,
S_81Cに８値のディザ処理を施し、処理済みの各３ビット
の画像信号S_82BK,S_82M,S_82Y,S_82Cを出力する回路であ
る。この多値ディザ処理回路82は各々画像信号毎に独立
した処理回路82_BK,82_M,82_Y,82_Cにより構成されており、
その一つを示すと第30図のように構成されている。ま
ず、画像信号S_81BK等はフリップフロップ580を介してア
ドレス信号としてROM581,582に入力されている。また、
ROM581のアドレス信号としてカウンタ583,584の出力と
パターン選択レジスタ585のPS出力も入力されており、R
OM582のアドレス信号としてカウンタ586,587の出力とパ
ターン選択レジスタ588のPS出力も入力されている。こ
れらのROM581,582には各々画像信号の値とカウンタ出力
値によって定まる多値ディザ処理後の結果が記憶されて
おり、その結果がROM581,582から出力される。また、パ
ターン選択レジスタ585,588が出力するPS信号は、各ROM
581,582に記憶されている２種類の多値ディザパターン
の処理結果の一つを選択するための信号である。

上述したカウンタ583,586とカウンタ584,587とは、各
々画素同期信号S₇₁₁、ライン同期信号S₇₁₂によりカウン
トされ、ライン同期信号S₇₁₂、フレーム同期信号S₇₁₃に
よりクリアされる。また、カウンタ583,584,586,587と
コンパレータ589〜592は、各々一対のｎ進カウンタを形
成しており、その周期はパターン選択レジスタ585,588
のLP出力により決定される。

ROM581,582から出力される画像信号は、セレクタ59
3、フリップフロップ594を介して画像信号S_82BK等とし
て出力される。ここで、セレクタ593には領域信号S₃₃₁₈
が入力されており、この信号はパターン選択レジスタ58
5,588によって２つに絞られたディザパターンを、リア
ルタイムで切換えるために用いられる。また、同期信号
発生回路71から出力された主走査方向イレース信号S₇₁₇
及び副走査方向イレース信号S₇₁₈はORゲート595、フリ
ップフロップ596を介してセレクタ593のゲート端子に入
力されており、この信号は画像信号S_82BK等に関わりな
く白色の画像信号を出力するために用いられる。また、
パターン選択レジスタ585,588への設定は、制御信号BUS
によって行われる。

ROM581,582に記憶されている多値ディザパターン例を
示すと、第５表のようになる。第５表において、レベル
１〜７は８値化レベルの閾値を示す。また、ROM581には
画像信号S_81BK,S_81M,S_81Y,S_81Cに共通な２つのパターン
（a.網点型、b.万線型）の処理結果が記憶されており、
ROM582には画像信号S_81BK,S_81M,S_81Y,S_81Cに共通なパタ
ーン（c.万線型）と画像信号毎に異なるパターン（d.網
点型）の２つの処理結果が記憶されている。なお、画像
信号S_81M,S_81C用のｄのパターンは、小さな閾値パター
ンが繰返し使用され、全体として10画素×10画素のディ
ザパターンと されている。第31図はその一部を模式的に示すもので、
同図（ａ）は画像信号S_81Mに対する10画素×10画素中の
レベル７に対応するROM582の内容を示し、同図（ｂ）は
画像信号S_81Cに対する10画素×10画素中のレベル７に対
応するROM582の内容を示す。

再度、第６図に着目すると、多値ディザ処理回路82か
ら出力された画像信号S_82BK,S_82M,S_82Y,S_82Cは遅延処理
回路83に入力される。

≪ディレイ処理部≫…第32図ないし第39図参照 遅延処理回路83は第32図に示すように黒BK用の感光体
14_BKを原点として対応する感光体14との距離に相当する
ライン数分、入力された画像信号S_82BK,S_82M,S_82Y,S_82C
を遅延させる回路であり、これにより、記録紙19上の同
一位置に画像信号S_82BK,S_82M,S_82Y,S_82Cによる画像が重
ね合わせられる。なお、本実施例の各感光体14間距離ｌ
は110mmに設定されている。

第33図に遅延処理回路83の構成例を示す。画像信号S
_82BK,S_82M,S_82Y,S_82Cは分解版選択回路601に入力され、
その一つが選択されBK記録用の画像信号として出力され
る。画像信号S_82BK,S_82M,S_82Y,S_82Cを個別にBKで記録し
て簡易印刷用のマスタを作成する分解版モードで使用さ
れる。画像信号の選択は、制御信号BUSoによって行わ
れ、また、通常の動作モードでは画像信号S_82BKを選択
できるように設定される。

分解版選択回路601が出力する画像信号と画像信号S
_82M,S_82Y,S_82Cはセレクタ602に入力される。また、セレ
クタ602にはパターン発生回路603が出力する画像信号と
選択信号も入力されている。パターン発生回路603は遅
延ライン数調整用パターンや遅延処理回路動作チェック
用パターンの画像信号等を画像同期信号S₁₀に同期して
出力する回路であり、制御信号BUSoによってこれらのパ
ターンが選択され、同時に、パターン発生回路603が出
力する画像信号をセレクタ602に選択させるか否かの設
定も行われる。

セレクタ602によって選択された画像信号はマスク処
理回路604に入力される。マスク処理回路604は制御信号
BUSoの設定に応じて入力された画像信号を個別に白色化
するとともに、画素同期信号S₇₁₁に同期して画像信号S
_83BK,S_83M,S_83Y,S_83Cを出力する回路であり、例えば上
述した分解版モードではM,Y,C記録用の画像信号を白色
化してBKのみが記録されるように動作する。

マスク処理回路604から出力される画像信号S_83M,
S_83Y,S_83CはRAMブロック605〜608のデータ入力端子に接
続されている。ただし、画像信号S_83M,S_83CはRAMブロッ
ク608のデータ入力端子にセレクタ609を介して選択的に
接続されている。

ここで、RAMブロック608の役割を説明する。上述した
各感光体14間の距離ｌに相当する遅延回路を実現するた
めに、RAMブロック605〜608は、通常第34図（ａ）に示
すような遅延モードで使用される。即ち、RAMブロック6
05,608はＣ用の、RAMブロック606はＹ用の、RAMブロッ
ク607はＭ用の画像信号の遅延に使用される。一方、第3
3図に示した遅延処理回路83はRAMブロック605〜608をフ
レームメモリとしても使用できるようになっており、こ
の場合は第34図（ｂ）に示すようなフレームメモリモー
ドで動作する。即ち、RAMブロック608はＭ用の画像信号
の記憶に転用され、これにより、M,Y,Cのメモリ容量が
揃い、220mm×297mm（主走査方向長さ）余りの面積のフ
レームメモリを実現している。よって、RAMブロック60
5,606は220×297×16×16＝16727040≒16M画素分の画像
信号の容量を、RAMブロック607,608は110×297×16×16
＝8363520≒8M画素分の容量を有している。

再度、第33図に注目すると、メモリ制御回路610〜612
は、各々M,Y,C用RAMブロックのアドレス信号とライトイ
ネーブル等の制御信号を出力する回路で、その出力はRA
Mブロック605〜608に入力されている。なお、RAMブロッ
ク608には、Ｍ用又はＣ用のアドレス信号等が、上述し
た遅延／フレームメモリモードに応じてセレクタ609に
より選択されて入力される。

また、メモリ制御回路610〜612は、制御信号BUSoによ
る設定により動作モードが決定され、画像同期信号S₁₀
に同期して動作しており、さらに、合成制御回路613が
出力する信号S₈₄をメモリの書込み時に参照している。
ここで、合成制御回路613はRAMブロック605〜608をフレ
ームメモリとして使用した時に、部分的な画像信号の書
込みを制御する回路で、この時の制御は、領域信号S
₃₃₁₉或るいは画像信号S_82BKに基づいて行われる。な
お、その他のモードではＬレベルに固定された信号を出
力する。

このようなメモリ制御回路612の回路構成例を第35図
に示す。まず、主走査方向の位置を表す信号を出力する
カウンタ614は、ライン同期信号S₇₁₂でクリアされ画素
同期信号S₇₁₁をカウントしており、その出力信号はコン
パレータ615,616に入力されている。メモリ制御レジス
タ617は制御信号BUSoによって設定され、各種制御パラ
メータ信号S₈₅を出力する回路であり、例えばパラメー
タ信号S₈₅₁は第36図に示すような主走査方向の有効画像
開始位置を、パラメータ信号S₈₅₂は主走査方向の有効画
像幅を、パラメータ信号S₈₅₃はメモリモード時のリピー
ト処理の主走査方向のリピート幅を表している。

コンパレータ615の他方の入力端子にはパラメータ信
号S₈₅₁が、コンパレータ616の他方の入力端子には加算
器618によるパラメータ信号S₈₅₁,S₈₅₂の和が入力されて
いる。従って、ORゲート619はカウンタ614の表す位置が
主走査方向の有効画像範囲内にある時に画素同期信号S
₈₆を出力する。

カウンタ620はORゲート619の出力する画素同期信号S
₈₆をカウントし、ANDゲート621を介して入力されるライ
ン同期信号S₁₀₂等によってクリアされる。ここで、カウ
ンタ620の出力はRAMブロックにおける主走査方向のオフ
セットアドレスを意味しており、その出力はコンパレー
タ622及び加算器623に入力されている。コンパレータ62
2の他方の入力端子にはパラメータ信号S₈₅₃が入力され
ている。コンパレータ622はカウンタ620の値とパラメー
タ信号S₈₅₃の値が一致するとＬレベルの信号を出力し、
この出力はANDゲート621を介して前記カウンタ620のク
リアに使用される。即ち、これにより主走査方向のリピ
ートが実現される。なお、コンパレータ622によるカウ
ンタ620のクリア動作は、RAMブロック605〜608をフレー
ムメモリモードに設定してリピート動作を行わせる場合
だけに使用される。その他のモードでは（信号S₈₅₂）＜
（信号S₈₅₃）に設定されるので、クリア動作は生じな
い。

分周制御回路624は制御信号BUSoによる設定に応じて
第37図に示すようにライン同期信号S₁₀₂を２分周する回
路であり、通常の動作ではライン同期信号S₁₀₂をそのま
ま出力している。

ライン同期信号S₈₇をカウントし、ANDゲート625を介
してシステム制御ユニット34から入力されるフレームメ
モリ同期信号S₈₈等によってクリアされるカウンタ626
は、コンパレータ627に入力されている。このコンパレ
ータ627の他方の入力端子に入力されるパラメータ信号S
₈₅₄は、遅延モードでは副走査方向の遅延ライン数を、
フレームメモリモードでは副走査方向のリピート幅を表
しており、カウンタ620の出力値がパラメータ信号S₈₇の
値に達する度にANDゲート625はＬレベルを出力し、その
結果、カウンタ626はクリアされて、以降、この動作を
繰返す。

フリップフロップ628はANDゲート625の出力でクリア
され、ライン同期信号S₈₇が入力される度に、主走査方
向の有効画像幅を表すパラメータ信号S₈₅₃とフリップフ
ロップ628の出力値の加算器629による和を、新しい値と
して出力している。この出力は、副走査方向のオフセッ
トアドレスを意味しており、主走査方向のオフセットア
ドレスとともに前記加算器629によって加算され、真の
アドレスが求められる。

ここで、上述した分周制御回路624の役割を説明する
と、分周制御回路624はフレームメモリモードにおける
見掛け上のメモリの容量を２倍（440mm×297mm）にする
働きをする。即ち、ライン同期信号を２分周することに
よって副走査方向のオフセットアドレスの進み方が1/2
となり、これによって同じラインの画像信号が連続２回
読出され、面積的に２倍となる。また、このような見掛
け上のメモリ容量を２倍にする場合も、フレームメモリ
へ画像信号を書込む時はライン同期信号の２分周を行わ
ず、副走査方向に1/2に縮小して画像信号を書込んでい
る。これにより、メモリへの書込み時間が速くなり、操
作性が向上する。

また、上述したように、シアンＣ用のメモリ容量は、
ディレイモード時は16＋８＝24M画素、フレームメモリ
モード時は16M画素となる。このため、アドレス信号の
上位２ビット（AD23,24）はデコーダ630に入力されて8M
画素単位のチップセレクト信号（CS0〜２）として、RAM
ブロックに出力されている。

また、ORゲート631には、合成制御回路613から入力さ
れた信号S₈₄、ライン同期信号S₈₇の反転信号及び画素同
期信号S₈₆が入力されており、その出力はライトイネー
ブル信号としてRAMブロックに出力されている。即ち、R
AMブロックではORゲート631の出力がＨ→Ｌ→Ｈと変化
した時に画像信号が書込まれる。

第38図にRAMブロック607の構成例を示し、その動作タ
イミングを第39図に示す。第38図において、RAMブロッ
ク607は8M画素の容量を持つメモリアレイ632,633及びバ
ッファ634により構成されており、上述したチップセレ
クト信号（CS0,CS1）はメモリアレイ632,633の選択に用
いられる。この回路では、第39図に示すようにアドレス
信号等が確定すると対応するメモリアレイのI/O端子か
ら記憶されていたデータが出力され、このデータは第33
図で後述する出力制御回路によってラッチされる。ここ
で、ライトイネーブル信号が立下るとメモリアレイはハ
イインピーダンス状態となり、一方、バッファ634によ
り画像信号Diがメモリアレイに入力される。メモリアレ
イではライトイネーブル信号立上りでのこの画像信号を
記憶して、画像信号が書換えられる。また、ライトイネ
ーブル信号がＬレベルにならない場合は、記憶されてい
た画像信号がそのまま保持される。

なお、メモリ制御回路610,611は、メモリ制御回路612
と同様な構成であり、その説明を省略する。

また、以上の説明では、メモリ制御回路610〜612は独
立した回路として説明したが、メモリ制御レジスタ617
等に設定されるパラメータ信号S₈₅₁〜S₈₅₃は各回路に共
通であるので、副走査方向のオフセットアドレスを出力
するための回路（625〜629）、加算器623、デコーダ63
0、パラメータ信号S₈₅₄、メモリフレーム同期信号S₈₈を
除いて、共通にしてもよい。

再度、第33図を参照すると、RAMブロック605〜608か
ら出力された画像信号は、出力制御回路635に入力され
る。なお、RAMブロック608の出力はバッファ636,637の
動作によってRAMブロック605又は607の出力の何れかと
一緒とされている。即ち、メモリモードレジスタ638は
上述した遅延／フレームメモリモードの選択に際して制
御信号BUSoによって設定されるレジスタで、ここから出
力される信号により、上述したセレクタ609による画像
信号、アドレス信号等の選択と、バッファ636,637の動
作が制限されている。また、上述した画像信号S₈₄₁も出
力制御回路635に入力されている。

出力制御回路635は画像同期信号S₁₀に従って、入力さ
れた画像信号の主走査方向の位置合わせを行うととも
に、制御信号BUSoにより設定される非有効画像範囲の画
像信号を白色化し、第６図に示すように画像信号BKp,M
p,Yp,Cpとして出力する回路である。また、出力制御回
路635は画像信号とともに画像処理部10の画像同期信号C
LKpも出力している。

≪エリア処理部≫…第40図ないし第43図参照 領域制御回路84は上述した領域信号S₃₃を出力する回
路であり、例えば第40図に示すように構成される。な
お、この第40図に示す領域制御回路84では第41図に示す
ような矩形領域の切換え制御を行っており、この矩形領
域の制御を実現するために制御パターンをライン単位で
分類し、この制御パターンを第42図に示すような主走査
方向の切換え点座標xiと領域番号信号aiという形でメモ
リ651に記憶して使用するものである。

まず、ライン同期信号S₇₁₂でクリアされ画素同期信号
S₇₁₁をカウントするカウンタ652の出力は、主走査方向
の位置を示す信号としてコンパレータ653に出力されて
いる。コンパレータ653の他方の入力端子には前記RAM65
1から出力される切換え点座標信号xiが入力されてお
り、両者が一致するとコンパレータ653の出力はＬレベ
ルとなる。これにより、ORゲート654はクロック信号を
カウンタ655に出力し、カウンタ655の出力が１進む。RA
M651のアドレス信号には、制御信号BUSoによって設定さ
れるオフセットアドレス信号Pjとカウンタ655の出力と
の加算器656による和が使用されている。従って、主走
査方向のカウント位置が切換え点座標に一致するとRAM6
51のアドレス信号が１進み、RAM651の出力信号である切
換え点座標信号xi及び領域番号信号aiが更新される。ま
た、これを繰返すことで主走査方向の領域の切換えが行
われる。

なお、カウンタ655はANDゲート657を介して入力され
るライン同期信号S₇₁₂でクリアされる。また、オフセッ
トアドレス信号PjはANDゲート658を介して入力されるラ
イン同期信号S₇₁₂でラッチ659にラッチされており、シ
ステム制御ユニット34は副走査方向に処理が進むに従っ
て設定しているオフセットアドレス信号を所定のタイミ
ングで変更し、副走査方向の領域切換えを制御する。

RAM651から出力される領域番号信号aiはエリア処理レ
ジスタ660に入力されている。このエリア処理レジスタ6
60は各領域における領域信号パターンを出力する回路
で、第43図に示すような領域信号パターンが、予め制御
信号BUSoによって領域番号毎に複数設定されており、上
述した領域番号信号aiによってパターンの選択が行われ
ると、設定されている領域信号パターンを出力する。

エリア処理レジスタ660から出力される領域信号パタ
ーンは、ディレイ回路661に入力され、ここで各画像処
理回路における画像信号のディレイと同じ量だけ遅らさ
れる。これにより、画像信号のディレイと一致した領域
信号S₃₃が出力される。

〔プリンタユニット〕…第44図ないし第46図参照 第44図にプリンタユニット２の電装部構成を示す。な
お、本実施例のプリンタユニット２では第45図に示すよ
うに各色画像用のレーザダイオード701_BK〜701_Cから出
射されたレーザ光が同一軸上のポリゴンミラー11等によ
って走査されるので、各感光体14_BK〜14_C上の走査方向
は２通りとなる。このため、第46図のタイミングチャー
トに示すように、レーザ光の書込み開始タイミングを検
出するためセンサ702_BK〜702_Cも、各々異なるタイミン
グで信号を出力している。

第44図において、画像処理部10から出力された画像信
号BKp,Mp,Yp,Cp及び画像同期信号CLKpは書込み制御回路
703_BK〜703_Cに入力されている。なお、これらの書込み
制御回路703_BK〜703_Cは同様な構成をしており、ここで
は書込み制御回路703_Cについてのみ、その詳細を示す。
書込み制御回路703_Cに注目すると、画像信号Cp及び画像
同期信号CLKpは３ラインバッファ回路704に入力され
る。また、同期信号発生回路705は書込み制御回路703_C
内で使用される画像同期信号をセンサ702_Cの出力に応じ
て発生する回路であり、３ラインバッファ回路704は画
像処理部10から送られてきた画像信号Cpを画像同期信号
CLKpに基づいてラインメモリに書込むとともに、同期信
号発生回路705から出力される画像同期信号に従って読
出しを行っている。

上述したように、画像信号の読出し開始タイミングは
書込み制御回路703_BK〜703_Cによって異なっており、ま
た、回路によっては読出す方向を反転させる必要もあ
る。このため、３ラインバッファ回路704は３ライン分
の画像信号を記憶するメモリを有し、第46図に示したよ
うに書込みを行うメモリと読出しを行うメモリとが重な
らないように制御している。

このような３ラインバッファ回路704から出力された
画像信号は、パルス幅変調回路706に入力される。パル
ス幅変調回路706は入力された画像信号をその信号値に
応じた幅のパルス信号に変換してレーザダイオード（L
D）ドライブ回路707に出力する。LDドライブ回路707は
入力されたパルス信号とパワー制御回路708から出力さ
れる制御信号に基づいてレーザダイオード701_Cを駆動
し、レーザ光を出射させる。また、レーザダイオード70
1_Cから出力されるモニタ信号はパワー制御回路708に入
力されており、パワー制御回路708ではレーザ光量が一
定となるようにLDドライブ回路707をフィードバック制
御している。

また、上述した低速モードが選択された場合、第46図
に示すように、画像処理部10が出力する画像信号等の送
信速度は1/2になるが、ラインメモリからの読出し速度
は一定で２重の読出しが行われる。ただし、レーザダイ
オード701_Cの駆動はパワー制御回路708による制御によ
って２回に１回行われる。

なお、書込み制御回路703_C内のライン同期信号SYNCp
はプリンタユニット２を代表するライン同期信号として
画像処理部10に出力されている。

また、プリンタユニット２はユニット全体を制御して
画像記録速度の変更手段を構成するプリンタ制御回路70
9を有している。このプリンタ制御回路709は、CPU710、
ROM711、RAM712を始めとして、システム制御ユニット34
と通信を行うためのシリアルI/O回路713やパラレルI/O
回路714等から構成されるマイクロコンピュータシステ
ムである。ここで、パラレルI/O回路714はレジストセン
サ715等の各種センサ信号の入力、書込み制御回路703_BK
〜703_Cに対する設定信号の出力や異常検出結果の入力、
駆動回路716を制御する信号の出力等を行う回路であ
る。また、駆動回路716は感光体14等や転写ベルト22等
を回転駆動させるメインモータ717、ポリゴンモータ1
5、給紙クラッチ718、定着ヒータ719、高圧電源720等の
各種負荷を駆動・制御する回路である。即ち、プリンタ
制御回路709はROM711に記憶されたプログラムによって
動作し、システム制御ユニット34からの指令や各種セン
サ信号に応じて、各回路の設定や各種負荷の駆動制御を
行うものである。例えば、システム制御ユニット34によ
り低速モードの選択指令が入力されると、プリンタ制御
回路709は書込み制御回路703_BK〜703_Cに第46図に示した
ような低速モードの設定を行い、メインモータ717の回
転速度や定電流制御を行っている高圧電源720の出力を1
/2に制御するように駆動回路716を設定する等の制御を
行う。

〔シスコン・操作表示ユニット〕…第47図参照 システム制御ユニット34及び操作表示ユニット33の構
成を第47図に示す。第47図に示すように、システム制御
ユニット34はCPU731、ROM732、RAM733,734,735及びタイ
マ736を始め、スキャナユニット11、プリンタユニット
２、操作表示ユニット33及び外部機器36の各制御回路と
通信を行うためのシリアルI/O回路737やパラレルI/O回
路738、割込みコントローラ739等から構成されるマイク
ロコンピュータシステムになっている。ここで、パラレ
ルI/O回路738は画像処理部10の設定等を行うための制御
信号BUSoの出力や、画像処理部10から出力される検出結
果を取込むための回路であり、その出力信号の一部はデ
コーダ740に入力され、デコーダ740からは画像処理部10
内のRAM等の選択信号S₇₁₁〜S_71nが出力される。また、
割込みコントローラ739には画像処理部10のライン同期
信号S₁₀₂が入力されており、システム制御ユニット34は
この信号により副走査方向の処理の経過を管理してい
る。即ち、システム制御ユニット34はROM732に記憶され
たプログラムによって動作しており、操作表示ユニット
33の要求に応じてスキャナユニット１やプリンタユニッ
ト２に指示を与えたり、画像処理部10の初期設定を行
う。また、画像処理中にあっては、副走査方向の処理の
進み具合を監視して、加工処理回路73の読出し開始アド
レスやアップ・ダウン制御信号、遅延処理回路83のフレ
ームメモリ同期信号、領域制御回路84のオフセットアド
レス信号等の設定を随時変更する等の処理制御を行う。

また、RAM734,735はバッテリ・バックアップされてお
り、電源スイッチ切断後も、操作表示部で行われた調整
結果や過去の動作モード等を記憶している。特に、RAM7
35は脱着可能なICカードになっており、動作モード等の
登録／呼出しをユーザ毎にできるようになっている。

操作表示ユニット33は原稿４上の所定の範囲、位置等
を入力するためのデジタイザ741、表示部と入力部が一
体となったタッチパネル・ディスプレイ742、テンキー7
43、クリア／ストップキー744、OHPモードキー745、割
込みキー746及びコピーキー747等を有する操作表示パネ
ル748と、操作表示ユニット全体を制御する操作表示制
御回路749等から構成されている。

ここで、操作表示制御回路749はCPU750、ROM751、RAM
752を始め、システム制御ユニット34やデジタイザ741と
通信を行うためのシリアルI/O回路753や、操作表示パネ
ル748における入力を検出するためのキーボード・コン
トローラ754や、表示制御を行うためのディスプレイ・
コントローラ755等から構成されるマイクロコンピュー
タシステムになっている。操作表示制御回路749はROM75
1に記憶してあるプログラムに従って動作しており、デ
ィスプレイ部にメッセージ等を表示して動作モード等の
設定を促し、これにより設定された結果をシステム制御
ユニット34に送信する等の処理制御を行う。

〔動作説明〕…第48図及び第49図参照 第48図にタッチパネル・ディスプレイ742の各種表示
画面例を示す。

まず、デジタルカラー複写機の電源が投入されると、
操作表示制御回路749は初期状態になり、第48図（ａ）
に示すような標準画面を表示する。画面右側の「写真」
「文字」「標準」等の表示部分は画質モード選択用の領
域であり、操作者がこの表示部分を押下すると、各々写
真画像等に適した写真モード、文字画像等に適した文字
モード、写真画像／文字画像両用の標準モードが選択さ
れる。

例えば、「文字」表示部分が押下され、操作表示制御
回路749がそれを検出すると、同図（ｂ）に示すような
「文字」表示部分の背景を異ならせた画面を表示し、表
示部押下が認識されたことを操作者に伝え、システム制
御ユニット34には文字モードの設定を要求する。また、
「標準」や「写真」表示部分が押下された場合も、同様
な表示画面の変更とシステム制御ユニット34への要求が
行われる。

システム制御ユニット34はこれを受けて、画像処理部
10の各回路（第１フィルタ処理回路74中の各係数選択レ
ジスタ232、色補正回路77中の各RAM486、第２γ変換回
路79中の各RAM（第１γ変換回路76中RAM473に相当）、
第２フィルタ処理回路81中の各フリップフロップ551〜5
55等、多値ディザ処理回路82中のパターン選択レジスタ
585,588、領域制御回路84中のエリア処理レジスタ660及
びRAM651等）の設定を必要に応じて変更する。

例えば、文字モードの要求を受けると、第１フィルタ
処理回路74の各処理回路中の係数選択レジスタ232の設
定を行って、処理回路74_R,74_Cのエッジ強調のフィルタ
係数を第２表中のE1に、処理回路74_G中のエッジ強調の
フィルタ係数を第２表中のE0にする。一般に、原稿等を
走査して得る色分解された画像信号のMTF特性は等しく
ならない。このため、本カラーデジタル複写機では文字
モードが選択されると、第２表中に示したようなエッジ
強調のフィルタ係数E0〜E3を画像信号毎に適宜選択して
いる。これにより、黒文字等の黒色細線を読取った時も
フィルタ処理後の画像信号のレベルが揃い、黒BKトナー
への置換えが容易となっている。また、文字モード用の
フルカラーの係数を色補正回路77の各処理回路77_BK〜77
_CのRAM486に各々設定するとともに、UCR処理回路78では
UCA処理を行わない処理（（３）式）が選択されるよう
にする。

第３表に示したように、文字モード用の係数を求める
のに使用するデータは、無彩色における黒BKの値がM,Y,
Cの値に比べて大きくなっており、これとUCR処理回路78
における処理によって、無彩色付近の色はBKのみで記録
されるように処理される。また、文字モード用のデータ
は、他のモードに比べて有彩色を高彩度に再現するよう
になっており、これにより、色文字等が鮮やかに再現さ
れる。

また、第２フィルタ処理回路81の各処理回路には、各
々文字モード用に選択されているフィルタ係数を設定
し、多値ディザ処理回路82の各処理回路のパターン選択
レジスタ585,588には文字モード用ディジパターンのた
めのデータを設定する。

また、第２γ変換回路79の各処理回路のRAM（473に相
当）には、文字モード用ディザパターンに対応した各色
毎のLUTデータを各々設定する等の処理を行う。

さらに、システム制御ユニット34は第１フィルタ処理
回路74による処理をエッジ強調にする等、上述した設定
を選択するように、領域制御回路84のエリア処理レジス
タ660やRAM651の内容を変更し、コピー動作中にあって
は、オフセットアドレス信号Pjを領域制御回路84に出力
して上述したような処理が実行されるように制御する。

また、写真モードや標準モードの要求を受けた場合も
同様であり、モードに応じた設定や制御をシステム制御
ユニット34が行う。

例えば、写真モード又は標準モードが要求されると、
第２表に示したS0のフィルタ係数による平滑化処理が行
われるように、第１フィルタ処理回路74の係数選択レジ
スタ232を設定する。この平滑化処理により、網点画像
等を読取った場合に生ずるモレアが除去され、良好なコ
ピーが得られる。なお、平滑化処理を行う場合は、上述
したMTF特性の差による影響が少なくなるため、本実施
例では同一のフィルタ係数が使用される。

また、色補正回路77の各処理回路のRAM486には、選択
されたモードに応じて第３表に示したデータから求めた
係数を設定するとともに、UCR処理回路78ではUCA処理を
行う処理（（４）式）が選択されるようにする。第３表
に示したように、標準モード用のデータは無彩色におけ
るBKの値がM,Y,Cの値と等しくなっており、これとUCR処
理回路78における処理とにより、標準モードでは無彩色
が黒BKのみで記録されるように処理される。これに対し
て、写真モード用のデータはBKの記録量を少なくしてお
り、これにより、滑らかな階調再現が容易に実現され
る。

また、第２γ変換回路79の各処理回路、第２フィルタ
処理回路81の各処理回路及び多値ディザ処理回路82の各
処理回路も、各々のモードに応じた設定を行う。なお、
本実施例では第５表に示したように標準モード用のディ
ザパターンを２種類有しているが、通常は標準１のディ
ザパターンが選択される。

上述したように、本カラーデジタル複写機では、選択
された画質モードに応じて画像処理部10に設定されるデ
ータを変更して最適な画質が選択できるようにされてい
る。

また、本実施例にあっては、上述した各モードにおけ
る第２フィルタ橇回路81に設定するフィルタ係数や、第
２γ変換回路79に設定するLUTデータを、操作者が選択
できるようになっており、この選択は操作表示パネル74
8の画質調整キー756を押下することにより可能である。
即ち、操作表示制御回路749は画質調整キー756の操作を
検出すると、第48図（ｃ）に示すような画面を表示し
て、フィルタ係数を調整するためのシャープ／ソフト調
整モードと、LUTデータを調整するためのカラーバラン
ス調整モードの選択が可能とされる。

シャープ／ソフト調整モードが選択されると、操作表
示制御回路749は第48図（ｄ）に示すような画面を表示
して、各画質モードにおける第２フィルタ処理回路81の
フィルタ係数の選択が可能とされる。同図（ｄ）に示す
ように本実施例では各画質モード毎に11段階のフィルタ
係数の選択が可能となっており、操作表示制御回路749
は選択された結果をシステム制御ユニット34に伝えシス
テム制御ユニット34はこの結果をRAM734に記憶してお
く。

なお、第４表に示したフィルタ係数とこの調整結果の
対応は、第30図に示すようになっている。即ち、文字モ
ードでは平滑化を中心にフィルタ係数が選択され、標準
モードではエッジ強調を中心にフィルタ係数が選択され
る。また、写真モードではスルーを中心とするフィルタ
係数が選択される。これにより、文字モードでは第１フ
ィルタ処理回路74で行うエッジ強調により発生したモア
レを弱めることができ、標準モードでは第１フィルタ処
理回路74で行う平滑化により発生したボケを補正するこ
とができる。さらに、文字モード及び標準モードでは、
BKのみ１段分エッジ強調側のフィルタ係数が用いられ、
これにより、黒文字等の細線が鮮鋭にコピーされる。

また、カラーバランス調整モードが選択されると、操
作表示制御回路749は第48図（ｅ）に示すような画面を
表示して、各画質モードにおける第２γ変換回路79のLU
Tデータの選択が可能とされる。同図（ｅ）に示すよう
にLUTデータの調整は、画質モードと色毎に、シャド
ウ、ミドル、ハイライト別の17段階（−８〜０〜８）の
調整が可能とされており、操作表示制御回路749はこの
調整結果をシステム制御ユニット34に伝える。システム
制御ユニット34はこの調整結果をRAM734に記憶してお
き、必要に応じて第２γ変換回路79のRAMに設定するLUT
データを計算する。即ち、システム制御ユニット34のRO
M730には第49図（ａ）〜（ｃ）に示すようなシャドウ部
調整用、ミドル部調整用、ハイライト部調整用の2,4,6,
8のLUTデータが予め記憶されており、調整結果に応じて
LUTデータを読出して符号反転・補間演算等を行い、さ
らに、第49図（ｄ）に示すような濃度調整用のLUTデー
タと足し合わせ、RAMに設定するLUTデータを計算する。

再度、第48図を参照すると、画面右下部は画像濃度調
整用の領域であり、「濃く」「薄く」表示部分を押下す
ると、各々記録される画像の濃度をより濃く、又は、よ
り薄くすることができるようにされている。即ち、操作
表示制御回路749は上述した操作を検出すると、スケー
ル部分の表示を変更するとともに、この結果をシステム
制御ユニット４に伝える。システム制御ユニット34はこ
れに呼応して第49図（ｄ）に示した濃度調整用のLUTデ
ータの選択を変更し、LUTデータを再計算し、第２γ変
換回路79のRAMに設定する。

上述したように、本実施例では、各モードにおける第
２フィルタ処理回路81に設定するフィルタ係数や第２γ
変換回路79に設定するLUTデータを、選択できるので、
最適な条件でのコピーが可能となる。

〔外部機器接続モード〕…第50図参照 ついで、複写機本体35に外部機器36が接続されている
場合の動作を説明する。上述したように、システム制御
ユニット34は外部機器36の外部機器制御回路とシリアル
I/O回路737を介して通信を行うようになっている。

外部機器36は複写機本体35のスキャナユニット１で原
稿４を読取らせ、その画像信号を受信したい場合や、外
部機器36が保有する画像データを複写機本体35に出力し
プリンタユニット２により画像記録を行わせたい場合等
に、複写機本体３のシステム制御ユニット34に動作制御
の主導権を要求する。これに対し、システム制御ユニッ
ト34は複写機が複写動作中であったり操作部入力が行わ
れている等を検出すると、この要求を拒否する回答を送
信して動作制御の主導権を明け渡さない。一方、複写動
作中でなく、かつ、操作部入力が最後に行われてから一
定時間が経過している等、複写動作の開始が予想されな
い場合、システム制御ユニット34は要求を認める回答を
行って動作制御の主導権を外部機器36に明け渡す。外部
機器36は主導権を受け取ると、必要に応じて画像信号の
授受の動作モード等を設定するようにシステム制御ユニ
ット34に要求し、システム制御ユニット34はこれを受け
て画像処理部10等の設定を行う。

例えば、外部機器36がスキャナユニット１が読取った
画像信号を受信する場合、外部機器36はシステム制御ユ
ニット34に画像信号を送信するように要求し、システム
制御ユニット34はこれを受けて外部I/F回路75の入出力
レジスタ463の設定を行う。また、外部機器36は入力さ
れる画像信号の通信速度の変更を要求することもでき
る。即ち、外部機器36が低速モードの要求を出すと、シ
ステム制御ユニット34は同期信号発生回路71の同期信号
レジスタ107の設定を変更して画像処理部10が1/2のクロ
ックで動作するようにし、かつ、スキャナユニット１に
対しては原稿４の副走査方向の走査速度を1/2にするよ
うに指示する。これにより、画像処理部10の画素同期信
号S₁₀₁及びライン同期信号S₁₀₂の周期は２倍になるの
で、画像信号の通信速度を1/2にすることができる。ま
た、画像処理部10の主走査変倍回路72はスキャナユニッ
ト１が出力する画像信号を１ライン毎に間引いて出力す
るので、この時の画像信号の画素密度は実質的に変化し
ない。即ち、通信速度を遅くしても通常の場合（高速モ
ード）と同様に、高精細な画像信号を外部機器36は得る
ことができる。

また、外部機器36が標準モードの要求を出すと、シス
テム制御ユニット34は外部I/F回路75の同期信号分周回
路458の設定を標準モードに変更する。これによって、
外部I/F回路75は入力された画像信号S_70R〜70_Bを1/2に
縮小して外部機器36に出力する。また、この時の画像信
号の通信速度は通常（高解像度モード）の1/4になって
いる。なお、外部I/F回路75における縮小処理は単純間
引きであるが、本実施例では外部機器36から第１フィル
タ処理回路74のフィルタ係数を選択し得るように構成さ
れているので、例えば平滑化処理のフィルタ係数を選択
すれば、単純間引きで縮小しても細線抜けのない高品質
な画像信号を得ることができる。

一方、外部機器36が保有する画像データを複写機本体
35に送信して、プリンタユニット２により画像記録を行
う場合も同様である。即ち、外部機器36はシステム制御
ユニット34に画像信号を受信するように要求し、システ
ム制御ユニット34はこれを受けて外部I/F回路75の入出
力レジスタ463や領域制御回路84等の設定を行う。ま
た、この場合も外部機器36が出力する画像信号の通信速
度を変更することができる。

即ち、外部機器36が低速モードの要求を出すと、シス
テム制御ユニット34は同期信号発生回路71の同期信号レ
ジスタ107の設定を変更して画像処理部10が1/2のクロッ
ク速度で動作するようにし、また、プリンタユニット２
に対しては低速モードの選択を指示する。これにより、
画像処理部10及びプリンタユニット２は低速モードで動
作するので、外部機器36は1/2の通信速度で画像信号を
送ればよいことになる。なお、この場合の画像信号の画
素密度は変化しないので、高精細な画像を記録させるこ
とができる。

また、外部機器36が標準モードの要求を出すと、シス
テム制御ユニット34は外部I/F回路75の同期信号分周回
路458の設定を変更する。これにより、外部I/F回路75は
受信した画像信号を２倍に拡大してから第１γ変換回路
76に出力するので、外部機器36が出力する画像信号の通
信速度は1/4となる。なお、外部I/F回路75における拡大
処理は単純拡大となっているが、本実施例では外部機器
36によって第２フィルタ処理回路81のフィルタ係数を任
意設定し得るようにしているので、例えば平滑化処理の
フィルタ係数を設定することによりギザリのない高品質
な画像を記録することができる。

また、本実施例では、外部機器36から第１γ変換回路
76、色補正回路77、UCR処理回路78、第２γ変換回路7
9、多値ディザ処理回路82及び遅延処理回路83等による
各種処理の設定や記録動作開始の制御が可能であるの
で、外部機器36は出力する画像データの特性に応じて最
適なパラメータを設定し、画像を記録させることができ
る。

なお、本実施例では、高速／低速モード及び高解像度
／標準モードを任意に組合せ得るので、必要に応じて通
信速度を選択できる。また、本実施例では画像信号の授
受の同期信号をS₆₆₁,S₆₆₂として外部機器36からも出力
し得るので、外部機器36は自身の処理速度に応じて画像
信号の入力又は出力を行わせることができる。さらに、
本実施例では外部機器36と画像信号の授受を行う場合の
標準の設定値等が予め決められているため、外部機器36
は標準の設定値と異なる設定が必要な部分だけ要求を行
えばよいものである。よって、複写機本体35−外部機器
36間の通信量は削減され短時間で通信が完了するととも
に、外部機器36による複写機本体35の制御も容易となっ
ている。

ところで、外部機器36の概要例を第50図に示す。第50
図において、外部機器36は一般的なワークステーション
（パーソナルコンピュータ）システムであり、CPU801、
RAM802、ROM803を始め、複写機本体35のシステム制御ユ
ニット34と通信を行うためのシリアルI/O回路804、画素
同期信号、ライン同期信号、フレーム同期信号及び画像
信号S₆₆の入出力を行うためのパラレルI/O回路805、プ
ログラムや画像データを保存するためのハードディスク
806及びそのコントローラ807、文字及び画像等を表示す
るためのCRT808及びそのコントローラ809、コマンド等
を入力するためのキーボード810及びそのコントローラ8
11等で構成されている。このようなシステムではコマン
ドをキーボード810から入力してハードディスク806に記
憶されているプログラムを起動することで、複写機本体
35との画像信号の入出力の制御、及びこのシステム制御
ユニット34との交信等を開始する。

例えば、複写機本体35に画像データを出力して記録を
行う場合、プログラムに従ってCPU801はハードディスク
806に保存されている画像データを読出し、RAM802に記
憶する。次に、システム制御ユニット34に動作制御の主
導権を要求し、これが受理されると画像信号の授受の動
作モード等の設定を指示する。さらに、これが終了する
と、システム制御ユニット34は画像記録動作の開始を指
示し、システム制御ユニット34はこれを受けてプリンタ
ユニット２への記録動作開始の指令、フレーム同期信号
S₁₀₃等の制御を行う。一方、CPU801は複写機本体35側か
ら送られてくるフレーム同期信号S₆₆₅、ライン同期信号
S₆₆₄、画素同期信号S₆₆₃を監視し、RAM802に記憶してあ
る画像データをパラレルI/O回路805より順次出力する。
このように、本実施例のワークステーションシステムで
は、複写機本体35専用のフレームメモリを持たなくても
汎用のRAMを使用することによって、画像データの出力
が可能とされている。

また、複写機本体35側から画像データを受信する場合
も同様で、パラレルI/O回路805で受信した画像データを
RAM802に記憶させることにより対応できる。

このような処理方法は、CPU801等の動作速度によって
画像信号の通信速度が制限されてしまうが、本実施例に
よれば、通信速度を変更できるので、動作速度に応じた
通信速度を選択すればよく、CPU801等の処理能力に応じ
た画像データの授受が可能となる。

発明の効果 本発明は、上述したように構成したことにより、請求
項１記載の発明によれば、画像記憶手段と制御手段とに
より外部機器から受信した画像信号を拡大処理するの
で、外部機器は送信する画像信号の速度を低減させるこ
とができ、専用のフレームメモリを用意しなくても画像
信号の出力が可能となり、外部機器との接続が容易なも
のとなり、また、請求項２記載の発明による場合も、外
部機器は送信する画像信号の速度を低減させることがで
き、専用のフレームメモリを用意しなくても画像信号の
出力が可能となり、外部機器との接続が容易なものとな
る。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は外部I/
F回路のブロック図、第２図はカラーデジタル複写機全
体の構成を示す概略正面図、第３図は全体の電装制御系
を示すブロック図、第４図はスキャナユニットの電装系
構成を示すブロック図、第５図はカラーCCDのフィルタ
配置図、第６図は画像処理部の電装系構成を示すブロッ
ク図、第７図は同期信号発生回路のブロック図、第８図
及び第９図はその動作を示すタイミングチャート、第10
図は主走査変倍回路のブロック図、第11図はその動作を
示すタイミングチャート、第12図は補間演算処理を示す
説明図、第13図は変倍処理回路のブロック図、第14図は
加工処理回路のブロック図、第15図はメモリ制御回路の
ブロック図、第16図は影領域判定回路のブロック図、第
17図は第１フィルタ処理回路のブロック図、第18図及び
第19図は外部I/F回路の動作を示すタイミングチャー
ト、第20図は第１γ変換回路のブロック図、第21図はそ
の動作を示すタイミングチャート、第22図は色補正回路
のブロック図、第23図は色空間を示す模式図、第24図は
UCR処理回路のブロック図、第25図は原稿サイズ検出回
路のブロック図、第26図は原稿状態の一例を示す平面
図、第27図は動作を示すタイミングチャート、第28図は
第２フィルタ処理回路のブロック図、第29図はフィルタ
係数に応じたフィルタ処理例を示す模式図、第30図は多
値ディザ処理回路のブロック図、第31図はディザパター
ン例を示す説明図、第32図は感光体配置を示す簡略正面
図、第33図は遅延処理回路のブロック図、第34図は遅延
処理用のメモリ容量を示す模式図、第35図はメモリ制御
回路のブロック図、第36図及び第37図はその動作を示す
タイミングチャート、第38図はRAMブロックのブロック
図、第39図はその動作を示すタイミングチャート、第40
図は領域制御回路のブロック図、第41図は領域制御の単
位を示す説明図、第42図はメモリの格納内容を示すRAM
マップ、第43図はエリア処理レジスタの格納内容を示す
説明図、第44図はプリンタユニットのブロック図、第45
図は走査光学系の平面的配置を示す概略平面図、第46図
は動作を示すタイミングチャート、第47図はシステム制
御ユニット及び操作表示ユニットのブロック図、第48図
は画面表示例を示す平面図、第49図は各種特性図、第50
図は外部機器のブロック図である。 ３……原稿載置部、４……原稿、36……外部機器、74…
…フィルタ処理手段、75……受信手段＆送信手段、106
……速度切換え手段、121,122,456,457……画像記憶手
段、462……制御手段、709……速度変更手段

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】外部機器からの画像信号を受信する受信手
   段を有し、前記外部機器からの画像信号に応じた画像記
   録を行うようにしたデジタル複写機において、前記受信
   手段中に画像信号を記憶する画像記憶手段と、この画像
   記憶手段への画像信号の書込み及び読出しを制御する制
   御手段とを設け、これらの画像記憶手段と前記制御手段
   とにより前記外部機器から受信した画像信号を拡大処理
   するようにしたことを特徴とするデジタル複写機。
2. 【請求項２】外部機器からの画像信号を受信する受信手
   段を有し、前記外部機器からの画像信号に応じた画像記
   録を行うようにしたデジタル複写機において、画像記録
   速度を変更する速度変更手段と、この速度変更手段によ
   る画像記録速度に応じて外部機器から受信する画像信号
   の通信速度を変更させる速度切換え手段とを設けたこと
   を特徴とするデジタル複写機。