JPH04158679A - デジタル複写機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パーソナルコンピュータ等の外部機器との間
で画像信号の入力又は出力を行うデジタル複写機に関す
る。

従来の技術 従来、デジタル複写機において、画像読取り部や画像記
＃部をイメージスキャナやプリンタ化りにするため、外
部機器との接続を可能としたものが特開平２−３８０７
５号公報等により知られている。

発明が解決しようとする課題 デジタル複写機では、内部における画像信号速度が速く
、外部機器は、これに対応した画像信号の入力又は出力
を行うために、半導体メモリ素子を使用した専用のフレ
ームメモリを用意する必要がある。

ところが、例えば１６画素／ｌＷｌのＡ３フルカラー複
写機（Ｒ，Ｇ、Ｂ各８ビット）対応のフレームメモリの
容量は、おおよそ、９６Ｍバイトになる等、フレームメ
モリの容量が大規模になるため、入出力通信可能な外部
機器を安価に実現することは困難である。

課題を解決するための手段 請求項１記載の発明では、外部機器からの画像信号を受
信する受信手段を有し、Ａ′１７記外部機器からの画像
信号に応じた画像記録を行うようにしたデジタル複写機
において、前記受信手段中に少なくとも２ライン分の画
像信号を記憶する画像記憶手段と、この画像記憶手段へ
の画像信号の書込み及び読出しを制御する制御手段とを
設け、これらの画像記憶手段と前記制御手段とにより前
記外部機器から受信した画像信号を拡大処理するように
した。

また、請求項２記載の発明では、外部機器からの画像信
号を受信する受信手段を有し、前記外部機器からの画像
信号に応じた画像記録を行うようにしたデジタル複写機
において、画像記録速度を変更する速度変更手段と、こ
の速度変更手段による画像記録速度に応じて外部機器か
らの画像信号の受信速度を変更させる速度切換え手段と
を設けた。

一方、請求項３記載の発明では、原稿載置部に載置され
た原稿から読取った画像信号を外部機器に送信する送信
手段を有するデジタル複写機において、少なくとも２ラ
イン分の画像信号を記憶する画像記憶手段と、この画像
記憶手段への画像信号の書込み及び読出しを制御する制
御手段とを設け、これらの画像記憶手段と前記制御手段
とにより画像信号を縮小処理して前記外部機器に送信さ
せるようにした。さらに、請求項４記載の発明では、原
稿載置部に載置された原稿から読取った画像信号に２次
元フィルタ処理を施すフィルタ処理手段を画像記憶手段
の前段に設けた。

作用 請求項１記載の発明によれば、画像記憶手段と制御手段
とより外部機器から受信した画像信号を拡大処理するの
で、外部機器は送信する画像信号の速度を低減させるこ
とができ、専用のフレームメモリを用意しなくても画像
信号の出力が可能となり、外部機器との接続が容易なも
のとなる。

請求項２記載の発明による場合も、外部機器は送信する
画像信号の速度を低減させることができ、専用のフレー
ムメモリを用意しなくても画像信号の出力が可能となり
、外部機器との接続が容易なものとなる。

また、請求項３記載の発明による場合、外部機器は受信
する画像信号の速度を低減させることができ、専用のフ
レームメモリを用意しなくても画像信号の入力が可能と
なり、外部機器との接続が容易なものとなる。この際、
請求項４記載の発明によれば、２次元フィルタ処理を施
すので、ギザリのない高品質の画像信号を出力させるこ
とができる。

実施例 本発明の一実施例を図面に基づいて説明する。

［全体構成］・・・第２図及び第３図参照第２図に、本
発明が適用される一例としてのデジタルカラー複写機の
概要を示し、第３図にその電装部の概要を示す。

本実施例のデジタルカラー複写機は、第２図に示すよう
に、原稿を読取るスキャナユニット１と、記録紙に画像
を記録するプリンタユニット２とに大別される。スキャ
ナユニット１をみると、プラテン（コンタクトガラス）
３上に載置された原稿４は蛍光灯５によりｎ光照明され
る。原稿４からの反射光はレンズアレイ６を経てカラー
イメージセンサなるＣＣＤ７に入射し、光電変換により
画像信号（ｌご、Ｇ、Ｂに色分解）に変換される。こ二
に、蛍光灯５、レンズアレイ６及びＣＣＤ７等はキャリ
ッジ８に搭載されており、原稿読取り時はキャリッジ駆
動モータ９によりキャリッジ８が右から左へ移動し、プ
ラテン３上に載置された原稿４の全面が走査される。Ｃ
ＣＤ７がら出力される画像信号は、画像処理部１０等で
各種画像処理が施された後、プリンタユニット２のレー
ザダイオード（図示せず）に入力される。

プリンタユニット２では、画像信号にまって付勢された
レーザダイオードから出射されたＹ、Ｍ。

Ｃ，ＢＫ用のレーザ光が、各々ポリゴンミラー１１等で
反射され、ｆθレンズ１２、ミラー１３等を経て、ドラ
ム状の各感光体１４上に結像照射される。各々のポリゴ
ンミラー１１は同一のポリゴンモータ１５の回転軸に固
着されており、ポリゴンモータ１５は一定速度で回転し
てポリゴンミラー１１を回転駆動する。このポリゴンミ
ラー１１の回転により、レーザ光は感光体１４の回転方
向（睦言１方向）と垂直な方向、即ち、ドラム軸に沿う
方向に主走査される。ここに、感光体１４表面は、負電
圧の高圧発生装置に接続された帯電チャージャ１６によ
り一様帯電済みとされている。よって、レーザ光が照射
されると、光導電現象により感光体表面の電荷がドラム
本体の機器アースに流れて消滅する。ここで、原稿濃度
の濃い部分はレーザダイオードを点灯させず、原稿濃度
の薄い部分はレーザダイオードを点灯させる。これによ
り、感光体１４の表面には原稿濃淡に対応した静電潜像
が形成される。この潜像を現像ユニット１７により現像
すると、画像濃度に応じたトナー像が感光体１４−Ｌに
形成される。

一方、給紙カセット１８に収納された記録紙１９は給紙
コロ２０等の給紙動作により繰出され、レジストローラ
２１により所定タイミングで転写ベルト２２上に送られ
る。転写ベルト２２上を搬送される記録紙１９が感光体
１４の下部を通過する間、転写チャージャ２３の作用に
より感光体１４上のトナー像が記録紙１９に転写される
。転写後、記録紙１９は分離チャージャ２４の作用によ
り剥離されて定着ユニット２６に送られ、定着を受け、
排紙ローラ２７により排紙トレイ２８土に排出される。

なお、転写後、感光体１４上に残留したトナーはクリー
ニングユニット２９で除去され、転写ベルト２２表面に
付着したトナーはクリーニングユニット３０で除去され
、各々廃ボトル３１に排出される。また、感光体１４表
面の残留電荷は除１ランプ３２により除電消去される。

また、電装部をみると、第３図に示すように、前述した
スキャナユニット１、プリンタユニット２、画像処理部
１０とともに、各種処理モードの入力及び表示等を行う
ための操作表示ユニット３３、これらの各ユニット１，
２．３３中の制御部と通信を行い、複写機全体を制御し
たり画像処理部１０の設定等を行うシステム制御ユニッ
ト３・２等により構成されている。このような電装部を
有する複写機本体３５に対して、外部機器３６が接続可
能とさｔており、複写機本体３５と外部機器３６との間
の通信により画像信号を授受し得るように構成されてい
る。

なお、本実施例のデジタルカラー複写機は、Ａ３サイズ
の原稿画像の読取り及び書込みが可能であり、その画素
密度は１６画素／ｌＴ１ｍであるとする。

以下、各部の構成及び動作を個別に順に説明する。

［スキャナユニット１１・・第４図及び第５図参照第４
図にスキャナユニット１の電装部構成を示す。原稿の反
射光が入射されるＣ、　ＣＤ　７は基板上に千鳥状に配
置された５つのＣＣＤカラーセンサチップ７ａ〜７ｅに
より構成されており、クロックトライバ５１から出力さ
れる動作制御用のクロックによって駆動される。ここに
、ＣＣＤカラーセンサチップ７ａの出力信号は、ブリチ
ップ回路５２で増幅された後、シェーディング補正回路
５３に入力される。このシェーディング補正回路５３は
蛍光灯５の照明むら、ＣＣＤ内部の受光素子の感度むら
、暗電流に対する補正等を施す回路であり、その出力は
Ａ／［）変換器５４によって８ビツトのデジタル信号に
変換される。白レベルメ千り５５及び暗電流メモリ５６
は、各々原稿部分に先立って走査される白色基準板と黒
色基準板の読取り結果を記憶する回路で、シェーディン
グ補正回路５３ではこれらのメモリ５５．５６の出力に
応じて出力する画像信号のレベルを調整し、上述した補
正を実現している。このような出力信号処理回路５７ａ
は、他のＣＣＤカラーセンサチップ７ｂ〜７ｅについて
も、同様に出力信号処理回路５７ｂ〜５７ｅとして設け
られている。

また、出力信号処理回路５７ｂ、５７ｄの出力に対して
はデイし・イ回路５８ｂ、５８ｄが接続されている。こ
れらのデイレイ回路５８ｂ、５８ｄは入力された画像信
号を遅延する回路であり、これによって、千鳥状配置の
ＣＣＤカラ−センサチップ７ａ〜７０間の副走査方向の
ずれｄ　ＣｃＤが補正され、原稿面での同一線上の画像
信号となってＲＧ　Ｂ分離回路５９に入力される。

なお、本実施例のスキャナユニット１では副走査方向の
変倍をキャリッジ８の移動速度を変更することで実現し
ているので、必要となるデイレイ量は変倍率によって変
化する。即ち、ｄＣＣＤＸ変倍率／１００／１６ライン
となる。これに対し、本実施例のデイレイ回路５８ｂ、
５８ｄは変倍に相当するライン数のデイレイ用メモリを
有しており、縮小及び等倍ではメモリによって遅らせる
ライン数を制御することにより、また、拡大ではライン
単位でメモリへの書込みを禁止させるとともにその読出
しを重複させることによって、必要とするデイレイ量を
実現している。このため、拡大を行う場合も、必要とす
るデイレイ用メモリの容量は等倍と同じとなる。

また、ＣＣＤカラーセンサチップ７ａ〜７ｅは第５図に
示すようにＲ，Ｇ、Ｂフィルタ６０が順番に並んだ構造
となっているため、出力される画像信号はＲＧＢの各信
号が混在した状態となっている。そこで、前記ＲＧＢ分
離回路５９により、並列して送られてくるこれらの５つ
のＣＣＤカラーセンサチップ７８〜７ｅからの画像信号
を１本に統合するとともに、これらの信号を各色に分離
される。このように統合・分離された画像信号Ｒｓ、Ｇ
ｓ、Ｂｓは画像処理部１０に出力される。

また、このスキャナユニット１にはユニット全体を制御
するスキャナ制御回路６１が設けられているにのスキャ
ナ制御回路６１は、ＣＰＵ６２、ＲＯＭ６３、ＲＡＭ６
４を始めとし、前記システム制御ユニット３４と通信を
行うためのシリアルＩ１０回路６５やパラレルＩ１０回
路６６等から構成されるマイクロコンピュータシステム
である。

また、前記パラし・ル■／○回路６６はホームポジショ
ン（）ＩＰ）センサ６７等の各種センサ信号の入力、前
記デイレイ回路５８ｂ、５８ｄに対するデイレイ量の設
定等を行うための信号の出力、キャリッジ駆動モータ９
や蛍光灯５等の各種負荷を駆動する駆動回路６８を制御
する信号の出力等を行うためのものである。即ち、スキ
ャナ制御回路６〕はＲＯＭ　６３に記憶されたプログラ
ムによって動作し、システム制御ユニット３４からの指
令や各種センサ信号に応じて各回路の設定や各種負荷の
駆動制御を行う。

なお、６９は基準クロック発生回路であり、前記画像処
理部１０から出力されたライン同期信号５ＹＮＣｓに基
づいて各種同期信号を出力している。また、上述した各
回路は、この信号に同期して動作する。さらに、この基
準クロック発生回路６９はスキャナユニヅトｌ内のライ
ン同期信号及び画素同期信号ＣＫｓを、画像処理部１ｏ
に出力している。

［画像処理部１０１・・・第６図参照 画像処理部１０全体の構成を第６図に示す。概略的には
、同期信号発生回路７１により発生される画像同期信号
Ｓ１゜に応じて制御される主走査変倍回路７２、加工処
理回路７３、第１フィルタ処理回路７４、外部Ｉ／Ｆ回
路７５、第１γ変換処理回路７６、色補正回路７７、Ｕ
ＣＲ処理回路７８、第２γ変換処理回路７９、原稿サイ
ズ検出回路８０、第２フィルタ処理回路８１、多値デイ
ザ処理回路８２及び遅延処理回路８３を、ＲＧＢ分離回
路５９の出力側に順に接続してなる。また、領域制御回
路８４も設けられている。これらの構成要素を順に説明
する。

くタイミング発生部〉・・・第７図ないし第９図参照量
期信号発生回路７１は、プリンタユニット２から出力さ
れるライン同期信号５ＹＮＣｐ及びシステム制御ユニッ
ト３４から出力される制御信号ＢＵＳｏの設定に基づい
て、画像処理部１０における画像同期信号Ｓ１゜を発生
する回路であり、例えば第７図に示すように構成される
。

まず、同期信号発生回路７１における基準グロック信号
Ｓ　ｌ　ｌを発生するクロックジェネレータ１０１が設
けられ、その出力側には基準クロック信号Ｓ　ｌ　ｌを
２分周したクロック信号Ｓ　＋　ｓを生成するフリップ
フロップ１０２が接続されている。一方、プリンタユニ
ット２から出力されたライン同期信号５ＹＮＣｐを第８
図中に示すように前記クロック信号Ｓ　Ｌ　１に同期し
たライン同期信号５ＹＮＣｓに変換する波形整形回路１
０３が設けられている。

また、２倍周期のライン同期信号Ｓ、を生成するフリッ
プフロップ１０４及びＯＲゲート１０５も接続されてい
る。これらの信号Ｓ　ｌ　ｌ　ｌ　Ｓ　Ｉ　Ｉ、５ＹＮ
Ｃｓ、Ｓ、、は画像信号の受信速度の切換え手段を構成
するセレクタ１０６に入力され、何れかが画像処理部１
０における画素同期信号５５９１、ライン同期信号Ｓ１
゜、とじて選択出力される。このため、セレクタ１０６
には制御信号ＢＵＳｏによって同期信号レジスタ１０７
に設定された信号Ｓ　Ｉ　４に応じて選択動作をする。

なお１本実施例では画素同期信号及びライン同期信号の
切換え等によって、高速モードと低速モードとの２つの
モードで動作可能とされており、特に後者の低速モード
はＯＨＰシートや厚紙等の定着性を要求される記録紙を
用いた場合に選択される。

また、ライン同期信号Ｓ１．、でクリアされ画素同期信
号８１．１　　をカウントするカウンタｌｏ８が設けら
れ、このカウンタ１０８出力は各々コンパレータ１０９
，１１０に入力されている。これらのコンパレータ１０
９，１１０には同期信号レジスタ１０７に設定されてい
る主走査方向の有効画像領域の開始点を表す信号と終了
点を表す信号も入力されており、これによってＮＡＮＤ
ゲート１１１の出力は、主走査方向の非有効画像範囲に
おいてＨレベルとなる。また、ＮＡＮＤゲート１１１の
出ツノ信号は主走査方向イレース信号Ｓ１゜、として多
値デイザ処理回路８２に出力される。

また、制御信号ＢＵＳｏによって設定される信号Ｓ＋　
＊　＋　Ｓ　＋　ｃはライン同期信号Ｓ１゜に同期して
フリップフロップ１１２で保持され、各々フレーム同期
信号Ｓ１゜４、副走査方向イレース信号Ｓ１゜６として
出力される６ 第９図はこのような各信号生成を示すタイミングチャー
トである。

第６図に戻ると、同期信号発生回路７１がら出力された
画像同期信号Ｓ１゜は画像処理部１０の各回路、スキャ
ナユニット１、システム制御ユニット３４等に人ツノさ
れる。また、スキャナユニット１から出力された画像信
号Ｒｓ、Ｇｓ、Ｂｓ及び同期信号０丁、Ｋｓは主走査方
向変倍回路７２に入力される。

〈主走査変倍〉　第】０図ないし第１３図参照主走査変
倍回路７２は画像信号Ｒｓ、Ｇｓ、ＢＳに主走査方向の
変倍処理等を施して、処理済みの画像信号Ｓ　＊　ａ　
Ｒ＊　　Ｓ　、。ＧＩＳ＋ａＢを出力するものであり、
この主走査変倍回路７２は各々の色画像信号毎に独立し
た処理回路７２Ｒ，７２，、７２゜により構成されてい
るが、構成自体は同じであり、例えば第１０図に示すよ
うに構成されている。ここでは、画像信号Ｒｓに対する
回路例とする。

まず、入力された画像信号Ｒｓ等は同期信号ＣＬ　Ｋ　
ｓに従って画像記憶手段となるＦＩＦＯ（ファースト・
イン・ファースト・アウト）メモリ１２１．１２２に書
込まれる。ここで、同期信号ＣＬＫｓは第１１図に示す
ような画像信号Ｒｓ等の画素同期信号Ｓ、１とライン同
期信号Ｓ８．よｋ）なる。

また、書込みゲート回路１２３は制御信号ＢＵＳＯによ
り設定されたライン先端の書込み開始位置を示す信号を
出ツノする回路で、この信号により前記ＦＩ　Ｆ　Ｏメ
モリ１２１，１２２への画像信号の書込みが規制される
。なお、ＦＩＦＯメモリ１２１．１２２は例えば日本電
気■製のμＰＤ４２５０５Ｃ等の１ライン分余りの画像
信号を記憶し得る容量のメモリと、独立制御が可能な書
込み用／読出し用のアドレスカウンタ内蔵の素子である
。

これらのＦＩＦＯメモリ１２１，１２２に書込まれた画
像信号は、前記同期信号発生回路７１が出力するライン
同期信号Ｓ１゜、と変倍処理回路１２４が出力する読出
しクロックＳ、、１によって読出され、シフトレジスタ
１２５に書込まれる。

なお、フリップフロップ１２６はライン同期信号Ｓ　Ｉ
　１１、が入力される度に出力を反転し、ＦＩＦＯメモ
リ１２１，１．２２の書込み／読出しをトグル制御する
。

前記シフトレジスタ１２５からは連続した４画素の画素
信号Ｓ８．１〜Ｓ、４４が出力され、各々乗算回路１２
７の各部に入力される。乗算回路１．２７の各部は前記
変倍処理回路１２４から出力される係数切換え信号８つ
１．によって第１表のように各第１表 部毎に決まる係数により、入力された画像信号を乗算処
理し、その結果を出力する。乗算回路１２７の各部の乗
算結果は加算整形回路１２８に入力されて合計され、さ
らに、オーバフロー及び負値の処理が行われ、ＦＩＦＯ
メモリ１２９に出力される。

なお、シフトレジスタ１２５、乗算回路１２７及び加算
整形回路１２８は、第１２図に示すようにＣＣＤにより
サンプリングされた画像信号Ｄ１〜Ｄ、から使倍後の仮
想サンプリング点の画像信号値を補間演算するために設
けられている。また、第１表に示した係数は標本化関数
に基づいて決められており、係数の選択は仮想サンプリ
ング点とＣＯＤ画像信号り、との距離δにより決定され
る。

ＦＩＦＯメモリ１２９への書込みは、変倍処理回路１２
４が出力する書込みクロックＳ５５．とライン同期信号
８１．８によって制御され、その読出しは同期信号発生
回路７１が出力する画素同期信号Ｓ　ｌ　ａ　ｌ　　と
ライン同期信号Ｓ１゜、によって行われる。また、その
出力はマスク処理回路１３０に人力される。マスク処理
回路１３０では変倍処理回路１２４から出力されるマス
ク信号Ｓ１３．に応じて画像信号を白色化する回路であ
り、処理を施した画像信号Ｓ、。８等（Ｓ、。。、Ｓ、
。１１）を出力する。

変倍処理回路１２４は上述した仮想サンプリング点の位
置を計算し、読出し及び書込みクロック信号３１　ｍ　
ｌ　ｌ　Ｓ　ｔ　ａ　Ｉ、係数切換え信号Ｓ。１．及び
マスク信号Ｓ８１．を出力する回路で、例えば第１３図
に示すように構成されている。図中、１３１は倍率の逆
数を出力する回路であり、この倍率の逆数は倍率レジス
タ１３２の出力３．６、副走査方向の累積変化＃Ｓ８４
、及び主走査方向の累積変化量Ｓ−の総和として加算回
路１３３から出力される。

ここで、倍率レジスタ１３２の出力Ｓ、。は制御信号Ｂ
ＵＳｏによって設定された値を、領域制御回路８４から
出力された領域信号Ｓ０１によって選択することで決定
される。また、副走査方向の累積変化量Ｓ　ｓ　＋は制
御信号ＢＵＳｏによって副走査方向増減レジスタ１３４
に設定された増減値を領域信号Ｓ　ｓ　ｓ　ｔにより選
択し、それを加算器１３５及びフリップフロップ１３６
により、ライン同期信号Ｓ　Ｉ　ＩＩ　ｔ　が入力され
る毎に累積加算していくことで決められる。この累積変
化量はフレーム同期信号Ｓ１０．によってクリアされる
。主走査方向の累積変化量Ｓ、は制御信号ＢＵＳｏによ
って主走査方向増減レジスタ１３７に設定された増減値
を領域信号Ｓ８□により選択し、それを加算器１３８及
びフリップフロップ１３９により、ＯＲゲート１４０の
出力するクロックが入力される毎に累積加算していくこ
とで決められる。この累積変化量はライン同期信号Ｓ１
．によってクリアされる。

このような倍率逆数出力回路１３１から出力される倍率
の逆数を示す信号は、整数部信号Ｓ、、１　と小数部信
号Ｓお、、とに分けられて処理される。

整数部信号Ｓ５１．はコンパレータ１４１に人力され、
拡大か否か（即ち、整数部がＯか否か）の判定が行われ
る。即ち、拡大であれば信号Ｓ４６゜は１１レベル、信
号Ｓ、７．はＩ、レベルとなり、縮小（等倍を含む）の
時はこの逆となる。

ここに、拡大の場合の動作を説町する。この場合、ＮＯ
Ｒゲート１４２の出力は常にＬレベルとなるので、ＯＲ
ゲート１４３がら出力される書込みクロック信号Ｓ　＊
　ｓ　ｓ　とＯＲゲート１４０から出力されるクロック
信号は、画素同期信号Ｓ　ｌ　６と等しくなる。このＯ
Ｒゲート１４０の出力はフリップフロップ１４４を制御
しているので、加算器１４５、セレクタ１４６とこのフ
リップフロップ１４４は画素同期信号が入力される度に
小数部信号Ｓ１４．の累積加算を行う。フリップフロッ
プ１４４から出力される累積結果の上位ビット、例えば
第１表の場合は３ビツトは係数切換え信号Ｓ８．。

として出力される。なお、セレクタ１４６はライン同期
信号Ｓ１゜、が入ノＪされている間（Ｉ−、レベル）は
制御信号ＢＵＳｏによってオフセラ］・レジスタ１４５
に設定されたオフセット信号を出力するので、ライン同
期信号解除後のフリップフロップ１４４の出力はオフセ
ット信号と等しくなる。このオフセット信号は、第５図
に示したカラーイメージセンサ構造によって生ずるＲＧ
Ｂ間の中心位置の差を補正演算するのに用いられる。即
ち、オフセットレジスタ１４５に設定されるオフセット
信号は主走査変倍回路７２．、７２．、７２．毎に異な
っている。

一方、加算器１４５のキャリー出力信号は加算器１４６
に入力され、さらにその出力はセレクタ１４７を介して
（ＮＯＲゲート１４２の出力は常にＬレベル）、コンパ
レータ１４８に入力されている。なお、拡大の場合、整
数部信号Ｓ　１４、はＯであるのでコンパレータ１４８
の入力は加算器１４５にキャリー信号が生じた場合だけ
１となり、その他の場合はＯとなる。コンパレータ】４
８は入力が１の場合にＨレベルの信号を出力するもので
、この場合はＮＯＲゲート１４９の出力はＬ７レベルと
なり、ＯＲゲート１５０からは読出し、クロック信号Ｓ
ｔ２、が出力される。なお、拡大の場合、信号Ｓ　ｍ　
Ｓ　１　は常に１．レベルであるので、読出しクロック
が発生するのは加算器１４５にキャリー信号が生じた場
合たけである。

次に、縮小の場合の動作を説明する。この場合、ＮＯＲ
ゲート１４９の出力は常にＨレベルとなるので、ＯＲゲ
ート１５０から出力される読出しクロック信号Ｓ、、１
　は画素同期信号Ｓ　１６と等しくなる。また、ライン
同期信号Ｓ１゜、によってフリップフロップ１５１がク
リアされると、コンパレータ１５２は入力が１又はＯと
なるので、トＩレベルを出力し、その結果、ＮＯＲゲー
ト１４２の出力はＬレベルとなる。これにより、ライン
同期信号がＨレベルに変化した直後に整数部信号Ｓ、４
．がフリップフロップ１５１に記憶される。一方、フリ
ップフロップ１５１の出力はデイグリメント回路１５３
、セレクタ１４７を介して再びフリップフロップ１５１
に入力されており、これはフリップフロップ１５１の値
がデイグリメントされて１になりＮＯＲゲート１４２の
出力がＬレベルになるまで繰返される。

一方、ＮＯＲゲート１４２の出力がＬレベルになるとＯ
Ｒゲート１４０はクロックを発生し、フリップフロップ
１４４に記憶されていた小数部の累積値と倍率の逆数３
１４１　＋　　Ｓ　ｆ　４　ｍの和がフリップフロップ
１４４，１５１に記憶される。また、その次の画素同期
信号Ｓ１゜のサイクルでは、フリップフロップ１５３の
作用によって書込みクロックＳ１．、がＯＲゲート１４
３から出力される６ついで、ＯＲゲート１５０にはカウ
ンタ１５４が接続されている。このカウンタ１５４はラ
イン同期信号Ｓ４０．によりクリアされ、読出しグロッ
ク信号８１．１　　をカウントし、その出力はコンパレ
ータ１５５に入力される。また、有効画像幅レジスタ１
５６は制御信号ＢＵＳｏによって設定され、前記書込み
ゲート回路１２３に設定するライン先端の書込み開始位
置と原稿の主走査方向の有効範囲によって決まる有効画
像信号数（第１１図参照）を示す信号を出力する回路で
、この出力もコンパレータ１５５に入力される。従って
、コンパレータ１５５はカウンタ１５４の出力が有効画
像信号数に達すると、Ｈレベルを出力し、カウンタ１５
７のカウント動作を禁止する。このカウンタ１５７はラ
イン同期信号８１．１でクリアされ、ＯＲゲート１５８
を介して入力される書込みクロック信号８１．１　　を
カウントしており、その出力はライン同期信号Ｓ１０．
でカウンタ１５７がクリアされる前にフリップフロップ
１５９に保持される。カウンタ１６０はライン同期信号
Ｓ　ｌ　＠　＠　でクリアされ、画素同期信号Ｓ　Ｉ　
１をカウントしており、その出力はコンパレータ１６１
に入力される。コンパし・−タ１．６１にはフリップフ
ロップｌ　５９の出力信号も入力されており、カウンタ
１６０の出力がフリップフロップ１５９の出力値に達す
るまで白色化を禁止するマスク信号Ｓ２，４を出力する
。

このように本実施例の主走査変倍回路７２によれば、倍
率の不連続的な切換えと、主走査及び副走査両方向の連
続的な倍率変更が、制御信号ＢＴＪＳｏによる倍率逆数
出力回路１３１への設定と領域信号Ｓ８．による制御に
より実現できる。また、倍率の不連続な切換えや副走査
方向の連続的な倍率変更に伴って、変倍処理後の主走査
方向の有効画像範囲はライン毎に変化するが、本実施例
ではＦＩＦＯメモリ１２１，１２２からの読出し２が有
効画像範囲内の時にＦＩＦＯメモリ１２９に書込んだ画
素数をカウントし、このＦＩＦＯメモリ１２９から画像
信号を読出す時にその画素数を越えた場合は画像信号を
白色化するので主走査方向のイレース制御が容易どなる
。

再度、第６図に戻ると、このような主走査変倍回路７２
から出力される画像信号Ｓ、、、、　　Ｓ、。１．。

Ｓ　ｔ　ａ　Ｂは加工処理回路７３に人力される。

く加工処理部〉・第１４図ないし第１６図参照加工処理
回路７：３は、画像信号Ｓ＋ｅＲ＋　Ｓ＋ａＧ＋Ｓ、６
８に主走査方向のシフト処理等を施し、処理済ミノ画像
信号Ｓ　ｍ　＊　Ｒ！　　Ｓ　ａ　ａ　ＯＴ　　Ｓ　ｈ
　ｓ　Ｂ　を出力スル回路であり、第１４図に示すよう
に構成される。

まず、画像信号Ｓ　ｒ　ｓ　Ｒ＊　Ｓ　ｍ　ａ　Ｇ　＋
　Ｓ　ｘ　＊　Ｂは各々ラインバッファ回路１７１Ｒ，
１７１，，１７１１１に入力される。なお、これらのラ
インバッファ回路１７１Ｒ，１７１ｃ、１７１Ｂは同様
な構成であり、ここではラインバッファ回路１７１８の
みを詳細に示す。ラインバッファ回路１７１Ｒに注Ｈす
ると、画像信号ＳＪ、Ｉｌはバッファ１７２に人力され
ており、メモリ制御回路１７３がら出力され信号レベル
が相異なる制御信号Ｓ　３１１１　Ｓ　ｌ　ｇ　Ｉによ
ってラインメモリ１７４，１７５に選択的に出力される
１、例えば、制御信号８５．１　がＨレベルで画像信号
がラインメモリ１７４に出力される場合、ラインメモリ
１７４のＩ１０端子は制御信号８３．１　によりハイイ
ンピーダンス状態になり、メモリ制御回路１７３から出
力されるアドレス信号Ｓ２，１　及びライトイネーブル
信号Ｓ　ｍ　ａ　＋　によってラインメモリ１７４に画
像信号Ｓ　ｍ　＊　Ｒが書込まれる。この時、制御信号
Ｓ１゜はＬレベルになっており、ラインメモリ１７５か
らはアドレス信号Ｓ　ｓ　＋６に応じた画像信号が読出
される。また、セレクタ１７６はこのラインメモリ１７
５から出力された画像信号の選択状態にある。一方、制
御信号Ｓ５．、がＬレベルの場合は、画像信号Ｓ　ｌ　
＠　Ｒがラインバッファ１７５に書込まれ、セレクタ１
７６はラインバッファ１７５から読出された画像信号を
出力する。

３二に、メモリ制御回路１７３はラインバッファ回路１
．７１Ｒ，１７１Ｇ、１７１Ｂ等に対する制御信号を出
力する回路で、例えば第１５図に示すように構成されて
いる。まず、カウンタ１７７は、通常、セレクタ１７８
を介して入力されるライン同期信号Ｓ４゜でクリアされ
、画素同期信号８．１をカウントしており、その出力は
前記ラインメモリ１７４．１７５の下位置込みアドレス
信号等として使用される。また、アップダウンカウンタ
１７９は制御信号ＢＵＳｏにより設定される読出し開始
アドレスにライン同期信号Ｓ４．にょって初期化され、
画像同期信号ｓ４、をカウントしており、その出力はラ
インメモリ１７４，１７５の下位読出しアドレス信号と
して使用される。また、フリップフロップ１８０は読出
し開始アドレスと同時に入力されるアップ・ダウンの制
御信号とラインメモリ１７４，１７５の上位アドレス信
号を保持している。なお、システム制御ユニット３４は
読出し開始アト「スとアップ・ダウンの制御信号によっ
て斜体姶理や鏡像処理を実現する、 また、フリップフロップ１８１はラインメモリ１７４．
１７５等のトグル切換え用の制御信号Ｓ３　ｇ　ｌ　ｌ
　　Ｓ　ｍ　ｌ　ｌを出力しており、この出力はセレク
タ１８２．．１８３による下位アドレス信号の選択出力
、ＯＲゲート１８４，１８５によるライトイネーブル信
号Ｓ　Ｉ　＠　ｌ　Ｉ　　Ｓ　！　Ｉ　ｌのマスクに使
用される。

ついで、前記アップダラシカウンタ１７９の出力は、コ
ンパし・−夕１８６，１８７にも入力されている。これ
らのコンパレータ１８６，１８７の他方の入力には、制
御信号ＢＵＳｏによって有効画像範囲レジスタ１８８に
設定された主走査方向の有効画像範囲の開始位置と終了
位置を表す信号Ｓ、、、Ｓ、、が各々入力されている。

コンパレータ１８６．１．８７の出力は０１犬ゲート１
８９に入力されている。よって、ＯＲゲート１８９の出
力信号８．４はラインメモリ１７４，１７５の下位読出
しアトし・スが有効画像範囲内であるが否かを表してい
る。

再度、前記ラインバッファ回路１７１１１に注目すると
、信号Ｓ　ｍｌはセレクタ１７６のゲート端子に入力さ
れており、これによってラインメモリ１７４．１７５か
らの読出しが有効画像範囲内の時に、セレクタ１７６は
ラインメモリ】７４又は１７５からの画像信号を出力し
、範囲外の時は白色（全ビットＨ）の画像信号を出力す
る。

セレクタ１７６から出力された画像信号は、セレクタ１
９０及びレベル検出回路１９１に人力される。

レベル検出回路１９１は制御信号ＢＵＳｏにより設定さ
れた値と画像信号とを比較する回路である。本例では、
３種類の値ａ、ｂ、ｃが設定可能であり、これらの設定
値は各々画像信号Ｄｉのほうが小さいかどうかを比較す
るコンパレータと画像信号の上位ピッｈ　Ｄ　ｉ　’　
との一致を検出する２つのコンパし・−夕に入力されて
、各々の比較結果が信号Ｓ、、、、Ｓ、、、、Ｓ、、、
　　として出力される。

なお、旧述したようにラインバッファ回路ｌ７ＩＲ，１
７１０，１７１Ｂは同様な構成をしているがしベル検出
回路１９１等の値ａ、ｂ、ｃは各々独立して設定できる
ようになっている。

ラインバッファ回路１７１８〜１７１８がら出力される
信号Ｓ　１１１　Ｓ　４１１　Ｐ　Ｓ　４９等は、影付
は制御回路１９２中のＯＲゲート１９３及びセレクタ１
９４に入力される。セレクタ１９４はＯＲゲート１９３
の出力が１（レベルの時（即ち、画像信号が白から離れ
ている時）に、制御信号ＢＵＳｏにより設定され影長レ
ジスタ１９５から出力される影の長さを表す信号Ｓ９．
と信号Ｓ　４９１１　　Ｓ　４　＋　ｍ　Ｉ　Ｓ　＆　
９　Ｂを選択し、ＯＲゲート１９３の出力がＬレベルの
時（即ち、画像信号が白に近い時）は影領域判定回路１
９６が出力する信号Ｓ４．、Ｓ、。を選択してラインメ
モリ１９７に出力する。なお、このラインメモリ１９７
に出力される信号ｓ６．は影の長さを表し、信号Ｓ　Ｉ
　）は影の色を表している。

ラインメモリ１９７の制御は、メモリ制御回路１７３か
ら出力されたアドレス信号ｓ５，８　とライトイネーブ
ル信号Ｓ、。により行われており、アドレス信号礼、ヨ
により指定されたアドレスのデータが読出され、影領域
判定回路１９６に出力された後、セレクタ１９４がら出
力されるデータが同一アドレスに書込まれる。なお、ラ
インメモリ１９７からデータを読出している間、セレク
タ１９４の出力は信号Ｓ、、、にょリハイインピーダン
ス状態になっている。

前記影領域判定回路１９６は影付は領域の判定等を行う
回路であり、例えば第１６図に示すように構成される。

まず、ラインメモリ１９７がら出力された信号Ｓ　＆　
ｌ　Ｉ　Ｓ　６　ｍはフリップフロップ１９８により信
号Ｓ□５の立下りにより保持される。

フリップフロップ１９８が出力する影の長さを表す信号
８．３はコンパレータ１９９により長さがＯであるか判
定され、０の時はそのまま、０でない時は長さを１減じ
た信号がセレクタ２００により選択されてフリップフロ
ップ２０１に出力される。

このフリップフロップ２０１はセレクタ２００が出力す
る信号とフリップフロップ１９８が出力する影の長さを
表す信号Ｓ　Ｂ　４を１画素分遅延して、第１４図中に
示すセレクタ１９４に出力する。また、コンパレータ１
９９により判定された影の長さがＯでなく、かつ、信号
Ｓ６．がＬレベルの時は影領域であると判定され、セレ
クタ２０２はフリップフロップ１９８が出力する影の色
を表す信号Ｓ　Ｉ　４を選択し、また、それ以外の時は
全ビットＬの信号（色無し）を選択して反転信号Ｓ　Ｉ
　Ｉとして出力する。

再度、第１４図を参照すると、影領域判定回路１９６か
ら出力された信号Ｓ　８１１１　５ｌｅｉ＋　　Ｓ、ｂ
ｓＩまＮＯＲゲート２０３，２０４，２０５に入力され
る。また、ラインバッファ回路１７Ｌ、１７１６．１７
１１１から出力される信号Ｓ、、、〜Ｓ、、３等の信号
は、各々ＮＡＮＤゲート２０６，２０７に入力されてお
り、これにより、画像信号が表す色と設定された色との
一致が検出され、その結果はＮＯＲゲート２０８，２０
９に入力される。

一方、領域信号Ｓ　＊　＃　４１　Ｓ　＊　＋　ａは処
理無し／影付は処理／指定色・色変換処理１／２の選択
信号であり、デコーダ２１０を介して前記ＮＯＲゲート
２０３．２０４，２０５，２０８，２０９に入力されて
いる。即ち、ＮＯＲゲート２０３〜２０５は領域信号Ｓ
第３により影付は処理が選択され、かつ、各色毎の影領
域の判定結果が真であるとき、Ｈレベルの信号を出力し
、ＮＯＲゲート２０８は指定色・色変換１が選択され、
かつ、画像信号の表す色が設定された色（ｂ等）に一致
した時にＨレベルの信号を出力し、ＮＯＲゲート２０９
は指定色・色変換２が選択され、かつ、画像信号の表す
色が設定された色（Ｃ等）に一致した時にＩ−（レベル
の信号を出力する。

色選択回路２１１Ｒ，２１１６，２１１，には前記ＮＯ
Ｒゲート２０３，２０４，２０５．２０８゜２０９の出
力信号に各々対応した値が制御信号ＢＵＳｏ、により設
定されており、色選択回路２１１は各ＮＯＲゲートの出
力信号がＨレベルになると対応する値を、また、各ＮＯ
Ｒゲートの出力が全てＬレベルの時はセレクタ１９０．
．１９０．．１９０６からの信号を、各々画像信号Ｓ　
ａ　ｍ　Ｒ＋　Ｓ　＋　ａ。。

Ｓ８．、として出力する。

また、パターン発生回路２１２は、画像処理部動作チエ
ツク用パターンの画像信号等を画像同期信号Ｓ１．に同
期して出力する回路であり、制御信号ＢＵＳｏによって
これらのパターンが選択され、同時に、パターン発生回
路２１２が出力する画像信号をセレククタ１９０Ｒ，１
９０ｃ、１９０ｅに選択させるか否かの設定も行われる
。

さらに、画像信号選択回路２１３はラインメモリ１７４
又は１７５等に記憶された画像信号を選択して信号線Ｂ
ＵＳ　ｉ上に出力する回路で、画像信号の選択等は制御
信号ＢｔＪＳｏによって行われる。

即ち、システム制御ユニット３４は原稿走査時の副走査
方向の位置に応じて第１５図のフリップフロップ１８０
に設定する上位アドレス信号を切換え、これにより、ラ
インメモリ１７４，１７５に記憶した画像信号を書換え
ないようにする。その後、読出しＭ御しジスタ２１４の
設定を変え、制御信号ＢＵＳｏからライン同期信号Ｓ　
４１と画素同期信号Ｓ　４１とを発生させて主走査方向
の位置を調整し、ラインメモリ１７４，１７５等から出
力される画像信号を画像信号選択回路２１３により選択
して取込む。

このように、本実施例ではシステム制御ユニッ（・３４
が原稿の所定の位置の色を検出できるので、原稿の色に
応じたレベル検出回路１７８や色選択回路２１１等の設
定が可能となっている。

再度、第６図に着目すると、加工処理回路７３から出力
された画像信号Ｓ　ｙ　＊　Ｒ＊　Ｓ　ｓ　ｓ　Ｇ　ｇ
　Ｓ　３　＋　８は第１フィルタ処理回路７４に人力さ
れる。

く第１フィルタ処理部〉・・・第１７図参照フィルタ処
理手段となる第１フィルタ処理回路７４は、画像信号Ｓ
　＃　ａ　Ｒ＊　　Ｓ　ｓ　ｓ　Ｃ＋　　Ｓ　ｓ−に３
ライン×５画素の２次元フィルタ処理を施し処理済みの
画像信号Ｓ　ｈ　ｓ　Ｒ＋　　Ｓ　ｓ　ａ　Ｏ＊　Ｓ　
ｓ　ａ　Ｂ　を出力する回路である。第１フィルタ処理
回路７４は各々画像信号毎に独立した処理回路７４Ｒ，
７４ｃ、７４ｓにより構成されており、その個々は第１
７図に示すように構成されている。

まず、入力された画像信号Ｓ　３６はＦＩＦＯメモリ２
２１に入力され、さらにその出力はＰＩＦＯメモリ２２
２に人力されている。また、画像信号Ｓ−及びＦ　Ｔ　
Ｆ　Ｏメモリ２２１，２２２の出力は、各々回路ブロッ
ク２２３ａ〜２２３Ｃに入力されている。即ち、回路ブ
ロック２２３には連続した３ラインの各画像信号が同時
に入力されている。

なお、これらの回路ブロック２２３８〜２２３Ｃは何れ
も同じ構造であるため、図中では、回路ブロック２２３
ｂのみにその内部構造を示す。

回路ブロック２２３ｂには連続した５画素の画像信号を
保持する５段のフリップフロップ２２４ａ〜２２４ｅが
あり、各ラインの中心画素に対して対称の位置にある画
像信号同士は、加算器２２５．２２６によって加算処理
される。また、回路ブロック２２３ｂからは中心画素Ｓ
、、、と加算結果Ｓ　ｓ　＋　ｂ　ｒ　Ｓ　、＋　ｂな
る画像信号が出力されている。

３ラインの画像信号のうち、両端に位置する回路ブロッ
ク２２３ａ、２２３ｃの出力は、各々対応する信号同士
が加算器２２７，２２８，２２９により加算処理され、
画像信号Ｓ、、、　Ｓ、。、８．１として出力される。

以上の処理によって、対称位置にある画像信号の総和が
求められる。つぎに、重み付けが等しい画像信号同士（
Ｓ、、、とＳ、６、Ｓ、、、とＳ、、）が、加算器２３
０，２３１により加算される。

なお、このフィルタ回路のフィルタ係数は、第第２表 ２表に示すような平滑化２種、エツジ強調４種及びスル
ーからの選択が可能とされている。ここで、平滑化２種
及びエツジ強調４種からの選択は、制御信号ＢＵＳｏに
よって書込まれた係数選択レジスタ２３２の出力値によ
って決定される。また、平滑化／エツジ強調／スルーの
切換えは、領域信号Ｓ　ｓ　ｓ　ｇ　＋　Ｓ　ｓ　ｓ　
＋により制御されている。

つぎに、重み付は加算が行われる。

平滑化処理では、加算器４３３によって画像信号Ｓ　＊
　ｌ　ｌ　３１１が重み付は加算され、乗算器４３４は
係数選択レジスタ２３２の出力信号Ｓ１．１　に応じた
係数で画像信号Ｓ　ｓ　ｔを乗算処理し、さらに、これ
らの２つの演算結果は加算器４３５によって加算される
。一方、乗算器４３６は信号Ｓ、４．に応じた係数で画
像信号Ｓ、、、を乗算処理し、その結果は、加算器４３
７によって前記加算器４３５の出力と加算される。さら
に、この加算結果は乗算器４３８によって信号Ｓ１．１
　に応じた乗算処理を受け、セし・フタ４３９に出力さ
れる。

−力、エツジ強調処理では画像信号Ｓ、、、　Ｓ、。

が加算器４４０によって重み付は加算され、その結果は
符号変換回路４４１によって２の補数信号に変換される
。乗算器４４２は係数選択レジスタ２３２の出力信号Ｓ
、、、に応じた係数で画像信号Ｓ　＊　ａ　Ｉｓ　を乗
算処理し、その結果は、加算器４４３によって符号変換
回路４４１の出力とともに加算される。さらに、この出
力は乗算器４４４によって信号８．４８に応じた係数の
乗算処理が施され、前記セレクタ４３９に出力される。

領域信号Ｓ２．、は平滑化／エツジ強調の切換え信号で
あり、セレクタ４３９はこの信号Ｓ８．２　に応じて乗
算器４３８の平滑化出力と乗算器４４４のエツジ強調出
力とを選択し、整形回路４４５に出力する。この整形回
路４４５は入力された信号のオーバフロー及び負値の処
理を行う回路であり、その結果をセレクタ４４６に出力
する。一方、このセレクタ４４６の他方の入力端子には
５×３画素の中心にあたる画素信号Ｓ　ａ　ｓ　ｂが入
力されて才）す、領域信号Ｓ４７．はスルー／平泪化又
はエツジ強調の切換えに使用される。また、セし・フタ
４４６の出力はフリップフロップ・４４７を介して画像
信号Ｓ６゜□等とし、て出力される。

以上、説明したように、本回路によれば、平滑化／エツ
ジ強調／スルーの処理の切換えが、領域信号Ｓ、３によ
りリアルタイムで制御できる。また。

第６図に示し、た第１フィルタ処理回路７４では係数選
択レジスタ２３２の設定を処理回路７４８゜７４ｃ、７
４．毎に行える。

再度、第６図に着目すると、第１フィルタ処理回路７４
から出力される画像信号Ｓ　＊　ａ　Ｒ＋　　Ｓ　＊　
ａ　Ｇ　＋Ｓ　ｍ　ａ　Ｂは外部Ｉ／Ｆ７５に入力され
る。

（Ｉ／Ｆ部〉・・・第１図、第１８図及び第１９図参照 外部Ｉ／Ｆ回路７５は受信手段及び送信手段を構成し、
画像処理部■０と外部機器３６とが画像信号の授受を行
うための回路であり、例えば第１図に示すように構成さ
れている。

第１図を参照すると、画像信号Ｓ□Ｒ＋　５ｓａＧ＋Ｓ
、、Ｂはセレクタ４５１に入力されており、外部機器３
６から画像信号が送られてこない場合は、この画像信号
Ｓ　＊　ｓ　Ｒ＊　Ｓ　＊　ａ　Ｇ　＋　Ｓ　＊　ｓ　
Ｂがセレクタ４５１により選択され、フリップフロップ
４５２を介して画像信号Ｓ　、　、Ｒｇ　Ｓ　＊　＊。

＊５ａｓＢとして出力される。

また、外部機器３６から画像信号が入力される場合は、
セレクタ４５１の他方の入力端子にこの外部機器３６か
ら送られてきた画像信号が入力されている。即ち、外部
機器３６から送られてくる画像信号Ｓ、＠、は、バッフ
ァ４５３、セレクタ４５４、フリップフロップ４５５を
介して画像記憶手段となるＦＩＦＯメモリ４５６又は４
５７に書込まれる。ここで、これらのＦＩＦＯメモリ４
５６．４５７への書込みの制御には、外部機器３６から
送られてくる画素同期信号ｓ１．とライン同期信号Ｓ、
１、成るいは、同期信号分周回路４５８が出力する画素
同期信号飄１．が、セレクタ４５９で選択されて使用さ
れる。また、ＦＩＦＯメモリ４５６，４５７からの読出
しは前記同期信号分周回路４５８が出力し、セレクタ４
６０によって選択された画素同期信号Ｓ　ｉ　ｖ　ａ　
とライン同期信号Ｓ０．により行われ、読出された画像
信号はフリップフロップ４６１を介して前記セレクタ４
５１に入力されている。これらの同期信号分周回路４５
８及びセレクタ４５９，４６０により書込み／読出し制
御用の制御手段４６２が構成されている。

なお、セレクタ４５１による画像信号の選択は、同期信
号分周回路４５８がら出力される選択信号Ｓ、、１　に
より制御されており、これにより、スキキナユニット１
側からの画像信号Ｓｓ　ｓ　ＩＩ　＋　　Ｓ　＋　ｓ　
Ｇ　＊Ｓ５．．と外部機器３６からの画像信号Ｓ　ｇ　
Ｉ　Ｂ　との合成出力も可能となっている。

この外部１／Ｆ回路７５は外部機器３６に対して画像Ｇ
Ｊ号を出力することもできる。この場合、後述する第１
γ変換回路７６から出力された画像信号Ｓ　ｖ　ａ　Ｒ
＋　　Ｓ　＋　ａ　Ｃ＋　Ｓ　＋　ｅ　８がセレクタ４
５４により選択され、フリップフロップ４５５を介して
ＦＩＦＯメモリ４５６又は４５７に書込まれる。ここで
、ＦＩＦＯメモリ４５６，４５７への書込み制御には、
同期信号分周回路４５８から出力され、セレクタ４５９
によって選択された画素同期信号Ｓ、９．とライン同期
信号Ｓ４９．により行われる。また、ＦＩＦＯメモリ４
５６，４５７からの読出しは、外部機器３Ｇから送られ
てくる画素同期信号Ｓ、、１とライン同期信号８１．１
、成るいは同期信号分周回路４５８が出力する画素同期
信号Ｓ２７．により行われ、読出された画像信号はフリ
ップフロップ４６１、バッファ４５３を介して外部機器
３３６に送信される。

なお、バッファ４５）３の入出力の選択及びセレクタ４
５４の選択制御や、セレクタ４５９，４６０の選択制御
は、制御信号ＢＵＳｏにより設定される入出力レジスタ
４６３の出力信号により行われる。

また、同期信号分周回路４５８がら出力されるフレーム
同期信号Ｓ　Ｉ　＋　１１　ライン同期信号Ｓ　＠　？
　ｌ及び画素同期信号Ｓ０．は、バッファ４６４を介し
て外部機器３６に出力されており、外部機器３６はこれ
らの信号に基づいた画像信号の入出力、成るいは、これ
らの信号から外部機器３６で生成した画素同期信号Ｓ　
ｌ　ａ　＋　１ライン同期信号ｓ６．４に基づいた画像
信号の入出力を行う。

上述した同期信号分周回路４５８は画像同期信号Ｓ１０
、領域信号Ｓ５３．及び制御信号ＢＵＳｏによる設定に
基づく画像同期信号ｓ１，４〜Ｓ、１．、セレクタ４５
１の選択信号５９７１、ＦＩＦＯメモリ４５６．４５７
のトグル制御信号Ｓ　ａ　ｌ　ｍ　ｌ　Ｓ　ａ　ｌ　ｌ
。

を出力する回路である。なお、この外部Ｉ１０回路７５
では、外部機器３６との画像信号の授受を、複写機本体
３５の画素密度（高解像度モード）とその１／２の画素
密度（標準モード）との２通りで行えるようになってお
り、同期信号分周回路４５８ではこの密度変換のための
画像同期信号を生成している。

第１８図に高解像度モード時の画像同期信号の概要を示
し、第１９図に標準モード時の画像同期信号の概要を示
す。第１８図に示すように、高解像度モードでは同期信
号発生回路７１の出力するライン同期信号Ｓ　Ｉ　Ｉ　
Ｉ　１及び画素同期信号Ｓ１．１゜がそのまま同期信号
分周回路４５８から出力される。

また、トグル制御信号Ｓ　＠　？　Ｉ　？　　Ｓ　１１
１　＠　はライン同期信号Ｓ　ｍ　ｌ　Ｉ　ｔ　Ｓ　１
　ｆ　＊　ｌ　　Ｓ　ｌ　ｌ　＠　を出力する度に反転
して、ＦＩＦＯメモリ４５６，４５７の読出し／書込み
を切換える。

また、第１９図に示すように標準モードでは、ライン同
期信号Ｓ　Ｉ　ＩＩ　Ｉ　＋を２分周した信号、この信
号により反転するトグル制御信号Ｓ　１ｖｌｌ　ＳＩ？
ｌ＃　、画素同期信号３１　ａ　＋　＊を２分周、４分
周した信号が同期信号発生回路７１により生成され、外
部機器３６には２分周したライン同期信号Ｓ、１．と４
分周した画素同期信号Ｓ８．が出力される。外部機器３
６から画像信号が入力される場合、セレクタ４５９には
分周しないライン同期信号と２分周した画素同期信号と
が出力される。これにより、外部機器３６から送られて
くる画像は２倍に拡大されて複写機本体３５に取込まれ
る。また、外部機器３６に画像信号を出力する場合は、
セレクタ４５９には分周しないライン同期信号と２分周
した画素同期信号とが出力され、外部機器３６には２分
周したライン同期信号と４分周した画素同期信号とが出
力される。これにより、外部機器３６には１／２に縮小
された画像が出力される。

また、第１９図に示すように、画素同期信号Ｓ１゜１．
を２分周、４分周した信号は、２分周されたライン同期
信号の立下りでクリアされ、信号の位相が一定になるよ
うに制御される。

なお、このような画像処理部１０と外部機器３６とが行
う画像信号の授受の方向、高解像度／標準モードの切換
えは、外部機器３６とシステム制御ユニット３４との通
信により決定され、システム制御ユニット３４により設
定される。また、スキャナユニットｌ及び外部機器３６
からの画像信号の合成制御は、領域信号Ｓ、８．により
行われる。

再度、第６図に着目すると、外部■／Ｆ回路７５から出
力された画像信号Ｓ　ｓ　ａ　Ｒｒ　　Ｓ　＊　ａ　Ｇ
　Ｔ　　Ｓ　ｍ　ａ　Ｂは第１γ変換処理回路７６に入
力される。

く第１γ変換処理部〉・・・第２０図及び第２１図参第
１γ変換回路７６はスキャナユニット１や外部機器３６
のγ特性に応じて、画像信号Ｓ、１゜Ｓ　ｈ　ｈ　Ｏ＋
　Ｓ　ｍ　ｈ　８にＩ−（ＪＴ（ルック・アップ・テー
ブル）変換を施して、処理済みの画像信号Ｓ７゜８゜Ｓ
、、、、　Ｓ、。８を出力する回路である。なお、本デ
ジタルカラー複写機の第１γ変換回路７６では、第１式
に示すような反射率の３乗根に比例した画像信号に変換
している。即ち、入力される画像信号の反射率換算率を
Ｘ、出力される画像信号値をｘ′、入力画像信号の地肌
レベルの反射率換算値をＦ（、入力画像信号の最暗部の
反射率換算値をＳ、３乗値を求める関数をｃｏ、ｂｔ（
）とすると、なる式で示される処理が行われる。

第１γ変換回路７６は、各々画像信号毎に独立した処理
回路７６Ｒ，７６ｃ、７６ｅにより構成され、各回路は
例えば第２０図に示すように構成されている７ まず、画像信号Ｓ　Ｉ　Ｓ　Ｒ等と領域信号Ｓ、、、は
フリップフロップ４７１、セレクタ４７２を介してＲＡ
Ｍ４７４のアドレス端子に入ツノされている。

ＲＡＭ４７３には画像信号を変換するためのＬＵＴデー
タが予め記憶されており、フリップフロップ４７４を介
してアドレス信号に対応した画像信号Ｓ　＋　ｓ　Ｒ等
が出力される。

また、ＲＡＭ４７４に記憶されているＬＵＴデータは制
御信号ＢＵＳｏによってＲＡＭ４７４に書込まれる。即
ち、システム制御ユニット３４がＲＡＭ４７４にデータ
を書込む場合には第２１図に示すような制御信号Ｓ、１
．をＬレベルとし制御信号Ｓ１，１　　を１パルス出力
する。これにより、カウンタ４７５の出力はクリアされ
、アドレス信号としてＲＡＭ４７４に入力される。次に
、システム制御ユニット３４は制御信号Ｓ１１．に所定
のデータを出力してから制御信号Ｓ、１１　を１パルス
出力する。これにより、ＲＡＭ４７４に最初のデータが
書込まれ、同時にカウンタ４７５の出力が進んで次のデ
ータ書込みの準備が行われる。これを所定の回数（ｎ回
）繰返すことにより必要なデータは書込まれ、最後に制
御信号Ｓ、１．をト■レベルにして書込みを終了する。

また、ＲＡＭ４７４には複数種の変換特性のｒ７ＵＴデ
ータが書込み可能とされており、操作・表示ユニット３
３からの指示に応じ領域信号Ｓ−１にょろりアルタイム
の切換えができる。

再度、第６図に着目すると、第１γ変換回路７６から出
力された画像信号Ｓ、。８．Ｓ、。６．Ｓ、。８は色補
正回路７７に入力される。

く色補正・ＢＰ処理部〉・・・第２２図及び第２３図参
照 色補正回路７７は入力された画像信号Ｓ　ｖ　ｓ　Ｒ＋
Ｓ　ｗｅｒｅ　Ｓｗｅｌｌを、プリンタユニット２で用
いられるＢＫ、Ｍ、Ｙ、Ｃの各トナーの不要吸収成分を
考慮した画像信号Ｓ、、、、、　　Ｓ□ｘ　Ｍ　＋　　
Ｓ　＋　ｘ　Ｙ　＋　Ｓ　ｑ　ｓ　Ｃに変換し、て出力
する回路であり、その処理内容は次式（２）により表す
ことができる。

・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・（２）ただし、Ｒ，Ｇ、Ｂは画像信号Ｓ　ｖ　
６　Ｒ＋　　Ｓ　ｑ　ａ　Ｇ　ｒＳ７＃８に対応し、Ｂ
Ｋ、Ｍ、Ｙ、Ｃは画像信号Ｓ　＋ｚ８に＋　　Ｓ＋＋＆
Ｉ＋　ＳｔｍＹ＋　Ｓ＋＊Ｃに対応する。

色補正回路７７は各々出力画像信号毎に独立した処理回
路７７！ＩＫ、７７Ｍ、７７Ｙ、７７Ｃにより構成され
ており、その一つを示すと例えば第２２図のように構成
されている。

まず、画像信号Ｓ７゜Ｒ＋　　５ｔａＧ＋　　Ｓ＋ａＢ
はフリップフロップ４８１．．４８１．．４８１．、フ
リップフロップ４８２Ｒ，４８２（６，４８２Ｂ　を介
して乗算器４８３ａ、・４８３ｃ、４８．３ａに入力さ
れている。また、フリップフロップ４８１ｈ、４８１に
。

４８１Ｂの出力は係数発生ブロック４８４にも入力され
ている。この係数発生ブロック４８４は、乗算器４８３
Ｒ，４８３０，４８３ｓの他方の入ツノ端子に対して係
数信号Ｓ　ｖ　ｓ　Ｒ＋　Ｓ　ｑ　ｓ　Ｇ　＋　Ｓ　ｖ
　ｒ　８を出力する回路で、この係数信号はフリップフ
ロップ４８５ａ、４８５Ｇ、４８５ｓ　を介してＲＡＭ
４８６Ｒ，４８６ｃ、　４８６Ｂから出力されている。

ここで、ＲＡＭ４８６Ｒ，４８６６、４８６＠が出力す
る係数信号は１画像信号Ｓ　ｌ　＃　ＲＩ　Ｓ　Ｙ。６
．Ｓ、。６と領域信号Ｓ　１ｍによって選択されたもの
である。

即ち、フリップフロップ４８１Ｒ，４８１Ｇ、４８１、
の出力はコンパレータ４８７１１，４８７ｃ、４８７Ｂ
に入力されており、これらのコンパレータ４８７からは
画像信号相互の大小関係に応じた信号が出力され、セレ
クタ４８８に入力される。セし、フタ４８８は領域信号
３１１１６に応じてコンパレータ出力又は領域信号Ｓ　
ｌ　３１１を選択して出力する。

その出力は、領域信号Ｓ　３１１１とともにレクタ４８
９を介して、アドレス信号として前記ＲＡＭ４８６Ｒ，
４８６０，４８６８に入力され、これにより係数の選択
が行われる。

ちなみに、コンパレータ４８７Ｒ，４８７Ｇ、４８７、
ｌの出力を使用した係数の選択は、フルカラーモード時
のみ使用され、モノカラーモード時には領域信号Ｓ−に
よって直接的に係数の選択が行われる。

また、ＲＡＭ４８６Ｒ，４８６Ｇ、　４８６ｓ及びＲＡ
Ｍ４９０に記憶されている係数は、制御信号Ｂ　Ｕ　Ｓ
　ｏによって予め書込まれている。即ち、システム制御
ユニット３４は制御信号Ｓ、１．をＬレベルにし、制御
信号Ｓ１．、を１パルス出力する。

これによって、カウンタ４９１の出力はクリアされ、そ
の下位ビットがアドレス信号としてＲＡＭ４８６１４８
６０．４８６８及びＲＡＭ４９０に出力される。また、
カウンタ４９１の上位ビットはデコーダ４９２に入力さ
れており、デコーダ４９２はＲＡＭ４８６．ｌを選択す
る。次に、システム制御ユニット３４は制御信号Ｓ　？
　ｌ　ｔに所定のデータを出力してから制御信号Ｓ　ｔ
　Ｉ　１　を１パルス出力する。これによって、ＲＡＭ
４８６Ｒには最初のデータが書込まれ、同時にカウンタ
４９１が進んで次のデータの書込み準備が行われる。シ
ステム制御ユニット３４はこれを繰返し、ＲＡＭ４８６
１１に必要なデータを書込み、さらに、これを繰返して
ＲＡＭ４８６ｃ、４８６Ｂ及びＲＡＭ、４９０へも必要
なデータを書込む。これも終了すると、システム制御ユ
ニット３４は制御信号Ｓ　ｖ　＋　ｓ　をＨレベルにし
て、書込み動作を終了する。

一方、乗算器４８３Ｒ，４８３（、，４８３１１の出力
は、ＲＡＭ４９０の出力とともに加算器４９１゜４９２
．４９３によって加算され、整形回路４９、４に入力さ
れる。整形回路・４９４は加算結果のオーバフロー及び
負値の処理を行い、その結果をフリップフロップ４９５
を介して画像信号Ｓ＋　ｚ　Ｂ　Ｋ等として出力する。

なお、ＲＡＭ４９０は（２）式の定数項（ａｌ、〜ａ５
４）に相当する信号を出力しており、その出力値は領域
信号Ｓ　ａ　ｓ　＋　ｓによってリアルタイムに選択可
能とされている。

次に、フルカラーモード時に色補正回路７７８に１７７
Ｍ、　７７．、７７Ｃに設定される係数ａ、、〜ａ４４
について説明する。色補正回路７７における処理は（２
）式に示したような１次の関数で表されるが、フルカラ
ー処理を行う時は、上述したようなコンパレータ４８７
１１，４８７６．４８７８等による係数の切換えも行っ
ている。これによって、第３表に示すような画像信号Ｒ
，Ｇ、Ｂで形成される色空間を無彩色軸（Ｒ＝Ｇ＝Ｂ）
を中心として放射状に広がる平面で分割された領域毎に
、最適な係数ａ１．〜ａ８．を設定できるようにされて
いる。また、実際に設定される係数ａ１．〜ａ、、は、
第２４図に示すような各領域の境界面上の６つの有彩色
と各色空間に共通の２つの無彩色の画像信’ｒｉ　Ｒ、
Ｇ　、　Ｂと、それに対応する画像信号ＢＫ。

Ｍ、Ｙ、Ｃに基づいてシステム制御ユニット３４より求
められる。

再度、第６図に着目すると、色補正回路７７からの画像
信号Ｓ　＋　ｍ　ＲＫ　＊　Ｓ　ｖ　ｓ　Ｍ　＊　Ｓ　
ｖ　ｔ　Ｙ　ｔ　Ｓ　ｆｔ　ＣはＵＣＲ処理回路７８に
入力される。

＜　ｔＪ　ＣＲ／　Ｌｌ　ＣＡ処理部〉・・・第２４図
参照ＬＪ　ＣＲ（Ｕｎｄｅｒ　Ｃｏ１ｏｒ　Ｒｅｍｏｖ
ａｌ）処理回路７８は、色補正回路７７で得られた画像
信号Ｓ　Ｉ　Ｎいに応じて、画像信号Ｓ　＋　ｓ　Ｍ　
＊　Ｓ　ｖ　＊　Ｙ　ｅ　Ｓ　ｑ　ｈ　Ｃを補正する回
路である。なお５色補正回路７７から出力される画像信
号Ｓｙ＋［ｌＫ＋　ＪｍＭ＋　　５ｆ）ＹＩ　Ｓ＋＊Ｃ
は、黒ＢＫの記録を考慮していない信号であり、これを
そのまま記録に用いると黒ＢＫの分だけ出力画像の鮮や
かさが失われるので、この回路はその補正のために設け
られているっ１．Ｊ　ＣＲ処理回路７８は各々独立した
処理回路７８．に、　７８Ｍ、　７８１．。

７８ｃで構成されており、処理回路７８．．７８．。

７８、−の一つを示すと例えば第２４図のように構成さ
れている。

まず、画像信号Ｓ　＋　ｔ　Ｂ　Ｋと画像信号Ｓ　ｑｔ
’＋　５ＹＩＹＩＳ　ｖ　ｚ　Ｃとは、各々フリップフ
ロップ５０１，５０２を介してＲＯＭ５０３のアドレス
信号とし、て入力されている。ＲＯＭ５０３には（３）
（４）式に示すような２種類の演算の結果が、予め所定
のアドレスに記憶されており、ＲＯＭ５０３からその演
算結果が読出され、セレクタ５０４、フリップフロップ
５０５を介して、画像信号Ｓ　−ｒ　ｓ　Ｍ　＋　Ｓ　
＋　＊　Ｙ　Ｈ８ｑ　ａ　Ｃ等として出力される。領域
信号Ｓｌ＃１ｍは次の（３）式又は（４）式による演算
の切換えに用いられ、画像信号Ｓ９１口１ｓ？１Ｍと同
様にＲＯＭ５０３に入力されている。なお、（３）式に
よる処理は、通常のしｉＣＲ処理であるのに対し、（４
）式による処理はしＩＣＡ（＋−了ｎｄｅｒ　Ｃｏ１ｏ
ｒ　Ａｄｄｉ＋、１ｏｎ）　　も考慮に入れた処理であ
る。

Ｘ’　＝Ｘ−ＢＫ　　　　　　・・・・・・・・・・・
・・・・・・（３）（ただし、Ｘ−１ｖｉ、　’１’、
　Ｃ）Ｘ’　−ｕ（ＢＫ）ｉＸ−ＢＫ）　　　−・−（
４）（ただし、ｕ（ＢＫ）はＢＫの関数） また、領域信号Ｓ　ｌ　ｌ　ｌ　６は上述した処理を行
うがどうかの選択に用いられる。また、第６図中に示し
た処理回路７８８．は処理回路７８Ｍ、７８ｖ、７８、
で生ずる画像信号の遅れに合わせて、画像信号Ｓ、オ、
Ｋを遅らせて画像信号Ｓ　ｖｓ８にとする回路である。

このようなＵＣＲ処理回路７８がら出力された画像信号
Ｓ　ｑ　＊　８　Ｋ　＋　Ｓ　ｑ　ｓ　ｌｊ　＊　Ｓ　
＋　Ｓ　Ｖ　＋　　Ｓ　ｑ　ａ　Ｃは第２γ変換処理回
路７９に入力される。

く第２γ変換処理部〉 第２γ変換処理回路７９はプリンタユニット２の状態や
後述する多値デイザ処理回路８２で選択されるデイザパ
ターンに応じて、画像信号Ｓ　ｖ　ａ　８　Ｋ　＊Ｓ　
？　Ｂ　Ｍ　＋　　Ｓ　ｑ　ｅ　、＋　Ｓ　９　％　（
を１．シ丁Ｔ変換して、処理済ミノ画像信号Ｓ　＋　ａ
　ｓ　Ｋ　Ｉ　Ｓ　、＋　１１＋　　Ｓ　−ａ　Ｙ　Ｉ
　　Ｓ　、ｈ　ｃ　ヲｊｆｈ力する回路である。この第
２γ変換処理回路７９は各々画像信号毎に独立し、た処
理回路７９ＩＩＫ、７９Ｍ、７９Ｙ、７９Ｃにより構成
されており、各回路は第２０図に示したような第１７変
換処理回路７６の場合と同様に構成されている６従って
、その詳細は省略するが、複数種の変換特性のＬ　Ｕ　
Ｔデータの書込みと領域信号Ｓ　ｓ　ｓ　＋　ｇによる
リアルタイムの切換えが可能とされている。

第２γ変換処理回路７９から出力された画像信号Ｓ　ｖ
ｓＢＫ＋　Ｓｔ＠ＭＩ　ＪｓＹ＋　Ｓ＋ｓＣの上位６ビ
ツトは原稿サイズ検出回路８０に入力される。

く原稿サイズ検出処理部〉・・・第２５図ないし第２７
図参照 原稿サイズ検出回路８０は、コピー動作に先立ってプラ
テン３上に載置された原稿４の大きさ、位置を検出する
等の処理を行うための回路である。

原稿サイズ検出回路８０は各々独立した処理回路８０い
、８０□８０Ｙ？　８０Ｃで構成されており、その一つ
を示すと第２５図のように構成されている。

まず、画像信号Ｓ　？　ｔ　Ｂ　Ｋ　＋　Ｓ　ｖ　ｓ　
Ｍ　＋　Ｓ　＋　ｍ　Ｙ　Ｉ　Ｓ　ｖ　ａ　Ｃ等はフリ
ップフロップ５１１を介してセレクタ５１２、デイレイ
回路５１３及び差分回路５１４に入力される。デイレイ
回路５１３は入力された画像信号をｎ画素分遅延させる
回路で、その出力も差分回路５１４に入力される。差分
回路５１４は入力される２つの画像信号の差の絶対値を
出力する回路で、その出力はコンパレータ５１５に入力
され、そこで原稿サイズレジスタ５１６が出力する閾値
信号Ｓ１１．と比較される。即ち、ｎ画素離れた画像信
号の差の絶対値が閾値信号Ｓ１，８　より大きければコ
ンパレータ５１５はトＩレベルを出力するように構成さ
れている。なお、本回路では原稿部と非原稿部（圧板）
との境界を、画像信号の値の差によって検出するように
しており、そのため、コンパレータ５１５の出力が１４
レベルになる画素は、原稿部と非原稿部との境界候補と
して扱われる。

このコンパレータ５１５の出力はシフトレジスタ５１７
に入力され、ｎ画素分の比較結果がまとめられて主走査
方向判定回路５１８に入力される。

この主走査方向判定回路５１８は入力されたｎ画素分の
判定結果のうち、ｍ　（ｍ≦ｎ）画素以上がＨレベルで
あれば原稿部と非原稿部の境界の候補であるとみなして
、Ｈレベルの信号を出力する。

主走査方向判定回路５１８の出力はＦＩＦＯメモリ５１
９に入力され、ｎ′ライン分の判定結果がまとめられ副
走査方向判定回路５２０に入力される。この副走査方向
判定回路５２０では、入力されたｎ′ライン分の判定結
果のうち、ｍ’　　（ｍ’≦０７）ライン以上がＨレベ
ルであれば、原稿部と非原稿部との境界の候補であると
みなして、Ｌレベルの信号を出力する。

ところで、原稿サイズ検出回路８０は第２６図に示すよ
うにな原稿４と非原稿部との境界の主走査方向の最小値
Ｘ１、最大値ｘ８、副走査方向の最小値ｙ１、最大値ｙ
、を検出する回路であり、第２５図ではこれらの値ｘ＋
＊　ｘｓ、’！＋＋　ｙｌを各々フリップフロップ５２
１〜５２４に保持するように動作する。即ち、カウンタ
５２５，５２６は各々主走査方向、副走査方向の位置を
カウントしており、例えばフリップフロップ５２１はカ
ウンタ５２５の出力がフリップフロップ５２１が保持し
ている値より大きく、かつ、副走査方向判定回路５２０
の出力がＬレベルの場合に、カウンタ５２５の出力値を
保持するように動作する。また、フリップフロップ５２
２ではカウンタ５２５の出力がフリップフロップ５２１
が保持している値より小さい場合にフリップフロップ５
２２の値を更新する。さらに、フリップフロップ５２４
は最初に副走査方向判定回路５２０の出力がＬレベルに
なった時のカウンタ５２６の出力を保持し、フリップフ
ロップ５２３は副走査方向判定回路５２０の出力がＬレ
ベルになる度にカウンタ５２６の出力を保持する。これ
により、フリップフロップ５２３には最後に副走査方向
判定回路５２０の出力がＬレベルになった時のカウンタ
５２６の出力が保持される。

また、フリップフロップ５２１〜５２４に保持されたデ
ータは、制御信号ＢＵＳｏにより設定された原稿サイズ
レジスタ５１６の出力信号Ｓ　＋　ｑ　＊　ｌ５９１．
によって選択されてセレクタ５２７を介して信号線Ｂｕ
ｓ　ｉ上に出力される６ なお、以上で述べた回路は、分周回路５２８によって第
２７図に示すように４分周された画像同期信号Ｓ１．及
びライン同期信号Ｓ９．によって動作しており、これに
よって、プラテン３上に付着した小さなごみを境界とし
て検出しないようにしている。また、第２６図に示すよ
うなプラテン３部の境界を原稿４と非原稿部（圧板）と
の境界と判定しないように、プラテン３を外れる領域は
、色補正回路７７と領域制御回路８４との設定により、
圧板と同色にペイントしている。

セレクタ５１２にはフリップフロップ５１１が出力する
画像信号の他、カウンタ５２５，５２６の出力の上位ビ
ットや非記録データ（二〇）も入力されており、これら
の信号は後段の画像処理回路やプリンタユニット２のテ
スト用画像信号として、原稿サイズレジスタ５１６から
出力される信号Ｓ１，４により選択できる。

再度、第６図に着目すると、原稿サイズ検出回路８０か
ら出力された画像信号Ｓ　ｓ　＊　！１に＋　５５５Ｍ
＋Ｓ、。’＋　５ａｒｃは第２フィルタ処理回路８１に
入力される。

く第２フィルタ処理部〉・・・第２８図及び第２９図参
照 第２フィルタ処理回路８１は、画像信号Ｓ　＠　＊　３
　Ｋ　Ｈ３ｓ＊Ｍ＋　Ｓｏ、Ｙ＋　Ｓｍ６Ｃに３ライン
×５画素の２次元フィルタ処理を施して、処理済みの画
像信号Ｓ　ｓ＋ＢＫ＋　Ｓｓ＋Ｍ＋　Ｓ＊＋Ｙｙ　Ｓ＊
＋Ｃを出力する回路である。第２フィルタ処理回路８１
は各々画像信号毎に独立した処理回路８１８に、　　８
１Ｍ、　８１Ｙｔ　８１ｃにより構成されており、各処
理回路は例えば第２８図に示すように構成されている。

まず、入力された画像信号Ｓ　＊ａｌｌＫ等はＦＩＦＯ
メモリ５４１に入力され、さらにその出力はＦＩＦＯメ
モリ５４２に入力されている。また、画像信号Ｓ、、、
に、　Ｆ　Ｉ　ＦＯメモリ５４１，５４２の出力は、各
々回路ブロック５４３ａ〜５４３ｃに入力されている。

従って、これらの回路ブロック５４３ａ〜５４３ｃには
連続した３ラインの画像信号が入力されている。また、
これらの回路ブロック５４３８〜５４３ｃは同じ構造を
しており、第２８図では回路ブロック５４３ｂのみ、そ
の詳細を示す。回路ブロック５４３には連続した２画素
の画像信号を保持するフリップフロップ５４４゜５４５
があり、フリップフロップ５４４の出力は乗算器５４６
〜５４９に入力され、フリップフロップ５４５の出力は
乗算器５５０に入力されている。また、これらの乗算器
５４６〜５５０の他方の入力端子には仮のフィルタ係数
を保持するフリップフロップ５５１〜５５５の出力が接
続されている。乗算器５５０，５４６の出力は加算器５
５６により加算され、その結果はフリップフロップ５５
７によって遅延された後、加算器５５８によって乗算器
５４７の出力と加算される。さらに、その結果はフリッ
プフロップ５５９によって遅延された後、加算器５６０
によって乗算器５４８の出力と加算される。以下、フリ
ップフロップ５６１、加算器５６２を用いて同様にして
遅延・加算が繰返され、最糾的な結果がフリップフロッ
プ５６３から出力される。なお、二の結果は１ライン×
５画素のフィルタ処理を行った結果と等しくなっている
。

各ブロック回路５４３ａ〜５４３ｃの出力は、加算器５
６４，５６５により加算され、フリップフロップ５６６
を介して乗算器５６７に入力されている。乗算器５６７
の他方の入力端子にはフリップフロップ５６８，５６９
に保持されている係数が入力されており、これらの乗算
結果は整形回路５７０に入力される。なお、本回路の真
のフィルタ係数はフリップフロップ５６８，５６９に保
持されている係数と仮のフィルタ係数（フリップフロッ
プ５５１〜５５５等の出力）の積として表される。

整形回路５７１はフリップフロップ５７０の出力信号に
応じて２つのモードで動作する回路である。第１のモー
ドは乗算器５６７が出力する信号のオーバフロー及び負
値の処理を行うモードであり、第２のモードは乗算器５
６７が出力する信号の絶対値をとってからオーバフロー
の処理を行うモードである。なお、後者のモードは第４
表に示すラプラシアンフィルタによる輪郭処理を行う場
合のみ使用されるモードで、通常のフィルタ処理では前
者のモードが用いられる。

また、整形回路５７１から出力される画像信号はセレク
タ５７２、フリップフロップ５７３を介して画像信号Ｓ
ｓ＋ＩＩＫ等として出力される。

ところで、セレクタ５７２の他方の入力端子には５×３
画素の中心にあたる画像信号も入力されており、領域信
号Ｓ　Ｉ　１１１によってその切換えが行われる。即ち
、本回路ではフィルタ処理を行った第４表 結果と、行わない結果（スルー）をリアルタイムで切換
え得る。また、フリップフロップ５７４８〜５７４ｅは
フィルタ処理によって生ずる遅れを補正する働きをする
。

また、フリップフロップ５５１〜５５５，５６８〜５７
０等に保持されるデータは制御信号ＢＬＩＳＯによって
書込まれる。即ち、これらのフリップフロップ群はシフ
トレジスタ構造のものであり、システム制御ユニット３
４は制御信号Ｓ、１．をＬレベルにした後、制御信号Ｓ
、１．に所定のデータを出力し制御信号Ｓ、１つ　を１
パルス出力することを繰返す。これにより、順々にデー
タがシフトされ、最後に制御信号Ｓ１１．をＨレベルに
することで設定を終了する。

以上の説明から明らかなように、本回路は任意のフィル
タ係数が設定できるようになっている。

なお、システム制御ユニット３４では第４表に示すよう
なフィルタ係数を記憶しており、操作表示ユニット３３
からの指示等に応じてフィルタ係数を選択して設定を行
う。

第２９図は、第４表の各種フィルタ係数に対応した各種
フィルタ処理例を模式的に示す説明図である。

再度、第６図に着目すると、第２フィルタ処理回路８１
から出力された画像信号Ｓ　＋＋８に＋　Ｓ＊＋Ｍ＋Ｓ
　ｍ＋Ｙｔ　５ｒ（Ｃは多値デイザ処理回路８２に入力
される。

くデイザ処理部〉・・・第３０図及び第３１図参照多値
デイザ処理回路８２は、画像信号Ｓｓ＋ＢＫ。

Ｓ　＊　＋　Ｍ　＋　Ｓ　ａ　＋　Ｙ　＋　Ｓ　ｍ　＋
　Ｃに８値のデイザ処理を施し、処理済みの各３ビツト
の画像信号Ｓ　ｓ＊８に＋　Ｓ＊ｍＭ＋Ｓ　ｓ　ｘ　Ｙ
　＋　Ｓ　ｍ　＊　Ｃを出力する回路である。この多値
デイザ処理回路８２は各々画像信号毎に独立した処理回
路８２１１に、　８２Ｍ、　８２ｙ、　　８２Ｃにより
構成されており、その一つを示すと第３０図のように構
成されている。まず、画像信号Ｓ＊＋［ｌＫ等はフリッ
プフロップ５８０を介してアドレス信号としてＲＯＭ５
８１，５８２に入力されている。また、ＲＯＭ５８１の
アドレス信号としてカウンタ５８３．５８４の出力とパ
ターン選択レジスタ５８５のＰＳ出力も入力されており
、ＲＯＭ５８２のアドレス信号としてカウンタ５８６，
５８７の出力とパターン選択レジスタ５８８のＰＳ出力
も入力されている。これらのＲＯＭ５８１，５８２には
各々画像信号の値とカウンタ出力値によって定まる多値
デイザ処理後の結果が記憶されており、その結果がＲＯ
Ｍ５８１，５８２から出力される。

また、パターン選択レジスタ５８５，５８８が出力する
ｐｓ倍信号、各ＲＯＭ５８１，５８２に記憶されている
２種類の多値デイザパターンの処理結果の一つを選択す
るための信号である。

上述したカウンタ５８３，５８６とカウンタ５８４．５
８７とは、各々画素同期信号Ｓ１０、ライン同期信号Ｓ
、１．によりカウントされ、ライン同期信号＄１１８１
フレーム同期信号Ｓ１，５によりクリアされる６また、
カウンタ５８３，５８４゜５８６．５８７とコンパレー
タ５８９〜５９２は、各々一対のｎ進カウンタを形成し
ており、その周期はパターン選択レジスタ５８５，５８
８のＬＰ比出力より決定される。

ＲＯＭ５８１，５８２から出力される画像信号は、セレ
クタ５９３、フリップフロップ５９４を介して画像信号
Ｓｍ＋ａＫ等として出力される。ここで、セレクタ５９
３には領域信号Ｓ　＊　ａ　＋　ａが入力されており、
この信号はパターン選択レジスタ５８５．５８８によっ
て２つに絞られたデイザパターンを、リアルタイムで切
換えるために用いられる。

また、同期信号発生回路７１から出力された主走査方向
イレース信号Ｓ、１．及び副走査方向イレース信号Ｓ１
１．はＯＲゲート５９５、フリップフロップ５９６を介
してセレクタ５９３のゲート端子に入力されており、こ
の信号は画像信号５ａｈ８に等に関わりなく白色の画像
信号を出力するために用いられる。また、パターン選択
レジスタ５８５゜５８８への設定は、制御信号ＢＵＳに
よって行われる。

ＲＯＭ５８１，５８２に記憶されている多値デイザパタ
ーン例を示すと、第５表のようになる。

第５表において、レベル１〜７は８値化レベルの閾値を
示す。また、ＲＯＭ５８１には画像信号Ｓ　ｇ＋８Ｋｒ
　Ｓ＊ｉＭｔ　Ｓ＊＋Ｙｔ　Ｉｃに共通な２つのパター
ン（ａ、網点型、ｂ、万線型）の処理結果が記憶されて
おり、ＲＯＭ５８２には画像信号Ｓ　ｓ　１１１　Ｋ　
ｒ　Ｓ　ｅ　＋　Ｍ　＋　Ｓ　ｓ　＋　Ｙ　ｒ　Ｓ　ａ
　＋　Ｃに共通なパターン（ｃ、万線型）と画像信号毎
に異なるパターン（ｄ、網点型）の２つの処理結果が記
憶されている。なお、画像信号Ｓ、、□＋Ｓｅ＋Ｃ用の
ｄのパターンは、小さな閾値パターンが繰返し使用され
、全体として１０画素ＸＩＯ画素のデイザパターンとさ
れている。第３１図はその一部を模式的に示すもので、
同図（ａ）は画像信号Ｓ　＊　＋　Ｍに対する１０画画
素　ｔ　Ｏ画素中のレベル７に対応するＲＯＭ　５８２
の内容を示し、同図（ｂ）は画像信号Ｓ　ｍ　＋　Ｃに
対するＩＯ画素×１０画素中のレベル７に対応するＲＯ
Ｍ５８２の内容を示す。

再度、第６図に着目すると、多値デイザ処理回路８２か
ら出力された画像信号Ｓ　ｓ＊ＢＫ＋　ＳｏｒＭ＋Ｓ　
ａ　ｓ　Ｙ　Ｔ　Ｓ　＊　ｓ　Ｃは遅延処理回路８３に
入力される。

くデイレイ処理部〉・・・第３２図ないし第３９図参照 遅延処理回路８３は第３２図に示すように黒ＢＫ用の感
光体１４□を原点として対応する感光体１４との距離に
相当するライン数分、入力された画像信号Ｓ　＊＊ＢＫ
ｔ　５５ｍＭ＋　　Ｓｓ＊Ｙ＋　Ｓｍ＊Ｃを遅延させる
回路であり、これにより、記録紙１９上の同一位置に画
像信号Ｓ　＊　ｔ　Ｂ　Ｋ　＋　Ｓ　ｓ　＊　Ｍ　＋　
Ｓ　＠　＊　Ｙ　＋　Ｓ　ｓ　ｒ　Ｃによる画像が重ね
合わせられる。なお、本実施例の各感光体１４間距離Ω
は１１０馴に設定されている。

第３３図に遅延処理回路８３の構成例を示す。

画像信号Ｓ　＊　ｔ　Ｂ　Ｋ　Ｔ　Ｓ　ｓ　ｒ　Ｍ　＋
　Ｓ　ｍ　ｒ　Ｙ　＋　　Ｓ　ｍ　＊　Ｃは分解版選択
回路６０１に入力され、その一つが選択されＢＫ記録用
の画像信号として出力される。画像信号Ｓ　ｓ　ｔ　Ｂ
　Ｋ　ｔ　Ｓ　ｍ　ｔ　Ｍ　＋　Ｓ　ｓ　ｒ　Ｙ　ｔ　
Ｓ　ｓ　ｗ　Ｃを個別にＢＫで記録して簡易印刷用のマ
スクを作成する分解版モードで使用される。画像信号の
選択は、制御信号ＢＴＪＳｏによって行われ、また、通
常の動作モードでは画像信号Ｓ　５ａＢＫを選択できる
ように設定される。

分解版選択回路６０１が出力する画像信号と画像信号Ｓ
　Ｉ　ＩＩ　Ｍ　＋　Ｓ　ｍ　＊　Ｙ　＋　Ｓ　＊　ｔ
　Ｃはセレクタ６０２に入力される。また、セレクタ６
０２にはパターン発生回路６０３が出力する画像信号と
選択信号も入力されている。パターン発生回路６０３は
遅延ライン数調整用パターンや遅延処理回路動作チェッ
ケ用パターンの画像信号等を画像同期信号Ｓ１゜に同期
して出力する回路であり、制御信号ＢＵＳ○によってこ
れらのパターンが選択され、同時に、パターン発生回路
６０３が出力する画像信号をセレクタ６０２に選択させ
るか否かの設定も行われる。

セレクタ６０２によって選択された画像信号はマスク処
理回路６０４に入力される。マスク処理回路６０４は制
御信号ＢＵＳｏの設定に応じて入力された画像信号を個
別に白色化するとともに、画素同期信号Ｓ、１．に同期
して画像信号Ｓ　５ａｌＩＫ、ＩＳ　ｍ　＋　Ｍ　＊　
Ｓ　ａ　ｓ　Ｙ　＋　Ｓ　＋　ａ　Ｃを出力する回路で
あり、例えば上述した分解版モードではＭ、Ｙ、Ｃ記録
用の画像信号を白色化してＢＫのみが記録されるように
動作する。

マスク処理回路６０４から出力される画像信号Ｓ　ｓ　
ｚ　Ｍ　ＨＳ　ｍ　ｈ　Ｙ　＋　Ｓ　ｍ　＊　ＣはＲＡ
Ｍブロック６０５〜６０８のデータ入力端子−に接続さ
れている。ただし、画像信号Ｓ＋　ｈ　Ｍ　＋　Ｓ　＊
　ｈ　ＩはＲ、Ａ　Ｍブロック６０８のデータ入力端ｒ
−にセレクタ６０９を介して選択的に接続されている。

ここで、ＲＡＭブロック６０８の役割を説明する。上述
した各感光体１４間の距離Ｑに相当する遅延回路を実現
するために、ＲＡＭブロック６０５〜６０８は、通常第
３４図（ａ）に示すような遅延モードで使用される。即
ち、ＲＡＭブロック６０５．６０８はＣ用の、ＲＡＭブ
ロック６０６はＹ用の、ＲＡＭブロック６０７はＭ用の
画像信号の遅延に使用される。一方、第３３図に示した
遅延処理回路８３はＲＡＭブロック６０５〜６０８をフ
レームメモリとしても使用できるようになってお昏ハこ
の場合は第３４図（ｂ）に示すようなフレームメモリモ
ードで動作する。即ち、ＲＡＭブロック６０８はＭ用の
画像信号の記憶に転用され、これにより、Ｍ、、Ｙ、Ｃ
のメモリ容量が揃い、２２０ｍＸ２９７順（主走査方向
長さ）余りの面積のフレームメモリを実現している。よ
って、ＲＡＭブロック６０５，６０６は２２０Ｘ２９７
Ｘ１６Ｘ１６＝１６７２７０４０＃１６Ｍ画素分の画像
信号の容量を、ＲＡＭブロック６０７，６０８は１ｌ１
０Ｘ２９７Ｘ１６Ｘ１６＝８３６３５２０−＝８画素分
の容量を有している。

再度、第３３図に注目すると、メモリ制御回路６１０〜
６１２は、各々Ｍ、Ｙ、Ｃ用ＲＡＭブロックのアドレス
信号とライトイネーブル等の制御信号を出力する回路で
、その出力はＲＡＭブロック６０５〜６０８に入力され
ている。なお、ＲＡＭブロック６０８には、Ｍ用又はＣ
用のアドレス信号等が、上述した遅延／フレームメモリ
モードに応じてセレクタ６０９により選択されて入力さ
れる。

また、メモリ制御回路６１０〜６１２は、制御信号ＢＵ
Ｓｏによる設定により動作モードが決定され、画像同期
信号Ｓ１゜に同期して動作しており、さらに、合成制御
回路６１３が出力する信号Ｓ。

をメモリの書込み時に参照している。ここで、合成制御
回路６１３はＲＡ　Ｍブロック６０５〜６０８をフレー
ムメモリとして使用した時に、部分的な画像信号の書込
みを制御する回路で、この時の制御は、領域信号Ｓ、１
．成るいは画像信号Ｓ　＃　ｍ　８　Ｋに基づいて行わ
れる。なお、その他のモードではＬレベルに固定された
信号を出力する。

このようなメモリ制御回路６１２の回路構成例を第３５
図に示す。まず、主走査方向の位置を表す信号を出力す
るカウンタ６１４は、ライン同期信号Ｓ、１．でクリア
され画素同期信号Ｓ、１．をカウントしており、その出
力信号はコンパレータ６１５．６１６に入力されている
。メモリ制御レジスタ６１７は制御信号ＢＵＳｏによっ
て設定され、各種制御パラメータ信号Ｓ、を出力する回
路であり、例えばパラメータ信号Ｓ、１．は第３６図に
示すような主走査方向の有効画像開始位置を、パラメー
タ信号Ｓ９．、は主走査方向の有効画像幅を、パラメー
タ信号Ｓ、６１　はメモリモード時のリピート処理の主
走査方向のリピート幅を表している。

コンパレータ６１５の他方の入力端子にはパラメータ信
号Ｓ１．１　が、コンパレータ６１６の他方の入力端子
には加算器６１８によるパラメータ信号Ｓ　＃　＊　ｌ
　＊　Ｓ　＊　Ｉ　１の和が入力されている。従って、
ＯＲゲート６１９はカウンタ６１４の表す位置が主走査
方向の有効画像範囲内にある時に画素同期信号Ｓ０．を
出ツノする。

カウンタ６２０はＯＲゲート６１９の出力する画素同期
信号Ｓ１．をカウントし、ＡＮＤゲート６２１を介して
入力されるライン同期信号Ｓ、１６等によってクリアさ
れる。ここで、カウンタ６２０の出力はＲＡＭブロック
における主走査方向のオフセットアドレスを意味してお
り、その出力はコンパレータ６２２及び加算器６２３に
入力されている。コンパレータ６２２の他方の入力端子
にはパラメータ信号Ｓ８１、が入力されている。コンパ
レータ６２２はカウンタ６２０の値とパラメータ信号Ｓ
　ｍａヨの値が一致するとＩ−Ｌ−ベルの信号を出力し
、この出力はＡＮＤゲート６２１を介して前記カウンタ
６２０のクリアに使用される。即ち、これにより主走査
方向のリピートが実現される。

なお、コンパレータ６２２によるカウンタ６２０のクリ
ア動作は、ＲＡＭブロック６０５〜６０８をフレームメ
モリモードに設定してリピート動作を行わせる場合だけ
に使用される。その他のモードでは（信号Ｓ、、、）　
＜　（信号Ｓ、、、）に設定されるので、クリア動作は
生じない。

分周制御回路６２４は制御信号ＢＵＳｏによる設定に応
じて第３７図に示すようにライン同期信号Ｓ、１４　を
２分周する回路であり、通常の動作ではライン同期信号
Ｓ　ｌ　ｌ　ｌ　をそのまま出力している。

ライン同期信号Ｓ、、をカウントし、Ａ　Ｎ　Ｉ）ゲー
ト６２５を介してシステム制御ユニット３４がら入力さ
れるフレームメモリ同期信号Ｓ０等によってクリアされ
るカウンタ６２６は、コンパレータ６２７に入力されて
いる。このコンパレータ６２７の他方の入力端子に入力
されるパラメータ信号Ｓ、、４は、遅延モードでは副走
査方向の遅延ライン数を５フレームメモリモードでは副
走査方向のリピート幅を表しており、カウンタ６２０の
高力値がパラメータ信号Ｓ　Ｉ　？の値に達する度にＡ
ＮＤゲート６２５はＬレベルを出力し、その結果、カウ
ンタ６２６はクリアされて、以降、この動作を繰返す。

フリップフロップ６２８はＡＮＤゲート６２５の出力で
クリアされ、ライン同期信号Ｓ、、が入力される度に、
主走査方向の有効画像幅を表すパラメータ信号Ｓ、、と
フリップフロップ６２８の出力値の加算器６２９による
和を、新しい値として出力している。この出力は、副走
査方向のオフセットアドレスを意味しており、主走査方
向のオフセラアドレスとともに前記加算器６２９によっ
て加算され、真のアドレスが求められる。

ここで、上述した分周制御回路６２４の役割を説明する
と、分周制御回路６２４はフレームメモリモードにおけ
る見掛は上のメモリの容量を２倍（４４０ｍｍＸ　２９
７ｍｍ）にする働きをする。即ち、ライン同期信号を２
分周することによって副走査方向のオフセットアドレス
の進み方が１／２となり、これによって同じラインの画
像信号が連続２回読出され、面積的に２倍となる。また
、このような見掛は上のメモリ容量を２倍にする場合も
、フレームメモリへ画像信号を書込む時はライン同期信
号の２分周を行わず、副走査方向にｌ／２に縮小して画
像信号を書込んでいる。これにより、メモリへの書込み
時間が速くなり、操作性が向上する。

また、上述したように、シアンＣ用のメモリ容量は、デ
イレイモード時は１６＋８＝２４Ｍ画素、フし・−ムメ
モリモード時は１６Ｍ６Ｍ画素る。このため、アドレス
信号の−１−位２ビット（Ａ　Ｄ　２３　。

２４）はデコーダ６３０に入力されて８Ｍ画素単位のチ
ップセレクト信号（ＣＳＯ〜２）として、ＲＡＭブロッ
クに出力されている。

また、ＯＲゲート６３１には、合成制御回路６１３から
人力された信号Ｓ０．、ライン同期信号Ｓ、、の反転信
号及び画素同期信号Ｓ−が入力されており、その出力は
ライトイネーブル信号としてＲＡＭブロックに出力され
ている。即ち、ＲＡ　ＭブロックではＯＲゲート６３１
の出力がＨ−Ｌ→Ｈと変化した時に画像信号が書込まれ
る。

第３８図にＲＡＭブロック６０７の構成例を示し、その
動作タイミングを第３９図に示す。第３８図において、
ＲＡＭブロック６０７は８Ｍ画素の容量を持つメモリア
レイ６３２，６３３及びバッファ６３４により構成され
ており、上述したチツプセし・り１・信号（Ｃ３Ｏ，Ｃ
３ｌ）はメモリアし・イ６３２，６３３の選択に用いら
れる。この回路では、第３９図に示すようにアドレス信
号等が確定すると対応するＲ　Ａ　ＭアレイのＩ１０端
子から記憶されていたデータが出力され、このデータは
第３３図で後述する出ツノ制御回路によってラッチされ
る。ここで、ライトイネーブル信号が立下るとＲＡＭア
レイはハイインピーダンス状態となり、一方、バッファ
６３４により画像信号Ｄ１がＲＡＭアレイに入力される
。、ＲＡＭアレイではライトイネーブル信号立上りでこ
の画像信号を記憶して、画像信号が書換えられる。また
、ライトイネーブル信号がＬレベルにならない場合は、
記憶されていた画像信号がそのまま保持される。

なお、メモリ制御回路６１０，６１１は、メモリ制御回
路６１２と同様な構成であり、その説明を省略する。

また、以上の説明では、メモリ制御回路６１０〜６１２
は独立した回路として説明したが、メモリ制御レジスタ
６１７等に設定されるパラメータ信号Ｓ、、１〜Ｓ、、
３は各回路に共通であるので、副走査方向のオフセット
アドレスを出力するための回路（６２５〜６２９）、加
算器６２３、デコーダ６３０、パラメータ信号Ｓ＊＠ａ
　、メモリフレーム同期信号Ｓ１．を除いて、共通にし
てもよい。

再度、第３３図を参照すると、ＲＡＭブロック６０５〜
６０８から出力された画像信号は、出力制御回路６３５
に入力される。なお、ＲＡＭブロック６０８の出力はバ
ッファ６３６，６３７の動作によってＲＡＭブロック６
０５又は６０７の出力の何れかと一緒とされている。即
ち、メモリモードレジスタ６３８は上述した遅延／フレ
ームメモリモードの選択に際して制御信号ＢＵＳｏによ
って設定されるレジスタで、ここから出力される信号に
より、上述したセレクタ６０９による画像信号、アドレ
ス信号等の選択と、バッファ６３６゜６３７の動作が制
限されている。また、上述した画像信号Ｓ、４．も出力
制御回路６３５に入力されている。

出力制御回路６３５は画像同期信号Ｓ１゜に従って、入
力された画像信号の主走査方向の位置合わせを行うとと
もに、制御信号ＢＵＳｏにより設定される非有効画像範
囲の画像信号を白色化し、第６図に示すように画像信号
ＢＫｐ、Ｍｐ、”ｐ＋Ｃｐとして出力する回路である。

また、出力制御回路６３５は画像信号とともに画像処理
部ｌＯの画像同期信号ＣＬＫｐも出力している。

くエリア処理部〉・・・第４０図ないし第４３図参照領
域制御回路８４は上述した領域信号Ｓ、オを出力する回
路であり、例えば第４０図に示すように構成される。な
お、この第４ｏ図に示す領域制御回路８４では第４１図
に示すような矩形領域の切換え制御を行っており、この
矩形領域の制御を実現するために制御パターンをライン
単位で分類し。

この制御パターンを第４２図に示すような主走套方向の
切換え点犀標ｘｉと領域番号信号ａｉという形でメモリ
６５１に記憶して使用するものである。

まず、ライン同期信号Ｓ、１１でクリアされ画素同期信
号Ｓ、１、をカウントするカウンタ６５２の出力は、主
走査方向の位置を示す信号としてコンパレータ６５３に
出力されている。コンパレータ６５３の他方の入力端子
には前記ＲＡＭ６５１から出力される切換え点座標信号
Ｘ１が入力されており、両者が一致するとコンパレータ
６５３の出力はＬレベルとなる。これにより、ＯＲゲー
ト６５４はクロック信号をカウンタ６５５に出力し、カ
ウンタ６５５の出力が１進む。ＲＡＭ６５１のアドレス
信号には、制御信号ＢＵＳｏによって設定されるオフセ
ットアドレス信号Ｐｊとカウンタ６５５の出力との加算
器６５６による和が使用されている。従って、主走査方
向のカウント位置が切換え点座標に一致するとＲＡＭ６
５１のアドレス信号が１進み、ＲＡＭ６５１の出力信号
である切換え点痙標信号ｘｉ及び領域番号信号ａｉが更
新される。また、これを繰返すことで主走査方向の領域
の切換えが行われる。

なお、カウンタ６５５はＡＮＤゲート６５７を介して入
力されるライン同期信号Ｓ、１．でクリアされる。また
、オフセットアドレス信号ＰｊはＡＮＤゲート６５８を
介して入力されるライン同期信号Ｓ、１．でラッチ６５
９にラッチされており、システム制御ユニット３４は副
走査方向に処理が進むに従って設定しているオフセット
アドレス信号を所定のタイミングで変更し、副走査方向
の領域切換えを制御する。

ＲＡＭ６５１から出力される領域番号信号ａ１はエリア
処理レジスタ６６０に入力されている。

このエリア処理レジスタ６６０は各領域における領域信
号パターンを出力する回路で、第４３図に示すような領
域信号パターンが、予め制御信号ＢＵ　Ｓ　ｏによって
領域番号毎に複数設定されており、上述した領域番号信
号ａ１によってパターンの選択が行われると、設定され
ている領域信号パターンを出力する。

エリア処理レジスタ６６０から出力される領域信号パタ
ーンは、デイレイ回路６６１に入力され、ここで各画像
処理回路における画像信号のデイレイと同じ量だけ遅ら
される。これにより、画像信号のデイレイと一致した領
域信号Ｓ０が出力される。

〔プリンタユニットト・・第４４図ないし第４６図参照 第４４図にプリンタユニット２の電装部構成を示す。な
お、本実施例のプリンタユニット２では第４５図に示す
ように各色画像用のレーザダイオード７０１Ｂ１．、〜
７０１ｃがら出射されたレーザ光が同一軸上のポリゴン
ミラー１１等によって走査されるので、各感光体１４８
１．〜１４゜上の走査方向は２通りとなる。このため、
第４６図のタイミングチャートに示すように、レーザ光
の書込み開始タイミングを検出するためセンサ７０２Ｂ
、〜７０２ｃも、各々異なるタイミングで信号を出方し
ている。

第４４図において、画像処理部１０がら出力された画像
信号ＢＫｐ、Ｍｐ、Ｙｐ、ｃｐ及び画像同期信号ＣＬＫ
ｐは書込み制御回路７０３．、〜７０３ｃに入力されて
いる。なお、これらの書込み制御回路７０３８に〜７０
３ｃは同様な構成をしており、ここでは書込み制御回路
７ｏ３ｃについてのみ、その詳細を示す。書込み制御回
路７０３ｃに注目すると、画像信号Ｃｐ及び画像同期信
号ＣＬＫｐは３ラインバッファ回路７０４に入力される
。また、同期信号発生回路７０５は書込みＭｉｌｌ回路
７０３゜内で使用される画像同期信号をセンサ７０２．
−の出力に応じて発生する回路であり、３ラインバッフ
ァ回路７０４は画像処理部１０から送られてきた画像信
号Ｃｐを画像同期信号ＣＩ。

Ｋｌ）に基づいてラインメモリに書込むとともに、同期
信号発生回路７０５から出力される画像同期信号に従っ
て読出しを行っている。

上述したように、画像信号の読出し開始タイミングは書
込み制御回路７０３．に〜７０３ｏによって異なってお
り、また、回路によっては読出す方向を反転させる必要
もある。このため、３ラインバッファ回路７０４は３ラ
イン分の画像信号を記憶するメモリを有し、第４６図に
示したように書込みを行うメモリと読出しを行うメモリ
とが重ならないように制御している。

このような３ラインバッファ回路７０４から出力された
画像信号は、パルス幅変調回路７０６に入力される。パ
ルス幅変調回路７０６は入力された画像信号をその信号
値に応じた幅のパルス信号に変換してレーザダイオード
（Ｌ　Ｄ　）　　ドライブ回路７０７に出力する。ＬＤ
Ｉくライブ回路７０７は入力されたパルス信号とパワー
制御回路７０８から出力される制御信号に基づいてレー
ザダイオード７０１ｃ　を駆動し、レーザ光を出射させ
る。また、レーザダイオード７０１Ｃから出力されるモ
ニタ信号はパワー制御回路７０８に入力されており、パ
ワー制御回路７０８ではレーザ光量が一定となるように
ＬＤドライブ回路７０７をフィードバック制御している
。

また、上述した低速モードが選択された場合、第４６図
に示すように、画像処理部１０が出力する画像信号等の
送信速度は１／２になるが、ラインメモリからの読出し
速度は一定で２重の読出しが行われる。ただし、レーザ
ダイオード７０１゜の駆動はパワー制御回路７０８によ
る制御によって２回に１回行われる。

なお、書込み制御回路７０３ｃ内のライン同期信号５Ｙ
ＮＣｐはプリンタユニット２を代表するライン同期信号
として画像処理部１０に出力されている。

また、プリンタユニット２はユニット全体を制御して画
像記録速度の変更手段を構成するプリンタ制御回路７０
９を有している。このプリンタ制御回路７０９は、ＣＰ
Ｕ７１０．ＲＯＭ７１１、ＲＡＭ７１２を始めとして、
システム制御ユニット３４と通信を行うためのシリアル
Ｉ１０回路７１３やパラレルＩ１０回路７１４等から構
成されるマイクロコンピュータシステムである。ここで
、パラレル１１０回路７１４はレジストセンサ７１５等
の各種センサ信号の入力、書込み制御回路７０３ＩＩＫ
〜７０３ｃに対する設定信号の出力や異常検出結果の入
力、駆動回路７１６を制御する信号の出力等を行う回路
である。また、駆動回路７１６は感光体１４等や転写ベ
ルト２２等を回転駆動させるメインモータ７１７、ポリ
ゴンモータ１５、給紙クラッチ７１８、定着ヒータ７１
９、高圧電源７２０等の各種負荷を駆動・制御する回路
である。即ち、プリンタ制御回路７０９はＲＯＭ、７１
１に記憶されたプログラムによって動作し、システム制
御ユニット３４からの指令や各種センサ信号に応じて、
各回路の設定や各種負荷の駆動制御を行うものである。

例えば、システム制御ユニット３４により低速モードの
選択指令が入力されると、プリンタ制御回路７０９は書
込み制御回路７０３□〜７０３ｏに第４６図に示したよ
うな低速モードの設定を行い、メインモータ７１７の回
転速度や定電流制御を行っている高圧電源７２０の出力
を１／２に制御するように駆動回路７１６を設定する等
の制御を行う。

［シスコン・操作表示ユニット］・・・第４７図参照シ
ステム制御ユニット３４及び操作表示ユニット３３の構
成を第４７図に示す。第４７図に示すように、システム
制御ユニット３４はＣＰ　Ｃ１７３１、■マ０Ｍ７３２
、ＲＡＭ７３３，７３４，７３５及びタイマ７３６を始
め、スキャナユニット１１、プリンタユニット２、操作
表示ユニット３３及び外部機器３６の各制御回路と通信
を行うためのシリアル１１０回路７３７やパラレル１１
０回路７３８、割込みコントローラ７３９等から構成さ
れるマイクロコンピュータシステムになっている。ここ
で、パラレル１１０回路７３８は画像処理部１０の設定
等を行うための制御信号ＢＵＳ。

の出力や、画像処理部１０から出力される検出結果を取
込むための回路であり、その出力信号の一部はデコーダ
７４０に入力され、デコーダ７４０からは画像処理部１
０内のＲＡＭ等の選択信号Ｓ、１．〜Ｓ　ｌ　１　、、
が出力される。また、割込みコントローラ７３９には画
像処理部１０のライン同期イΔ号Ｓ１．．が入ツノされ
ており、システム制御ユニット３４はこの信号により副
走査方向の処理の経過を管理している。即ち、システム
制御ユニット３４はＲＯＭ７３２に記憶されたプログラ
ムによって動作しており、操作表示ユニット３３の要求
に応じてスキャナユニットｌやプリンタユニット２に指
示を与えたり、画像処理部１０の初期設定を行う。また
、画像処理中にあっては、副走査方向の処理の進み具合
を監視して、加工処理回路７３の読出し開始アドレスや
アップ・ダウン制御信号、遅延処理回路８３のフレーム
メモリ同期信号、領域制御回路８４のオフセットアドレ
ス信号等の設定を随時変更する等の処理制御を行う。

また、ＲＡＭ７３４，７３５はバッテリ・バックアップ
されており、電源スイツチ切断後も、操作表示部で行わ
れた調整結果や過去の動作モード等を記憶している。特
に、ＲＡＭ７３５は脱着可能なＩＣカードになっており
、動作モード等の登録／呼出しをユーザ毎にできるよう
になっている。

操作表示ユニット３３は原稿４上の所定の範囲、位置等
を入力するためのデジタイザ７４１、表示部と入力部が
一体となったタッチパネル・デイスプレィ７４２．テン
キー７４３、グリア／ストップキー７４４、ＯＨＰモー
ドキー７４５、割込みキー７４６及びコピーキー７４７
等を有する操作表示パネル７４８と、操作表示ユニット
全体を制御する操作表示制御回路７４９等から構成され
ている。

ここで、操作表示制御回路７４９はＣＰＵ７５０、ＲＯ
Ｍ７５１、ＲＡＭ７５２を始め、システム制御ユニット
３４やデジタイザ７４１と通信を行うためのシリアル１
１０回路７５３や、操作表示パネル７４８における入力
を検出するためのキーボード・コントローラ７５４や、
表示制御を行うためのデイスプレィ・コントローラ７５
５等から構成されるマイクロコンピュータシステムにな
っている。操作表示制御回路７４９はＲＯＭ７５１に記
憶しであるプログラムに従って動作しており、デイスプ
レィ部にメツセージ等を表示して動作モード等の設定を
促し、これにより設定された結果をシステム制御ユニッ
ト３４に送信する等の処理制御を行う。

［動作説明］・・・第４８図及び第４９図参照第４８図
にタッチパネル・デイスプレィ７４２の各種表示画面例
を示す。

まず、デジタルカラー複写機の電源が投入されると、操
作表示制御回路７４９は初期状態になり、第４８図（ａ
）に示すような標準画面を表示する。

画面右側の「写真Ｊ　［文字Ｊ　［標＊Ｊ等の表示部分
は画質モード選択用の領域であり、操作者がこの表示部
分を押下すると、各々写真画像等に適した写真モード、
文字画像等に適した文字モード、写真画像／文字画像両
用の標準モードが選択される。

例えば、［文字Ｊ表示部分が押下され、操作表示制御回
路７４９がそれを検出すると、同図（ｂ）に示すような
１文字Ｊ表示部分の背景を異ならせた画面を表示し２、
表示部押下が認識されたことを操作者に伝え、システム
制御ユニット３４には文字モードの設定を要求する。ま
た、「標準」や「写真」表示部分が押下された場合も、
同様な表示画面の変更とシステム制御ユニット３４への
要求が行われる。

システム制御ユニット３４はこれを受けて、画像処理部
１０の各回路（第１フィルタ処理回路７４中の各係数選
択レジスタ２３２、色補正回路７７中の各ＲＡＭ４８６
、第２γ変換回路７９中の各ＲＡＭ　（第１γ変換回路
７６中の各ＲＡＭ４７３に相当）、第２フィルタ処理回
路８１中の各フリップフロップ５５１〜５５５等、多値
デイザ処理回路８２中のパターン選択レジスタ５８５，
５８８、領域制御回路８４中のエリア処理レジスタ６６
０及びＲＡＭ６５１等）の設定を必要に応じて変更する
。

例えば、文字モードの要求を受けると、第１フィルタ処
理回路７４の各処理回路中の係数選択レジスタ２３２の
設定を行って、処理回路７４８゜７４Ｇのエツジ強調の
フィルタ係数を第２表中のＥｌに、処理回路７４．中の
エツジ強調のフィルタ係数を第２表中のＥＯにする。一
般に、原稿等を走査して得る色分解された画像信号のＭ
ＴＦ特性は等しくならない。このため、本カラーデジタ
ル複写機では文字モードが選択されると、第２表中に示
したようなエツジ強調のフィルタ係数ＥＯ〜Ｅ３を画像
信号毎に適宜選択している。これにより、黒文字等の黒
色細線を読取った時もフィルタ処理後の画像信号のレベ
ルが揃い、黒ＢＫトナーへの置換えが容易となっている
。また、文字モード用のフルカラーの係数を色補正回路
７７の各処理回路７７ｆｉＫ〜７７ｃのＲＡＭ４８６に
各々設定するとともに、ＵＣＲ処理回路７８ではＵＣＡ
処理を行わない処理（（３）式）が選択されるようにす
る。

第３表に示したように、文字モード用の係数を求めるの
に使用するデータは、無彩色における黒ＢＫの値がＭ、
Ｙ、Ｃの値に比べて大きくなっており、これとＵＣＲ処
理回路７８における処理によって、無彩色付近の色はＢ
Ｋのみで記録されるように処理される。また、文字モー
ド用のデータは、他のモードに比べて有彩色を高彩度に
再現するようになっており、これにより、色文字等が鮮
やかに再現される。

また、第２フィルタ処理回路８１の各処理回路には、各
々文字モード用に選択されているフィルタ係数を設定し
、多値デイザ処理回路８２の各処理回路のパターン選択
レジスタ５８５，５８８には文字モード用デイザパター
ンのためのデータを設定する。

また、第２γ変換回路７９の各処理回路のＲＡＭ（４７
３に相当）には、文字モード用デイザパターンに対応し
た各色毎のＬ　ｔ、Ｊ　Ｔデータを各々設定する等の処
理を行う。

さらに、システム制御ユニット３４は第１フィルタ処理
回路７４による処理をエツジ強調にする等、上述した設
定を選択するように、領域制御回路８４のエリア処理レ
ジスタ６６０やＲＡＭ６５１の内容を変更し、コピー動
作中にあっては、オフセットアドレス信号Ｐｊを領域制
御回路８４に出力して上述したような処理が実行される
ように制御する。

また、写真モードや標準モードの要求を受けた場合も同
様であり、モードに応じた設定や制御をシステム制御ユ
ニット３４が行う。

例えば、写真モード又は標準モードが要求されると、第
２表に示したＳＯのフィルタ係数による平滑化処理が行
われるように、第１フィルタ処理回路７４の係数選択レ
ジスタ２３２を設定する。

この平滑化処理により、網点画像等を読取った場合に生
ずるモレアが除去され、良好なコピーが得られる。なお
、平滑化処理を行う場合は、上述した〜ｉＴＦ特性の差
による影響が少なくなるため、本実施例では同一のフィ
ルタ係数が使用される。

また、色補正回路７７の各処理回路のＲＡＭ４８６には
、選択されたモードに応じて第３表に示したデータから
求めた係数を設定するとともに、ＵＣＲ処理回路７８で
はＵＣＡ処理を行う処理（（４）式）が選択されるよう
にする。第３表に示したように、標準モード用のデータ
は無彩色におけるＢＫの値がＭ、Ｙ、Ｃの値と等しくな
っており、これとＵＣＲ処理回路７８における処理とに
より、標準モードでは無彩色が黒ＢＫのみで記録される
ように処理される。これに対して、写真モード用のデー
タはＢＫの記録量を少なくしており、これにより、滑ら
かな階調再現が容易に実現される。

また、第２γ変換回路７９の各処理回路、第２フィルタ
処理回路８１の各処理回路及び多値デイザ処理回路８２
の各処理回路も、各々のモードに応じた設定を行う。な
お、本実施例では第５表に示したように標準モード用の
デイザパターンを２種類有しているが、通常は標準１の
デイザパターンが選択される。

上述したように、本カラーデジタル複写機では、選択さ
れた画質モードに応じて画像処理部１０に設定されるデ
ータを変更して最適な画質が選択できるようにされてい
る。

また、本実施例にあっては、上述した各モードにおける
第２フィルタ処理回路８１に設定するフィルタ係数や、
第２７変換回路７９に設定するＬＵＴデータを、操作者
が選択できるようになっており、この選択は操作表示パ
ネル７４８の画質調整キー７５６を押下することにより
可能である。

即ち、操作表示制御回路７４９は画質調整キー７５６の
操作を検出すると、第４８図（Ｃ）に示すような画面を
表示して、フィルタ係数を調整するためのシャープ／ソ
フト調整モードと、Ｌ　Ｌｉ　Ｔデータを調整するため
のカラーバランス調整モードの選択が可能とされる。

シャープ／ソフト調整モードが選択されると、操作表示
制御回路７４９は第４８図（ｄ）に示すような画面を表
示して、各画質モードにおける第２フィルタ処理回路８
１のフィルタ係数の選択が可能とされる。同図（ｄ）に
示すように本実施例では各画質モード毎に１１段階のフ
ィルタ係数の選択が可能となっており、操作表示制御回
路７４９は選択された結果をシステム制御ユニット３４
に伝えシステム制御ユニット３４はこの結果をＲＡＭ７
３４に記憶しておく。

なお、第４表に示したフィルタ係数とこの調整結果の対
応は、第３０図に示すようになっている。

即ち、文字モードでは平滑化を中心にフィルタ係数が選
択され、標準モードではエツジ強調を中心にフィルタ係
数が選択される。また、写真モードではスルーを中心と
するフィルタ係数が選択される。これにより、文字モー
ドでは第１フィルタ処理回路７４で行うエツジ強調によ
り発生したモアレを弱めることができ、標準モードでは
第１フィルタ処理回路７４で行う平滑化により発生した
ボケを補正することができる。さらに、文字モード及び
標準モードでは、ＢＫのみ１段分エツジ強調側のフィル
タ係数が用いられ、これにより、黒文字等の細線が鮮鋭
にコピーされる。

また、カラーバランス調整モードが選択されると、操作
表示制御回路７４９は第４８図（ｅ）に示すような画面
を表示して、各画質モードにおける第２γ変換回路７９
のＬＵＴデータの選択が可能とされる。同図（ｅ）に示
すようにＬＩＪＴデータの調整は、画質モードと色毎に
、シャドウ、ミドル、ハイライト別の１７段階（−８〜
０〜８）の調整が可能とされており、操作表示制御回路
７４９はこの調整結果をシステム制御ユニット３４に伝
える。システム制御ユニット３４はこの調整結果をＲＡ
Ｍ７３４に記憶しておき、必要に応じて第２γ変換回路
７９のＲＡＭに設定するＴ、、、、　ｔ、Ｊ　Ｔデータ
を計算する。即ち、システム制御ユニット３４のＲＯＭ
７３０には第４９図（ａ）〜（Ｃ）に示すようなシャド
ウ部調整用、ミドル部調整用、ハイライト部調整用の２
．４，６．８のＬＵＴデータが予め記憶されており、調
整結果に応じてＬＵＴデータを読出して符号反転・補間
演算等を行い、さらに、第４９図（ｄ）に示すような濃
度調整用のＬＵＴデータと足し合わせ、ＲＡＭに設定す
るＬＵＴデータを計算する。

再度、第４８図を参照すると、画面右下部は画像濃度調
整用の領域であり、「濃＜」「薄く」表示部分を押下す
ると、各々記録される画像の濃度をより濃く、又は、よ
り薄くすることができるようにされている。即ち、操作
表示制御回路７４９は上述した操作を検出すると、スケ
ール部分の表示を変更するとともに、この結果をシステ
ム制御ユニット４に伝える。システム制御ユニット３４
はこれに呼応し７て第４９図（ｄ）に示した濃度調整用
のＬＵＴデータの選、択を変更し、１．、　Ｕ　Ｔデー
タを再計算し、第２１変換回路７９のＲＡＭに設定する
。

上述したように、本実施例では、各モードにおける第２
フィルタ処理回路８１に設定するフィルタ係数や第２７
変換回路７９に設定するＬ　Ｕ　Ｔデータを、選択でき
るので、最適な条件でのコピーが可能となる。

［外部機器接続モード］・・第５０図参照ついで、複写
機本体３５に外部機器３６が接続されている場合の動作
を説明する。上述したように、システム制御ユニット；
３４は外部機器３６の外部機器制御回路とシリアルＩ１
０回路７３７を介して通信を行うようになっている。

外部機器３６は複写機本体３５のスキャナユニット１で
原稿４を読取らせ、その画像信号を受信したい場合や、
外部機器３６が保有する画像データを複写機本体３５に
出力しプリンタユニット２により画像記録を行わせたい
場合等に、複写機本体３のシステム制御ユニット３４に
動作制御の主導権を要求する。これに対し、システム制
御ユニット３４は複写機が複写動作中であったり操作部
入力が行われている等を検出すると、この要求を拒否す
る回答を送信して動作制御の主導権を明は渡さない。一
方、複写動作中でなく、かつ、操作部入力が最後に行わ
れてから一定時間が経過している等、複写動作の開始が
予想されない場合、システム制御ユニット３４は要求を
認める回答を行って動作制御の主導権を外部機器３６に
明は渡す。

外部機器３６は主導権を受は取ると、必要に応じて画像
信号の授受の動作モード等を設定するようにシステム制
御ユニット３４に要求し、システム制御ユニット３４は
これを受けて画像処理部１０等の設定を行う。

例えば、外部機器３６がスキャナユニットｌが読取った
画像信号を受信する場合、外部機器３６はシステム制御
ユニット３４に画像信号を送信するように要求し、シス
テム制御ユニット３４はこれを受けて外部Ｔ／Ｆ回路７
５の入出力レジスタ４６３の設定を行う。また、外部機
器３６は入力される画像信号の通信速度の変更を要求す
ることもできる。即ち、外部機器３６が低速モードの要
求を出すと、システム制御ユニット３４は同期信号発生
回路７１の同期信号レジスタ１０７の設定を変更して画
像処理部１０が１／２のクロックで動作するようにし、
かつ、スキャナユニットｌに対しては原稿４の副走査方
向の走査速度を１／２にするように指示する。これによ
り、画像処理部１０の画素同期信号８１．１　及びライ
ン同期信号８１．３の周期は２倍になるので、画像信号
の通信速度を１／２にすることができる。また、画像処
理部１０の主走査変倍回路７２はスキャナユニット】が
出力する画像信号を１ライン毎に間引いて出力するので
、この時の画像信号の画素密度は実質的に変化しない。

即ち、通信速度を遅くしても通常の場合（高速モード）
と同様に、高精細な画像信号を外部機器３６は得ること
ができる。

また、外部機器３６が標準モードの要求を出すと、シス
テム制御ユニット３４は外部Ｉ／Ｆ回路７５の同期信号
分周回路４５８の設定を標準モードに変更する。これに
よって、外部Ｉ／Ｆ回路７５は入力された画像信号Ｓ１
．８〜７０．１を１／２に縮小して外部機器３６に出力
する。また、この時の画像信号の通信速度は通常（高解
像度モード）の１／４になっている。なお、外部Ｉ／Ｆ
回路７５における縮小処理は単純間引きであるが、本実
施例では外部機器３６から第１フィルタ処理回路７４の
フィルタ係数を選択し５得るように構成されているので
、例えば平滑化処理のフィルタ係数を選択すれば、単純
間引きで縮小しても細線抜けのない高品質な画像信号を
得ることができる。

一方、外部機器３６が保有する画像データを複写機本体
３５に送信して、プリンタユニット２により画像記録を
行う場合も同様である。即ち、外部機器３６はシステム
制御ユニット３４に画像信号を受信するように要求し、
システム制御ユニット３４はこれを受けて外部Ｉ／Ｆ回
路７５の入出力レジスタ４６３や領域制御回路８４等の
設定を行う。また、この場合も外部機器３６が出力する
画像信号の通信速度を変更することができる。

即ち、外部機器３６が低速モードの要求を出すと、シス
テム制御ユニット３４は同期信号発生回路７１の同期信
号レジスタ１０７の設定を変更して画像処理部１０が１
／２のクロック速度で動作するようにし、また、プリン
タユニット２に対し。

では低速モードの選択を指示する。これにより、画像処
理部１０及びプリンタユニット２は低速モードで動作す
るので、外部機器３６は１／２の通信速度で画像信号を
送ればよいことになる。なお、この場合の画像信号の画
素密度は変化しないので、高精細な画像を記録させるこ
とができる。

また、外部機器３６が標準モードの要求を出すと、シス
テム制御ユニット３４は外部Ｉ／Ｆ回路７５の同期信号
分周回路４５８の設定を変更する。

これにより、外部に／Ｆ回路７５は受信した画像信号を
２倍に拡大してから第１γ変換回路７６に出力するので
、外部機器３６が出力する画像信号の通信速度は１／４
となる。なお、外部Ｉ／Ｆ回路７５における拡大処理は
単純拡大となっているが、本実施例では外部機器３６に
よって第２フィルタ処理回路８１のフィルタ係数を任意
設定し得るようにしているので５例えば平滑化処理のフ
ィルタ係数を設定することによりギザリのない高品質な
画像を記録することができる。

また、本実施例では、外部機器３６から第１γ変換回路
７６、色補正回路７７、ＵＣＲ処理回路７８、第２７変
換回路７９、多値デイザ処理回路８２及び遅延処理回路
８３等による各種処理の設定や記録動作開始の制御が可
能であるので、外部機器３６は出力する画像データの特
性に応じて最適なパラメータを設定し、画像を記録させ
ることができる。

なお、本実施例では、高速／低速モード及び高解像度／
ｌｅｌ準モードを任意に組合せ得るので、必要に応じて
通信速度を選択できる。また、本実施例では画像信号の
授受の同期信号をＳ　ｅｔ＋＋　Ｓｓ＊ｔとして外部機
器３６からも出力し得るので、外部機器３６は自身の処
理速度に応じて画像信号の入力又は出力を行わせること
ができる。さらに、本実施例では外部機器３６と画像信
号の授受を行う場合の標準の設定値等が予め決められて
いるため、外部機器３６は標準の設定値と異なる設定が
必要な部分だけ要求を行えばよいものである。よって、
複写機本体３５−外部機器３６間の通信量は削減され匂
時間で通信が完了するとともに、外部機器３６による複
写機本体３５の制御も容易となっている。

ところで、外部機器３６の概要例を第５０図に示す。第
５０図において、外部機器３６は一般的なワークステー
ション（パーソナルコンピュータ）システムであり、Ｃ
ＰＵ８０１．ＲＡＭ８０２、ＲＯＭ８０３を始め、複写
機本体３５のシステム制御ユニット３４と通信を行うた
めのシリアル１１０回路８０４、画素同期信号、ライン
同期信号、フレーム同期信号及び画像信号Ｓ−の入出力
を行うためのパラレルＩ１０回路８０５、プログラムや
画像データを保存するためのハードディスク８Ｏ６及び
そのコントローラ８０７、文字及び画像等を表示するた
めのＣＰＵ８０１及びそのコントローラ８０９、コマン
ド等を入力するためのキーボード８１０及びそのコント
ローラ８１１等で構成されている。このようなシステム
ではコマンドをキーボード８１０から入力してハードデ
ィスク８０６に記憶されているプログラムを起動するこ
とで、複写機本体３５との画像信号の入出力の制御、及
びこのシステム制御ユニット３４との交信等を開始する
。

例えば、複写機本体３５に画像データを出力して記録を
行う場合、プログラムに従ってＣＰＵ８０１はハードデ
ィスク８０６に保存されている画像データを読出し、Ｒ
ＡＭ８０２に記憶する。次に、システム制御ユニット３
４に動作制御の主導権を要求し、これが受理されると画
像信号の授受の動作モード等の設定を指示する。さらに
、これが終了すると、システム制御ユニット３４は画像
記録動作の開始を指示し、システム制御ユニット３４は
これを受けてプリンタユニット２への記録動作開始の指
令、フレーム同期信号５１６１等の制御を行う。一方、
ＣＰＵ８０１は複写機本体３５側から送られてくるフレ
ーム同期信号ｓ、ｇ、、ライン同期信号Ｓ、い画素同期
信号Ｓ１．、を監視し、ＲＡＭ８０２に記憶しである画
像データをパラレルＩ１０回路８０５より順次出力する
。このように、本実施例のワークステーションシステム
では、複写機本体３５専用のフレームメモリを持たなく
ても汎用のＲＡＭを使用することによって、画像データ
の出力が可能とされている。

また、複写機本体３５側から画像データを受信する場合
も同様で、パラレルＩ１０回路８０５で受信した画像デ
ータをＲＡＭ８０２に記憶させることにより対応できる
。

このような処理方法は、ＣＰＵ８０１等の動作速度によ
って画像信号の通信速度が制限されてしまうが、本実施
例によれば、通信速度を変更できるので、動作速度に応
じた通信速度を選択すればよく、ＣＰＵ８０１等の処理
能力に応じた画像データの授受が可能となる。

発明の効果 本発明は、上述したように構成したことにより、請求項
１記載の発明によれば、少なくとも２ライン分の画像記
憶手段と制御手段とにより外部機器から受信した画像信
号を拡大処理するので、外部機器は送信する画像信号の
速度を低減させることができ、専用のフレームメモリを
用意しなくても画像信号の出力が可能となり、外部機器
との接続が容易なものとなり、また、請求項２記載の発
明による場合も、外部機器は送信する画像信号の速度を
低減させることができ、専用のフレームメモリを用意し
なくても画像信号の出力が可能となり、外部機器との接
続が容易なものとなり、さらには、請求項３記載の発明
によれば、少なくとも２ライン分の画像記憶手段と制御
手段とにより画像信号を縮小処理して外部機器へ送信す
るので、外部機器は受信する画像信号の速度を低減させ
ることができ、専用のフレームメモリを用意しなくても
画像信号の入力が可能となり、外部機器との接続が容易
なものとなり、この際、請求項４記載の発明によれば、
縮小処理される画像信号に２次元フィルタ処理を施すの
で、ギザリのない高品質の画像信号を出力させることが
できるものである。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は外部Ｉ
／Ｆ回路のブロック図、第２図はカラーデジタル複写機
全体の構成を示す概略正面図、第３図は全体の電装制御
系を示すブロック図、第４図はスキャナユニットの電装
系構成を示すブロック図、第５図はカラーＣＯＤのフィ
ルタ配置図、第６図は画像処理部の電装系構成を示すブ
ロック図、第７図は同期イ３号発生回路のブロック図、
第８図及び第９図はその動作を示すタイミングチャート
、第１Ｏ図は主走査変倍回路のプロ・・ツク図、第１１
図はその動作を示すタイミングチャート、第１２図はＭ
間演算処理を示す説明図、第１３図は変倍処理回路のブ
ロック図、第１４図は加工処理回路のブロック図、第１
５図はメモリ制御回路のブロック図、第１６図は影領域
判定回路のブロック図、第１７図は第１フィルタ処理回
路のブロック図、第１８図及び第１９図は外部Ｉ／Ｆ回
路の動作を示すタイミングチャート、第２０図は第１γ
変換回路のブロック図、第２１図はその動作を示すタイ
ミングチャート、第２２図は色補正回路のブロック図、
第２３図は色空間を示す樽弐図、第２４図はＯＣＲ処理
回路のブロック図、第２５図は原稿サイズ検出回路のブ
ロック図、第２６図は原稿状態の一例を示す平面図、第
２７図は動作を示すタイミングチャート、第２８図は第
２フィルタ処理回路のブロック図、第２９図はフィルタ
係数に応じたフィルタ処理例を示す模式図、第３０図は
多値デイザ処理回路のブロック図、第３１図はデイザパ
ターン例を示す説明図、第３２図は感光体配置を示す簡
略正面図、第３３図は遅延処理回路のブロック図、第３
４図は遅延処理用のメモリ容量を示す模式図、第３５図
はメモリ制御回路のブロック図、第３６図及び第３７図
はその動作を示すタイミングチャート、第３８図はＲＡ
Ｍブロックのブロック図、第３９図はその動作を示すタ
イミングチャート、第４０図は領域制御回路のブロック
図、第４１図は領域制御の単位を示す説明図、第４２図
はメモリの格納内容を示すＲＡＭマツプ、第４３図はエ
リア処理レジスタの格納内容を示す説明図、第４４図は
プリンタユニットのブロック図、第４５図は走査光学系
の平面的配置を示す概略平面図、第４６図は動作を示す
タイミングチャート、第４７図はシステム制御ユニ・ソ
ト及び操作表示ユニットのブロック図、第４８図は画面
表示例を示す平面図、第４９図は各種特性図、第５０図
は外部機器のブロック図である。 ３・・・原稿載置部、４・・・原稿、３６・・・外部機
器、７４・・・フィルタ処理手段、７５・・・受信手段
＆送信手段、１０６・・・速度切換え手段、１２１，１
２２゜４５６．４５７・・・画像記憶手段、４６２・・
・制御手段、７０９・・・速度変更手段 −篤　ＬＬ図 １０ば Ｊ　ｑ巳 １」１ ．￥３．ＪＺ図 ＤＡ　　　　Ｄ３　　　　Ｄ２　　　　ＤＩ＠４シブ督
」〉ヂＬ −、％　ＪＳ図 ｉ３北図 Ｓｍ、’＋ｂ％、３ｉ Ｓ市 思 、％　、３６図 、３Ｊ３７図 ５」に ５評　　　　　　ｌＩ　　　　　　　　ｌｌ３３ｂ図 江出力 Ｊ　１４９　　図 （ａ）（Ｃ） （ｂ）（ｄ）

Claims (1)

1. 【特許請求の範囲】 １、外部機器からの画像信号を受信する受信手段を有し
   、前記外部機器からの画像信号に応じた画像記録を行う
   ようにしたデジタル複写機において、前記受信手段中に
   少なくとも２ライン分の画像信号を記憶する画像記憶手
   段と、この画像記憶手段への画像信号の書込み及び読出
   しを制御する制御手段とを設け、これらの画像記憶手段
   と前記制御手段とにより前記外部機器から受信した画像
   信号を拡大処理するようにしたことを特徴とするデジタ
   ル複写機。 ２、外部機器からの画像信号を受信する受信手段を有し
   、前記外部機器からの画像信号に応じた画像記録を行う
   ようにしたデジタル複写機において、画像記録速度を変
   更する速度変更手段と、この速度変更手段による画像記
   録速度に応じて外部機器からの画像信号の受信速度を変
   更させる速度切換え手段とを設けたことを特徴とするデ
   ジタル複写機。 ３、原稿載置部に載置された原稿から読取った画像信号
   を外部機器に送信する送信手段を有するデジタル複写機
   において、少なくとも２ライン分の画像信号を記憶する
   画像記憶手段と、この画像記憶手段への画像信号の書込
   み及び読出しを制御する制御手段とを設け、これらの画
   像記憶手段と前記制御手段とにより画像信号を縮小処理
   して前記外部機器に送信させるようにしたことを特徴と
   するデジタル複写機。 ４、原稿載置部に載置された原稿から読取った画像信号
   に２次元フィルタ処理を施すフィルタ処理手段を画像記
   憶手段の前段に設けたことを特徴とする請求項３記載の
   デジタル複写機。