JPH057214A - 空きセル検出回路 - Google Patents
空きセル検出回路Info
- Publication number
- JPH057214A JPH057214A JP3181876A JP18187691A JPH057214A JP H057214 A JPH057214 A JP H057214A JP 3181876 A JP3181876 A JP 3181876A JP 18187691 A JP18187691 A JP 18187691A JP H057214 A JPH057214 A JP H057214A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- pattern
- idle cell
- empty
- empty cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 システム内での位置付けや用途が異なる場合
やセルヘッダの新しい使用法が出てきた場合などでも柔
軟な対応を可能とする。 【構成】 マイクロプロセッサインタフェース部２は外
部の制御用プロセッサ４から設定された空きセルパター
ン103 と、この空きセルパターン103 の比較対象領域を
示す空きセルマスクパターン104 とを空きセルパターン
比較部１に出力する。空きセルパターン比較部１は受信
した入力セルデータ101 のセルヘッダの空きセルマスク
パターン104 によってマスクされていない領域の値と空
きセルパターン103 とを比較する。空きセルパターン比
較部１はその比較において一致を検出すると、空きセル
表示信号105 をセル処理部３に出力する。
やセルヘッダの新しい使用法が出てきた場合などでも柔
軟な対応を可能とする。 【構成】 マイクロプロセッサインタフェース部２は外
部の制御用プロセッサ４から設定された空きセルパター
ン103 と、この空きセルパターン103 の比較対象領域を
示す空きセルマスクパターン104 とを空きセルパターン
比較部１に出力する。空きセルパターン比較部１は受信
した入力セルデータ101 のセルヘッダの空きセルマスク
パターン104 によってマスクされていない領域の値と空
きセルパターン103 とを比較する。空きセルパターン比
較部１はその比較において一致を検出すると、空きセル
表示信号105 をセル処理部３に出力する。
Description
【０００１】
【技術分野】本発明は空きセル検出回路に関し、特にＡ
ＴＭ（asynchronous transfer mode）交換システムにお
いて空きセルとして定義されたヘッダパターンと受信セ
ルのヘッダ部分との比較によって空きセルを検出する回
路に関する。
ＴＭ（asynchronous transfer mode）交換システムにお
いて空きセルとして定義されたヘッダパターンと受信セ
ルのヘッダ部分との比較によって空きセルを検出する回
路に関する。
【０００２】
【従来技術】従来、この種の空きセル検出回路において
は、セルヘッダのある特定の固定領域［例えば、セルヘ
ッダの１バイト目から４バイト目までの領域全部やＶＣ
Ｉ（バーチャルチャネル識別）領域のみ等］についてあ
る特定のパターンを空きセルのヘッダパターンとして予
め定義しておき、このヘッダパターンと受信したセルの
ヘッダとを比較することによって空きセルを検出してい
る。
は、セルヘッダのある特定の固定領域［例えば、セルヘ
ッダの１バイト目から４バイト目までの領域全部やＶＣ
Ｉ（バーチャルチャネル識別）領域のみ等］についてあ
る特定のパターンを空きセルのヘッダパターンとして予
め定義しておき、このヘッダパターンと受信したセルの
ヘッダとを比較することによって空きセルを検出してい
る。
【０００３】このような従来の空きセル検出回路では、
空きセルを検出するための比較対象領域が固定的である
ので、システム内での位置付けや用途が異なる場合、あ
るいは標準化作業の進展に伴ってセルヘッダの新しい使
用法が出てきた場合などに柔軟な対応ができないという
欠点がある。
空きセルを検出するための比較対象領域が固定的である
ので、システム内での位置付けや用途が異なる場合、あ
るいは標準化作業の進展に伴ってセルヘッダの新しい使
用法が出てきた場合などに柔軟な対応ができないという
欠点がある。
【０００４】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、システム内での位置付け
や用途が異なる場合やセルヘッダの新しい使用法が出て
きた場合などでも柔軟に対応することができる空きセル
検出回路の提供を目的とする。
を除去すべくなされたもので、システム内での位置付け
や用途が異なる場合やセルヘッダの新しい使用法が出て
きた場合などでも柔軟に対応することができる空きセル
検出回路の提供を目的とする。
【０００５】
【発明の構成】本発明による空きセル検出回路は、各々
セル交換を行うＡＴＭ交換システムの空きセル検出回路
であって、外部から設定された空きセルパターンと前記
空きセルパターンにおける比較対象領域を限定するため
の空きセルマスクパターンとを保持する保持手段と、受
信セルのヘッダパターンにおいて前記空きセルマスクパ
ターンによって限定された領域のパターンと空きセルパ
ターンとを比較する比較手段と、前記比較手段によって
一致が検出されたときに空きセル表示信号を出力する手
段とを有することを特徴とする。
セル交換を行うＡＴＭ交換システムの空きセル検出回路
であって、外部から設定された空きセルパターンと前記
空きセルパターンにおける比較対象領域を限定するため
の空きセルマスクパターンとを保持する保持手段と、受
信セルのヘッダパターンにおいて前記空きセルマスクパ
ターンによって限定された領域のパターンと空きセルパ
ターンとを比較する比較手段と、前記比較手段によって
一致が検出されたときに空きセル表示信号を出力する手
段とを有することを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、空きセルパターン比較部１
は入力セル同期信号101 に同期した８ビットパラレルの
入力セルデータ101 を受信すると、マイクロプロセッサ
インタフェース（μＰＩＮＦ）部（以下インタフェース
部とする）２からの３２ビットの空きセルパターン103
と３２ビットの空きセルマスクパターン104 とに基づい
て空きセルを検出し、セルデータ106 およびセル同期信
号107 とともに、空きセル表示（idle／busy表示）信号
105 をセル処理部３に出力する。
ック図である。図において、空きセルパターン比較部１
は入力セル同期信号101 に同期した８ビットパラレルの
入力セルデータ101 を受信すると、マイクロプロセッサ
インタフェース（μＰＩＮＦ）部（以下インタフェース
部とする）２からの３２ビットの空きセルパターン103
と３２ビットの空きセルマスクパターン104 とに基づい
て空きセルを検出し、セルデータ106 およびセル同期信
号107 とともに、空きセル表示（idle／busy表示）信号
105 をセル処理部３に出力する。
【０００８】インタフェース部２は外部の制御用プロセ
ッサ４からＩ／Ｏアドレス108 とＩ／Ｏリード信号110
とＩ／Ｏライト信号111 とＩ／Ｏチップセレクト信号11
2 とを入力し、制御用プロセッサ４との間でＩ／Ｏデー
タ109 を入出力する。また、インタフェース部２は内部
のＩ／Ｏレジスタ（図示せず）に設定された空きセルパ
ターン103 と、この空きセルパターン103 の比較対象領
域を示す空きセルマスクパターン104 とを空きセルパタ
ーン比較部１に出力する。ここで、インタフェース部２
内部のＩ／Ｏレジスタには外部の制御用プロセッサ４か
ら空きセルパターン103 と空きセルマスクパターン104
とを設定することができる。
ッサ４からＩ／Ｏアドレス108 とＩ／Ｏリード信号110
とＩ／Ｏライト信号111 とＩ／Ｏチップセレクト信号11
2 とを入力し、制御用プロセッサ４との間でＩ／Ｏデー
タ109 を入出力する。また、インタフェース部２は内部
のＩ／Ｏレジスタ（図示せず）に設定された空きセルパ
ターン103 と、この空きセルパターン103 の比較対象領
域を示す空きセルマスクパターン104 とを空きセルパタ
ーン比較部１に出力する。ここで、インタフェース部２
内部のＩ／Ｏレジスタには外部の制御用プロセッサ４か
ら空きセルパターン103 と空きセルマスクパターン104
とを設定することができる。
【０００９】セル処理部３は空きセルパターン比較部１
からの空きセル表示信号105 にしたがって、ビジー（bu
sy）セルのみに対して受信したセルデータ106 の分解処
理（ＡＴＭアダプテーションレイヤ処理）やセルのヘッ
ダの変換処理［ＶＰＩ（バーチャルパス識別）／ＶＣＩ
（バーチャルチャネル識別）変換］、あるいはセルの速
度変換・位相変換処理などを行う。
からの空きセル表示信号105 にしたがって、ビジー（bu
sy）セルのみに対して受信したセルデータ106 の分解処
理（ＡＴＭアダプテーションレイヤ処理）やセルのヘッ
ダの変換処理［ＶＰＩ（バーチャルパス識別）／ＶＣＩ
（バーチャルチャネル識別）変換］、あるいはセルの速
度変換・位相変換処理などを行う。
【００１０】図２は図１の空きセルパターン比較部１の
構成を示すブロック図である。図において、シフト保持
回路１１は受信した８ビットパラレルの入力セルデータ
101のセルヘッダを１バイト目から４バイト目までの夫
々８ビットの信号113 〜116に展開し、次のセル周期ま
で保持する。
構成を示すブロック図である。図において、シフト保持
回路１１は受信した８ビットパラレルの入力セルデータ
101のセルヘッダを１バイト目から４バイト目までの夫
々８ビットの信号113 〜116に展開し、次のセル周期ま
で保持する。
【００１１】選択回路（ＳＥＬ）１２はインタフェース
部２からの空きセルマスクパターン104 にしたがって、
受信した入力セルデータ101 のセルヘッダの１バイト目
から４バイト目までの各ビットの値あるいはインタフェ
ース部２からの空きセルパターン103 のいずれかを選択
し、その出力信号117 を比較回路（ＣＭＰ）１３に出力
する。すなわち、選択回路１２は入力セルデータ101 の
セルヘッダのうち空きセルマスクパターン104 でマスク
される領域にその領域に対応する空きセルパターン103
の値を出力し、空きセルマスクパターン104 でマスクさ
れない領域にはその領域に対応する入力セルデータ101
のセルヘッダをそのまま出力する。
部２からの空きセルマスクパターン104 にしたがって、
受信した入力セルデータ101 のセルヘッダの１バイト目
から４バイト目までの各ビットの値あるいはインタフェ
ース部２からの空きセルパターン103 のいずれかを選択
し、その出力信号117 を比較回路（ＣＭＰ）１３に出力
する。すなわち、選択回路１２は入力セルデータ101 の
セルヘッダのうち空きセルマスクパターン104 でマスク
される領域にその領域に対応する空きセルパターン103
の値を出力し、空きセルマスクパターン104 でマスクさ
れない領域にはその領域に対応する入力セルデータ101
のセルヘッダをそのまま出力する。
【００１２】比較回路１３は選択回路１２からの出力信
号117 とインタフェース部２からの空きセルパターン10
3 とを比較し、すべてのビットが一致すれば空きセル表
示信号105 として“１”をセル処理部３に出力する。こ
れにより、比較回路１３は受信した入力セルデータ101
のセルヘッダの１バイト目から４バイト目までのうち空
きセルマスクパターン104によってマスクされていない
領域の値がすべて空きセルパターン103 と一致したとき
のみ、空きセル表示信号105 に“１”を出力する。
号117 とインタフェース部２からの空きセルパターン10
3 とを比較し、すべてのビットが一致すれば空きセル表
示信号105 として“１”をセル処理部３に出力する。こ
れにより、比較回路１３は受信した入力セルデータ101
のセルヘッダの１バイト目から４バイト目までのうち空
きセルマスクパターン104によってマスクされていない
領域の値がすべて空きセルパターン103 と一致したとき
のみ、空きセル表示信号105 に“１”を出力する。
【００１３】このように、入力セルデータ101 のセルヘ
ッダの１バイト目から４バイト目までのうち、外部の制
御用プロセッサ４からインタフェース部２内部のＩ／Ｏ
レジスタに設定された空きセルマスクパターン104 によ
ってマスクされていない領域の値と空きセルパターン10
3 とを空きセルパターン比較部１で比較し、一致が検出
されたときに空きセル表示信号105をセル処理部３に出
力するようにすることによって、任意の空きセルパター
ン103 とこの空きセルパターン103 の比較対象領域を定
義することができるので、任意のフォーマットの空きセ
ルを検出することができる。よって、同じ回路でＡＴＭ
セルの様々なアプリケーションに柔軟な対応ができる。
すなわち、システム内での位置付けや用途が異なる場合
やセルヘッダの新しい使用法が出てきた場合などでも柔
軟に対応することができる。
ッダの１バイト目から４バイト目までのうち、外部の制
御用プロセッサ４からインタフェース部２内部のＩ／Ｏ
レジスタに設定された空きセルマスクパターン104 によ
ってマスクされていない領域の値と空きセルパターン10
3 とを空きセルパターン比較部１で比較し、一致が検出
されたときに空きセル表示信号105をセル処理部３に出
力するようにすることによって、任意の空きセルパター
ン103 とこの空きセルパターン103 の比較対象領域を定
義することができるので、任意のフォーマットの空きセ
ルを検出することができる。よって、同じ回路でＡＴＭ
セルの様々なアプリケーションに柔軟な対応ができる。
すなわち、システム内での位置付けや用途が異なる場合
やセルヘッダの新しい使用法が出てきた場合などでも柔
軟に対応することができる。
【００１４】
【発明の効果】以上説明したように本発明によれば、外
部から設定された空きセルパターンとこの空きセルパタ
ーンにおける比較対象領域を限定するための空きセルマ
スクパターンとを保持しておき、受信セルのヘッダパタ
ーンにおいて空きセルマスクパターンによって限定され
た領域のパターンと空きセルパターンとを比較して一致
が検出されたときに空きセル表示信号を出力するように
することによって、システム内での位置付けや用途が異
なる場合やセルヘッダの新しい使用法が出てきた場合な
どでも柔軟に対応することができるという効果がある。
部から設定された空きセルパターンとこの空きセルパタ
ーンにおける比較対象領域を限定するための空きセルマ
スクパターンとを保持しておき、受信セルのヘッダパタ
ーンにおいて空きセルマスクパターンによって限定され
た領域のパターンと空きセルパターンとを比較して一致
が検出されたときに空きセル表示信号を出力するように
することによって、システム内での位置付けや用途が異
なる場合やセルヘッダの新しい使用法が出てきた場合な
どでも柔軟に対応することができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の空きセルパターン比較部の構成を示すブ
ロック図である。
ロック図である。
１ 空きセルパターン比較部 ２ マイクロプロセッサインタフェース部 ３ セル処理部 ４ 制御用プロセッサ １１ シフト保持回路 １２ 選択回路 １３ 比較回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 各々セル交換を行うＡＴＭ交換システム
の空きセル検出回路であって、外部から設定された空き
セルパターンと前記空きセルパターンにおける比較対象
領域を限定するための空きセルマスクパターンとを保持
する保持手段と、受信セルのヘッダパターンにおいて前
記空きセルマスクパターンによって限定された領域のパ
ターンと空きセルパターンとを比較する比較手段と、前
記比較手段によって一致が検出されたときに空きセル表
示信号を出力する手段とを有することを特徴とする空き
セル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181876A JPH057214A (ja) | 1991-06-26 | 1991-06-26 | 空きセル検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181876A JPH057214A (ja) | 1991-06-26 | 1991-06-26 | 空きセル検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH057214A true JPH057214A (ja) | 1993-01-14 |
Family
ID=16108408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181876A Pending JPH057214A (ja) | 1991-06-26 | 1991-06-26 | 空きセル検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH057214A (ja) |
-
1991
- 1991-06-26 JP JP3181876A patent/JPH057214A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933932A (en) | Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system | |
| US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
| KR100222180B1 (ko) | 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법 | |
| JPH06276214A (ja) | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム | |
| US5293381A (en) | Byte tracking system and method | |
| EP0564118B1 (en) | Serial data transfer apparatus | |
| US6816979B1 (en) | Configurable fast clock detection logic with programmable resolution | |
| RU2194367C2 (ru) | Устройство и способ сегментации и повторной сборки трафика с постоянной скоростью передачи битов в сети с асинхронным переносом информации | |
| JPH057214A (ja) | 空きセル検出回路 | |
| US5875174A (en) | Time-division multiplex communication control circuit for ATM terminal | |
| EP1193609B1 (en) | Apparatus and method for address modification in a direct memory access controller | |
| US5257385A (en) | Apparatus for providing priority arbitration in a computer system interconnect | |
| US6715058B1 (en) | Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor | |
| CA1258129A (en) | Variable wordlength computing module for dataflow processors | |
| US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
| US5802595A (en) | Serial data transfer apparatus | |
| EP1193608B1 (en) | Apparatus and method for a sorting mode in a direct memory access controller of a digital signal processor | |
| JPH09284308A (ja) | Ａｔｍセルルーティング制御方法及び制御装置 | |
| KR100190856B1 (ko) | Gpio보드의 내부클럭 분주제어방법 | |
| JP2000076180A (ja) | バス接続装置及び情報処理システム | |
| JPH01269150A (ja) | バッファリング装置 | |
| JPH1065703A (ja) | Ａｔｍ交換装置 | |
| JPS60262260A (ja) | 直接記憶アクセス・アドレス拡張方式 | |
| MXPA00006702A (en) | Atm processor for the inputs and outputs of a switch | |
| JPH04221463A (ja) | フロッピーディスクコントローラ |