JP2000076180A - バス接続装置及び情報処理システム - Google Patents
バス接続装置及び情報処理システムInfo
- Publication number
- JP2000076180A JP2000076180A JP10243152A JP24315298A JP2000076180A JP 2000076180 A JP2000076180 A JP 2000076180A JP 10243152 A JP10243152 A JP 10243152A JP 24315298 A JP24315298 A JP 24315298A JP 2000076180 A JP2000076180 A JP 2000076180A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- clock
- transfer
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 バス接続装置において、バッファを有効に活
用して、転送性能を向上させる。 【解決手段】 システムバス１００と入出力バス２００
とを接続するバス接続装置３００において、両方向のデ
ータを保持するバッファ３０１と、チャネルコマンドに
従って転送制御を行うチャネル制御回路３２０と、転送
の方向に合致するようにクロックを切り替える信号を生
成する転送方向制御回路３３０と、転送方向にあわせて
クロックを切り替えるクロック切替器３４０とを含んで
いる。
用して、転送性能を向上させる。 【解決手段】 システムバス１００と入出力バス２００
とを接続するバス接続装置３００において、両方向のデ
ータを保持するバッファ３０１と、チャネルコマンドに
従って転送制御を行うチャネル制御回路３２０と、転送
の方向に合致するようにクロックを切り替える信号を生
成する転送方向制御回路３３０と、転送方向にあわせて
クロックを切り替えるクロック切替器３４０とを含んで
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、バス接続装置に関
し、特にシステムバスと入出力バスとの間を接続するバ
ス接続装置に関する。
し、特にシステムバスと入出力バスとの間を接続するバ
ス接続装置に関する。
【０００２】
【従来の技術】従来、互いに非同期のバス間で双方向デ
ータ転送を行う場合、図９のように、システムバス側か
ら入出力バス側へライトするためのライトバッファと、
入出力バス側からのリードデータをシステムバスへ転送
するためのリードバッファとを設けていた。ここで、シ
ステムバスの動作クロックをクロックＡ、入出力バスの
動作クロックをクロックＢ、とすると、ライトバッファ
はクロックＡで動作する必要があり、リードバッファは
クロックＢで動作する必要がある。
ータ転送を行う場合、図９のように、システムバス側か
ら入出力バス側へライトするためのライトバッファと、
入出力バス側からのリードデータをシステムバスへ転送
するためのリードバッファとを設けていた。ここで、シ
ステムバスの動作クロックをクロックＡ、入出力バスの
動作クロックをクロックＢ、とすると、ライトバッファ
はクロックＡで動作する必要があり、リードバッファは
クロックＢで動作する必要がある。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
ライトバッファとリードバッファの両者を設け、互いに
異なるクロックで動作させていた。しかしながら、バス
間の転送は一旦開始すると連続的に行われることが多
く、かかる場合には他方のバッファは未使用の状態が継
続することになる。従って、両方向のバッファを固定的
に用意することはハードウェア資源を浪費し、また無駄
な消費電力を要することになる。その結果、バッファの
容量、あるいはチップ上の他の回路部分に影響を及ぼ
し、ひいてはバス接続装置の転送性能を低下させる要因
となる。
ライトバッファとリードバッファの両者を設け、互いに
異なるクロックで動作させていた。しかしながら、バス
間の転送は一旦開始すると連続的に行われることが多
く、かかる場合には他方のバッファは未使用の状態が継
続することになる。従って、両方向のバッファを固定的
に用意することはハードウェア資源を浪費し、また無駄
な消費電力を要することになる。その結果、バッファの
容量、あるいはチップ上の他の回路部分に影響を及ぼ
し、ひいてはバス接続装置の転送性能を低下させる要因
となる。
【０００４】本発明の目的は、バス接続装置においてバ
ッファを有効に活用して、転送性能を向上させることに
ある。
ッファを有効に活用して、転送性能を向上させることに
ある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明のバス接続装置は、第１のバスと第２のバスと
を接続するバス接続装置であって、前記第１のバスから
前記第２のバスへの転送及び前記第２のバスから前記第
１のバスへの転送の両者についてのデータを保持するバ
ッファを含む。
に本発明のバス接続装置は、第１のバスと第２のバスと
を接続するバス接続装置であって、前記第１のバスから
前記第２のバスへの転送及び前記第２のバスから前記第
１のバスへの転送の両者についてのデータを保持するバ
ッファを含む。
【０００６】また、本発明の他のバス接続装置は、第１
のバスと第２のバスとを接続するバス接続装置であっ
て、前記第１のバスと前記第２のバスとの間の転送が前
記第１のバスから前記第２のバスへの転送であれば前記
第１のバスのクロックを生成し、前記第１のバスと前記
第２のバスとの間の転送が前記第２のバスから前記第１
のバスへの転送であれば前記第２のバスのクロックを生
成する手段と、この生成手段によるクロックに従って、
前記第１のバスから前記第２のバスへの転送及び前記第
２のバスから前記第１のバスへの転送の両者についての
データを保持するバッファを含む。
のバスと第２のバスとを接続するバス接続装置であっ
て、前記第１のバスと前記第２のバスとの間の転送が前
記第１のバスから前記第２のバスへの転送であれば前記
第１のバスのクロックを生成し、前記第１のバスと前記
第２のバスとの間の転送が前記第２のバスから前記第１
のバスへの転送であれば前記第２のバスのクロックを生
成する手段と、この生成手段によるクロックに従って、
前記第１のバスから前記第２のバスへの転送及び前記第
２のバスから前記第１のバスへの転送の両者についての
データを保持するバッファを含む。
【０００７】また、本発明の他のバス接続装置は、第１
のバスと第２のバスとを接続するバス接続装置であっ
て、前記第１のバスからのチャネルコマンドをデコード
して転送方向を検出する転送方向制御回路と、この転送
方向制御回路により検出された転送方向が前記第１のバ
スから前記第２のバスへの転送であれば前記第１のバス
のクロックを生成し、転送方向が前記第２のバスから前
記第１のバスへの転送であれば前記第２のバスのクロッ
クを生成するクロック切替器と、このクロック切替器に
よるクロックに従って、転送方向が前記第１のバスから
前記第２のバスへの転送であれば前記第１のバスからの
データを保持し、転送方向が前記第２のバスから前記第
１のバスへの転送であれば前記第２のバスからのデータ
を保持するバッファとを含む。
のバスと第２のバスとを接続するバス接続装置であっ
て、前記第１のバスからのチャネルコマンドをデコード
して転送方向を検出する転送方向制御回路と、この転送
方向制御回路により検出された転送方向が前記第１のバ
スから前記第２のバスへの転送であれば前記第１のバス
のクロックを生成し、転送方向が前記第２のバスから前
記第１のバスへの転送であれば前記第２のバスのクロッ
クを生成するクロック切替器と、このクロック切替器に
よるクロックに従って、転送方向が前記第１のバスから
前記第２のバスへの転送であれば前記第１のバスからの
データを保持し、転送方向が前記第２のバスから前記第
１のバスへの転送であれば前記第２のバスからのデータ
を保持するバッファとを含む。
【０００８】また、本発明の他のバス接続装置におい
て、前記バッファは書込み時にはクロックに同期し、読
み出し時には非同期に動作する。
て、前記バッファは書込み時にはクロックに同期し、読
み出し時には非同期に動作する。
【０００９】また、本発明の他のバス接続装置は、前記
第１のバスからのチャネルコマンドに従って、前記第１
及び第２のバス間の転送を制御するチャネル制御回路３
２０をさらに含む。
第１のバスからのチャネルコマンドに従って、前記第１
及び第２のバス間の転送を制御するチャネル制御回路３
２０をさらに含む。
【００１０】また、本発明の他のバス接続装置はにおい
て、前記転送方向制御回路は、前記検出した転送方向が
前記第１のバスから前記第２のバスへの転送であれば前
記第１のバスのクロックに切り替える信号を生成し、転
送方向が前記第２のバスから前記第１のバスへの転送で
あれば前記第２のバスのクロックに切り替える信号を生
成する。
て、前記転送方向制御回路は、前記検出した転送方向が
前記第１のバスから前記第２のバスへの転送であれば前
記第１のバスのクロックに切り替える信号を生成し、転
送方向が前記第２のバスから前記第１のバスへの転送で
あれば前記第２のバスのクロックに切り替える信号を生
成する。
【００１１】また、本発明のバス接続装置は、システム
バスと入出力バスとを接続するバス接続装置であって、
前記システムバスからのチャネルコマンドをデコードし
て転送方向を検出する転送方向制御回路と、この転送方
向制御回路により検出された転送方向が前記システムバ
スから前記入出力バスへの転送であれば前記システムバ
スのクロックを生成し、転送方向が前記入出力バスから
前記システムバスへの転送であれば前記入出力バスのク
ロックを生成するクロック切替器と、このクロック切替
器によるクロックに従って、転送方向が前記システムバ
スから前記入出力バスへの転送であれば前記システムバ
スからのデータを保持し、転送方向が前記入出力バスか
ら前記システムバスへの転送であれば前記入出力バスか
らのデータを保持するバッファとを含む。
バスと入出力バスとを接続するバス接続装置であって、
前記システムバスからのチャネルコマンドをデコードし
て転送方向を検出する転送方向制御回路と、この転送方
向制御回路により検出された転送方向が前記システムバ
スから前記入出力バスへの転送であれば前記システムバ
スのクロックを生成し、転送方向が前記入出力バスから
前記システムバスへの転送であれば前記入出力バスのク
ロックを生成するクロック切替器と、このクロック切替
器によるクロックに従って、転送方向が前記システムバ
スから前記入出力バスへの転送であれば前記システムバ
スからのデータを保持し、転送方向が前記入出力バスか
ら前記システムバスへの転送であれば前記入出力バスか
らのデータを保持するバッファとを含む。
【００１２】また、本発明のバス接続装置は、前記クロ
ック切替器はクロックを切替中であることを示す信号を
生成し、前記チャネル制御回路は前記クロック切替器か
らの信号がクロック切替中を示していない場合にのみ前
記入出力バスに接続する入出力装置に対して新たに転送
開始指示を行う。
ック切替器はクロックを切替中であることを示す信号を
生成し、前記チャネル制御回路は前記クロック切替器か
らの信号がクロック切替中を示していない場合にのみ前
記入出力バスに接続する入出力装置に対して新たに転送
開始指示を行う。
【００１３】また、本発明の情報処理システムは、少な
くとも一つのプロセッサを接続するシステムバスと、少
なくとも一つの入出力装置を接続する入出力バスと、前
記システムと前記入出力バスとを接続するバス接続装置
とを含む情報処理システムにおいて、前記バス接続装置
は、前記システムバスからのチャネルコマンドをデコー
ドして転送方向を検出する転送方向制御回路と、この転
送方向制御回路により検出された転送方向が前記システ
ムバスから前記入出力バスへの転送であれば前記システ
ムバスのクロックを生成し、転送方向が前記入出力バス
から前記システムバスへの転送であれば前記入出力バス
のクロックを生成するクロック切替器と、このクロック
切替器によるクロックに従って、転送方向が前記システ
ムバスから前記入出力バスへの転送であれば前記システ
ムバスからのデータを保持し、転送方向が前記入出力バ
スから前記システムバスへの転送であれば前記入出力バ
スからのデータを保持するバッファとを含む。
くとも一つのプロセッサを接続するシステムバスと、少
なくとも一つの入出力装置を接続する入出力バスと、前
記システムと前記入出力バスとを接続するバス接続装置
とを含む情報処理システムにおいて、前記バス接続装置
は、前記システムバスからのチャネルコマンドをデコー
ドして転送方向を検出する転送方向制御回路と、この転
送方向制御回路により検出された転送方向が前記システ
ムバスから前記入出力バスへの転送であれば前記システ
ムバスのクロックを生成し、転送方向が前記入出力バス
から前記システムバスへの転送であれば前記入出力バス
のクロックを生成するクロック切替器と、このクロック
切替器によるクロックに従って、転送方向が前記システ
ムバスから前記入出力バスへの転送であれば前記システ
ムバスからのデータを保持し、転送方向が前記入出力バ
スから前記システムバスへの転送であれば前記入出力バ
スからのデータを保持するバッファとを含む。
【００１４】また、本発明の他の情報処理システムにお
いて、前記クロック切替器はクロックを切替中であるこ
とを示す信号を生成し、前記チャネル制御回路は前記ク
ロック切替器からの信号がクロック切替中を示していな
い場合にのみ前記入出力バスに接続する入出力装置に対
して新たに転送開始指示を行う。
いて、前記クロック切替器はクロックを切替中であるこ
とを示す信号を生成し、前記チャネル制御回路は前記ク
ロック切替器からの信号がクロック切替中を示していな
い場合にのみ前記入出力バスに接続する入出力装置に対
して新たに転送開始指示を行う。
【００１５】
【発明の実施の形態】次に本発明のバス接続装置の実施
の形態について図面を参照して詳細に説明する。
の形態について図面を参照して詳細に説明する。
【００１６】図１を参照すると、本発明の実施の形態
は、システムバス１００と入出力バス２００とをバス接
続装置３００により接続することにより構成される。シ
ステムバス１００にはプロセッサ４００及びメモリ５０
０が接続されており、このシステムバス１００はクロッ
クＡで動作するものとする。また、入出力バス２００に
は入出力装置６００が接続されており、この入出力バス
２００はクロックＢで動作するものとする。
は、システムバス１００と入出力バス２００とをバス接
続装置３００により接続することにより構成される。シ
ステムバス１００にはプロセッサ４００及びメモリ５０
０が接続されており、このシステムバス１００はクロッ
クＡで動作するものとする。また、入出力バス２００に
は入出力装置６００が接続されており、この入出力バス
２００はクロックＢで動作するものとする。
【００１７】バス接続装置３００は、システムバス１０
０側からのライトデータまたは入出力バス２００側から
のリードデータを保持するバッファ３０１を有してい
る。バッファ３０１の入力側には、選択器３１１が接続
されており、システムバス１００側からのライトデータ
及び入出力バス２００側からのリードデータの何れか一
方を選択する。また、バッファ３０１の出力側には、選
択器３１４が接続されており、バッファ３０１の出力及
び後述するチャネル制御回路３２０からのチャネルコマ
ンドの何れか一方が入出力バス２００側に供給される。
０側からのライトデータまたは入出力バス２００側から
のリードデータを保持するバッファ３０１を有してい
る。バッファ３０１の入力側には、選択器３１１が接続
されており、システムバス１００側からのライトデータ
及び入出力バス２００側からのリードデータの何れか一
方を選択する。また、バッファ３０１の出力側には、選
択器３１４が接続されており、バッファ３０１の出力及
び後述するチャネル制御回路３２０からのチャネルコマ
ンドの何れか一方が入出力バス２００側に供給される。
【００１８】バス接続装置３００は、チャネル制御回路
３２０と、転送方向制御回路３３０と、クロック切替器
３４０とをさらに含んでいる。チャネル制御回路３２０
は、メモリ５００からチャネルコマンドを読み出し、入
出力装置６００に対して送出すると同時に、転送方向制
御回路３３０にもその内容を伝える。転送方向制御回路
３３０は、チャネルコマンドをデコードして、そのデー
タ転送がシステムバス１００側から入出力バス２００側
へのライト方向であるのか、入出力バス２００側からシ
ステムバス１００側へのリード方向であるのかを判断し
て、クロック切替信号をクロック切替器３４０に出力す
る。クロック切替器３４０は、転送方向制御回路３３０
からの指示に従い、バッファ３０１に与えるクロックを
切り替える。
３２０と、転送方向制御回路３３０と、クロック切替器
３４０とをさらに含んでいる。チャネル制御回路３２０
は、メモリ５００からチャネルコマンドを読み出し、入
出力装置６００に対して送出すると同時に、転送方向制
御回路３３０にもその内容を伝える。転送方向制御回路
３３０は、チャネルコマンドをデコードして、そのデー
タ転送がシステムバス１００側から入出力バス２００側
へのライト方向であるのか、入出力バス２００側からシ
ステムバス１００側へのリード方向であるのかを判断し
て、クロック切替信号をクロック切替器３４０に出力す
る。クロック切替器３４０は、転送方向制御回路３３０
からの指示に従い、バッファ３０１に与えるクロックを
切り替える。
【００１９】バッファ３０１の入力部には選択器３１１
が、出力部には選択器３１４がそれぞれ接続されてい
る。選択器３１１は、システムバス１００及び入出力バ
ス２００の何れか一方からのデータを選択してバッファ
３０１の入力部へ与える。選択器３１４は、バッファ３
０１からの転送データ及びチャネル制御回路３２０から
の入出力装置６００へのチャネルコマンドの何れか一方
を選択して入出力バス２００へ与える。
が、出力部には選択器３１４がそれぞれ接続されてい
る。選択器３１１は、システムバス１００及び入出力バ
ス２００の何れか一方からのデータを選択してバッファ
３０１の入力部へ与える。選択器３１４は、バッファ３
０１からの転送データ及びチャネル制御回路３２０から
の入出力装置６００へのチャネルコマンドの何れか一方
を選択して入出力バス２００へ与える。
【００２０】図２を参照すると、バッファ３０１は、書
き込みデータ３１２を保持する書き込みデータレジスタ
と、書き込みアドレスを保持する書き込みアドレスレジ
スタとを含んでいる。これら書き込みデータレジスタ及
び書き込みアドレスレジスタには、クロック切替器３４
０からの書き込みクロック３４１が入力されている。従
って、バッファ３０１のメモリセルへの書き込みは、こ
の書き込みクロック３４１のクロックに同期するように
制御されることになる。一方、読み出しについては非同
期に動作し、読み出しアドレスが与えられるとメモリセ
ルから読み出しデータ３１３が出力される。
き込みデータ３１２を保持する書き込みデータレジスタ
と、書き込みアドレスを保持する書き込みアドレスレジ
スタとを含んでいる。これら書き込みデータレジスタ及
び書き込みアドレスレジスタには、クロック切替器３４
０からの書き込みクロック３４１が入力されている。従
って、バッファ３０１のメモリセルへの書き込みは、こ
の書き込みクロック３４１のクロックに同期するように
制御されることになる。一方、読み出しについては非同
期に動作し、読み出しアドレスが与えられるとメモリセ
ルから読み出しデータ３１３が出力される。
【００２１】図３を参照すると、チャネル制御回路３２
０は、チャネルコマンドレジスタ３２１と、メモリ側転
送制御回路３２２と、Ｉ／Ｏ側転送制御回路３２３とを
含んでいる。チャネルコマンドレジスタ３２１は、シス
テムバス１００からのチャネルコマンド３１５を保持す
る。チャネルコマンドは、対象アドレス、転送バイト数
カウント、及び、コマンドを含む。メモリ側転送制御回
路３２２は、チャネルコマンドを受け取ると、それに含
まれているアドレスを用いてバッファ３０１とメモリ５
００との間の転送を行う。ライト方向の場合は、バッフ
ァ３０１に空きがある限り次々とメモリ５００から読出
しを行い、そのデータをバッファ３０１に格納する。ま
た、その転送の都度、転送したバイト数を、チャネルコ
マンドにより与えられた「カウント」の値から減算する
とともに、チャネルコマンドにより与えられた「アドレ
ス」の値に加算する。同時に、バッファ３０１へのライ
トアドレスも加算する。リード方向の場合は、バッファ
３０１にデータがある限りそれを読出して次々にメモリ
５００へ書き込みを行う。またその都度、ライトの場合
と同様に、転送したバイト数を、「カウント」から減算
するとともに、「アドレス」に加算する。同時に、バッ
ファ３０１へのリードアドレスも加算する。「カウン
ト」がゼロになると、次のチャネルコマンドを受け取っ
て実行する。この際、メモリ側転送制御回路３２２は、
選択器３１１を制御する。
０は、チャネルコマンドレジスタ３２１と、メモリ側転
送制御回路３２２と、Ｉ／Ｏ側転送制御回路３２３とを
含んでいる。チャネルコマンドレジスタ３２１は、シス
テムバス１００からのチャネルコマンド３１５を保持す
る。チャネルコマンドは、対象アドレス、転送バイト数
カウント、及び、コマンドを含む。メモリ側転送制御回
路３２２は、チャネルコマンドを受け取ると、それに含
まれているアドレスを用いてバッファ３０１とメモリ５
００との間の転送を行う。ライト方向の場合は、バッフ
ァ３０１に空きがある限り次々とメモリ５００から読出
しを行い、そのデータをバッファ３０１に格納する。ま
た、その転送の都度、転送したバイト数を、チャネルコ
マンドにより与えられた「カウント」の値から減算する
とともに、チャネルコマンドにより与えられた「アドレ
ス」の値に加算する。同時に、バッファ３０１へのライ
トアドレスも加算する。リード方向の場合は、バッファ
３０１にデータがある限りそれを読出して次々にメモリ
５００へ書き込みを行う。またその都度、ライトの場合
と同様に、転送したバイト数を、「カウント」から減算
するとともに、「アドレス」に加算する。同時に、バッ
ファ３０１へのリードアドレスも加算する。「カウン
ト」がゼロになると、次のチャネルコマンドを受け取っ
て実行する。この際、メモリ側転送制御回路３２２は、
選択器３１１を制御する。
【００２２】Ｉ／Ｏ側転送制御回路３２３は、チャネル
コマンドを受け取ると、それに含まれる「コマンド」を
入出力装置（Ｉ／Ｏ）６００へ送出する。これに応答し
て、入出力装置６００は、その「コマンド」をデコード
して、指示されたデータ転送を開始する。具体的には、
入手力装置６００から送られてくるストローブ信号にあ
わせて、１バイトづつバッファ３０１から入出力装置６
００へ（ライト方向時）または入出力装置６００からバ
ッファ３０１へ（リード方向時）転送する。メモリ側転
送制御回路３２２の場合と同様に、転送の都度「カウン
ト」をデクリメントする。バッファ３０１のワード幅は
メモリバス幅と同様であり、１バイトよりは大きい。そ
のため、Ｉ／Ｏ側転送制御回路３２３は、バッファ３０
１の１ワードのうちのどの位置に対してデータ転送を行
うかを知るために、チャネルコマンドに含まれる「アド
レス」の下位数ビット（バッファメモリが４バイト幅な
らば２ビット）を管理している。従って、この「アドレ
ス」もデータ転送の都度インクリメントされる。さら
に、この「アドレス」が オール”１”からオール”
０”になるとき、すなわちバッファ３０１の１ワードの
最後のバイトに対する転送を行ったときに、バッファ３
０１からのリードアドレス（ライト方向時）またはバッ
ファ３０１へのライトアドレス（リード方向時）をイン
クリメントする。カウントが”ゼロ”になると、次のチ
ャネルコマンドを受け取って実行する。この際、Ｉ／Ｏ
側転送制御回路３２３は、選択器３１４を制御する。
コマンドを受け取ると、それに含まれる「コマンド」を
入出力装置（Ｉ／Ｏ）６００へ送出する。これに応答し
て、入出力装置６００は、その「コマンド」をデコード
して、指示されたデータ転送を開始する。具体的には、
入手力装置６００から送られてくるストローブ信号にあ
わせて、１バイトづつバッファ３０１から入出力装置６
００へ（ライト方向時）または入出力装置６００からバ
ッファ３０１へ（リード方向時）転送する。メモリ側転
送制御回路３２２の場合と同様に、転送の都度「カウン
ト」をデクリメントする。バッファ３０１のワード幅は
メモリバス幅と同様であり、１バイトよりは大きい。そ
のため、Ｉ／Ｏ側転送制御回路３２３は、バッファ３０
１の１ワードのうちのどの位置に対してデータ転送を行
うかを知るために、チャネルコマンドに含まれる「アド
レス」の下位数ビット（バッファメモリが４バイト幅な
らば２ビット）を管理している。従って、この「アドレ
ス」もデータ転送の都度インクリメントされる。さら
に、この「アドレス」が オール”１”からオール”
０”になるとき、すなわちバッファ３０１の１ワードの
最後のバイトに対する転送を行ったときに、バッファ３
０１からのリードアドレス（ライト方向時）またはバッ
ファ３０１へのライトアドレス（リード方向時）をイン
クリメントする。カウントが”ゼロ”になると、次のチ
ャネルコマンドを受け取って実行する。この際、Ｉ／Ｏ
側転送制御回路３２３は、選択器３１４を制御する。
【００２３】図４を参照すると、転送方向制御回路３３
０は、メモリ側デコーダ３３２と、Ｉ／Ｏ側デコーダ３
３３と、メモリ側方向検出器３３４と、Ｉ／Ｏ側方向検
出器３３５とを含む。メモリ側デコーダ３３２及びＩ／
Ｏ側デコーダ３３３は、チャネルコマンドの「コマン
ド」をデコードして、転送の方向がライト方向なのかリ
ード方向なのかを調べる。この結果は、それぞれメモリ
側方向検出器３３４及びＩ／Ｏ側方向検出器３３５に伝
えられる。ライト方向からリード方向への切り替わりを
検出すると、メモリ側方向検出器３３４は、クロックＡ
に同期した１クロック分のパルスを、クロックＡからク
ロックＢへの切替信号３３８として出力する。リード方
向からライト方向への切り替わりを検出すると、Ｉ／Ｏ
側方向検出器３３５は、クロックＢに同期した１クロッ
ク分のパルスを、クロックＢからクロックＡへの切替信
号３３９として出力する。
０は、メモリ側デコーダ３３２と、Ｉ／Ｏ側デコーダ３
３３と、メモリ側方向検出器３３４と、Ｉ／Ｏ側方向検
出器３３５とを含む。メモリ側デコーダ３３２及びＩ／
Ｏ側デコーダ３３３は、チャネルコマンドの「コマン
ド」をデコードして、転送の方向がライト方向なのかリ
ード方向なのかを調べる。この結果は、それぞれメモリ
側方向検出器３３４及びＩ／Ｏ側方向検出器３３５に伝
えられる。ライト方向からリード方向への切り替わりを
検出すると、メモリ側方向検出器３３４は、クロックＡ
に同期した１クロック分のパルスを、クロックＡからク
ロックＢへの切替信号３３８として出力する。リード方
向からライト方向への切り替わりを検出すると、Ｉ／Ｏ
側方向検出器３３５は、クロックＢに同期した１クロッ
ク分のパルスを、クロックＢからクロックＡへの切替信
号３３９として出力する。
【００２４】図５を参照すると、クロック切替器３４０
は、８つのＤ型フリップフロップと４つのＪＫ型フリッ
プフロップとを含んでいる。図中、Ｘにより表される２
つのＤフリップフロップは、クロックＡによる入力信号
を受け取り、クロックＢで動作するため、クロックＡの
信号をクロックＢに変換する役割を有する。逆に、Ｙに
より表される２つのＤ型フリップフロップは、クロック
Ｂによる入力信号を受け取り、クロックＡで動作するた
め、クロックＢの信号をクロックＡに変換する役割を有
する。同様に、Ｘにより表される２つのＤ型フリップフ
ロップの次に右側に接続される２つのＤ型フリップフロ
ップは、クロックＢをクロックＡに変換する。また、Ｙ
により表される２つのＤ型フリップフロップの次に右側
に接続される２つのＤ型フリップフロップは、クロック
ＡをクロックＢに変換する。
は、８つのＤ型フリップフロップと４つのＪＫ型フリッ
プフロップとを含んでいる。図中、Ｘにより表される２
つのＤフリップフロップは、クロックＡによる入力信号
を受け取り、クロックＢで動作するため、クロックＡの
信号をクロックＢに変換する役割を有する。逆に、Ｙに
より表される２つのＤ型フリップフロップは、クロック
Ｂによる入力信号を受け取り、クロックＡで動作するた
め、クロックＢの信号をクロックＡに変換する役割を有
する。同様に、Ｘにより表される２つのＤ型フリップフ
ロップの次に右側に接続される２つのＤ型フリップフロ
ップは、クロックＢをクロックＡに変換する。また、Ｙ
により表される２つのＤ型フリップフロップの次に右側
に接続される２つのＤ型フリップフロップは、クロック
ＡをクロックＢに変換する。
【００２５】図５において、左最上のＪＫ型フリップフ
ロップは、クロックＡからクロックＢへの同期化を確実
に行うために、クロック切替信号（Ａ→Ｂ）３３８を保
持する。同期化後は、Ｘの右に接続される２つのＤ型フ
リップフロップによって、ＪＫ型フリップフロップはリ
セットされる。同様に、左最下のＪＫ型フリップフロッ
プは、クロックＢからクロックＡへの同期化を確実に行
うために、クロック切替信号（Ｂ→Ａ）３３９を保持す
る。同期化後は、Ｙの右に接続される２つのＤ型フリッ
プフロップによって、ＪＫ型フリップフロップはリセッ
トされる。
ロップは、クロックＡからクロックＢへの同期化を確実
に行うために、クロック切替信号（Ａ→Ｂ）３３８を保
持する。同期化後は、Ｘの右に接続される２つのＤ型フ
リップフロップによって、ＪＫ型フリップフロップはリ
セットされる。同様に、左最下のＪＫ型フリップフロッ
プは、クロックＢからクロックＡへの同期化を確実に行
うために、クロック切替信号（Ｂ→Ａ）３３９を保持す
る。同期化後は、Ｙの右に接続される２つのＤ型フリッ
プフロップによって、ＪＫ型フリップフロップはリセッ
トされる。
【００２６】また、図５において、上から２番目のＪＫ
フリップフロップはクロックＡからクロックＢへの同期
化中を示す信号を生成する役割を有し、ローレベルの場
合に同期化中であることを示す。また、上から３番目の
ＪＫフリップフロップはクロックＢからクロックＡへの
同期化中を示す信号を生成する役割を有し、ローレベル
の場合に同期化中であることを示す。これにより、それ
ぞれの同期化中信号をクロックと論理積をとった上で論
理和をとることにより、切替え過程におけるハザードの
発生を抑制する。
フリップフロップはクロックＡからクロックＢへの同期
化中を示す信号を生成する役割を有し、ローレベルの場
合に同期化中であることを示す。また、上から３番目の
ＪＫフリップフロップはクロックＢからクロックＡへの
同期化中を示す信号を生成する役割を有し、ローレベル
の場合に同期化中であることを示す。これにより、それ
ぞれの同期化中信号をクロックと論理積をとった上で論
理和をとることにより、切替え過程におけるハザードの
発生を抑制する。
【００２７】次に、本発明の実施の形態における動作と
して、クロックＡからクロックＢへの切替動作について
説明する。
して、クロックＡからクロックＢへの切替動作について
説明する。
【００２８】図６を参照すると、システムバス１００側
から入出力バス２００側へのライト転送中は、クロック
Ａに同期してバッファ３０１への書き込みが行われる。
そして、新たなチャネルコマンドが発行されて、入出力
バス２００側からシステムバス１００側へのリード転送
が要求されると、方向検出器３３４によってクロック切
替信号（Ａ→Ｂ）３３８が出力され、クロック切替器３
４０によってクロックが同期化され、クロック３４１が
クロックＡからクロックＢに切り替えられる。
から入出力バス２００側へのライト転送中は、クロック
Ａに同期してバッファ３０１への書き込みが行われる。
そして、新たなチャネルコマンドが発行されて、入出力
バス２００側からシステムバス１００側へのリード転送
が要求されると、方向検出器３３４によってクロック切
替信号（Ａ→Ｂ）３３８が出力され、クロック切替器３
４０によってクロックが同期化され、クロック３４１が
クロックＡからクロックＢに切り替えられる。
【００２９】このクロック同期化のためには、クロック
ＡからクロックＢへの同期化時にクロックＢの１乃至２
クロック、クロックＢからクロックＡへの同期化時にク
ロックＡの１乃至２クロックをそれぞれ必要とする。こ
こで、クロック同期のための期間が不定期間となるの
は、同期化を行う２段のフリップフロップの１段目のク
ロックと、その直前のフリップフロップのクロックとが
互いに非同期だからである。すなわち、その間隔は、最
小でゼロ、最大で同期化後クロックの１クロック分であ
り、これに２段目のフリップフロップまでの１クロック
分とを合わせて１乃至２クロックとなる。
ＡからクロックＢへの同期化時にクロックＢの１乃至２
クロック、クロックＢからクロックＡへの同期化時にク
ロックＡの１乃至２クロックをそれぞれ必要とする。こ
こで、クロック同期のための期間が不定期間となるの
は、同期化を行う２段のフリップフロップの１段目のク
ロックと、その直前のフリップフロップのクロックとが
互いに非同期だからである。すなわち、その間隔は、最
小でゼロ、最大で同期化後クロックの１クロック分であ
り、これに２段目のフリップフロップまでの１クロック
分とを合わせて１乃至２クロックとなる。
【００３０】このように、本発明のバス接続装置の実施
の形態においては、転送制御回路３３０においてバス間
の転送方向を検出して、クロック切替器３４０によりク
ロックを切り替えることにより、バッファ３０１を双方
向に利用することができ、ハードウェア資源の有効利
用、ひいては装置全体の性能向上に寄与することがこと
ができる。
の形態においては、転送制御回路３３０においてバス間
の転送方向を検出して、クロック切替器３４０によりク
ロックを切り替えることにより、バッファ３０１を双方
向に利用することができ、ハードウェア資源の有効利
用、ひいては装置全体の性能向上に寄与することがこと
ができる。
【００３１】次に、本発明の他の実施の形態について図
面を参照して説明する。
面を参照して説明する。
【００３２】図７を参照すると、他の実施の形態では、
クロック切り替え器３４０からチャネル制御回路３２０
にクロック切替中信号３４３が出力されている点以外
は、図１の実施の形態と同様の構成となっている。
クロック切り替え器３４０からチャネル制御回路３２０
にクロック切替中信号３４３が出力されている点以外
は、図１の実施の形態と同様の構成となっている。
【００３３】図８を参照すると、クロック切替器３４０
は、図５の実施の形態と比べて、２段からなるＤ型フリ
ップフロップの出力としてクロック切替中信号３４３が
出力されている点で異なる。これらＤ型フリップフロッ
プを介しているのは、入出力バス２００への指示にはク
ロックＢに同期していることが必要だからである。上か
ら２番目及び３番目のＪＫ型フリップフロップの出力
は、既述のように負論理による同期化中状態を示してお
り、これらが共に同期化中を示している場合には、クロ
ック切替中であることを信号線３４３により出力する。
は、図５の実施の形態と比べて、２段からなるＤ型フリ
ップフロップの出力としてクロック切替中信号３４３が
出力されている点で異なる。これらＤ型フリップフロッ
プを介しているのは、入出力バス２００への指示にはク
ロックＢに同期していることが必要だからである。上か
ら２番目及び３番目のＪＫ型フリップフロップの出力
は、既述のように負論理による同期化中状態を示してお
り、これらが共に同期化中を示している場合には、クロ
ック切替中であることを信号線３４３により出力する。
【００３４】このクロック切替中信号３４３をチャネル
制御回路３２０が認識することにより、クロック切替中
には入出力バス２００側への転送開始指示を行わないよ
うに制御することができ、クロック切替中にデータを受
け取り損ねるおそれが生じないことを保証することがで
きる。
制御回路３２０が認識することにより、クロック切替中
には入出力バス２００側への転送開始指示を行わないよ
うに制御することができ、クロック切替中にデータを受
け取り損ねるおそれが生じないことを保証することがで
きる。
【００３５】
【発明の効果】以上の説明で明らかなように、本発明に
よると、バス間の転送方向を検出して、クロックを切り
替えることにより、バス接続装置内のバッファを双方向
に利用することができ、ハードウェア資源の有効利用、
ひいては装置全体の性能向上に寄与することがことがで
きる。
よると、バス間の転送方向を検出して、クロックを切り
替えることにより、バス接続装置内のバッファを双方向
に利用することができ、ハードウェア資源の有効利用、
ひいては装置全体の性能向上に寄与することがことがで
きる。
【図１】本発明のバス接続装置の実施の形態の構成を示
すブロック図である。
すブロック図である。
【図２】本発明のバス接続装置におけるバッファの構成
を示す図である。
を示す図である。
【図３】本発明のバス接続装置におけるチャネル制御回
路の構成を示す図である。
路の構成を示す図である。
【図４】本発明のバス接続装置における転送方向制御回
路の構成を示す図である。
路の構成を示す図である。
【図５】本発明のバス接続装置におけるクロック切替器
の構成を示す図である。
の構成を示す図である。
【図６】本発明のバス接続装置におけるクロック切り替
え動作を示す図である。
え動作を示す図である。
【図７】本発明のバス接続装置の他の実施の形態の構成
を示すブロック図である。
を示すブロック図である。
【図８】本発明のバス接続装置におけるクロック切替器
の他の構成を示す図である。
の他の構成を示す図である。
【図９】従来のバス接続装置の構成を示す図である。
１００ システムバス ２００ 入出力バス ３００ バス接続装置 ３０１ バッファ ３２０ チャネル制御回路 ３３０ 転送方向制御回路 ３４０ クロック切替器 ４００ プロセッサ ５００ メモリ ６００ 入出力装置
Claims (10)
- 【請求項１】 第１のバスと第２のバスとを接続するバ
ス接続装置において、 前記第１のバスから前記第２のバスへの転送及び前記第
２のバスから前記第１のバスへの転送の両者についての
データを保持するバッファを含むことを特徴とするバス
接続装置。 - 【請求項２】 第１のバスと第２のバスとを接続するバ
ス接続装置において、 前記第１のバスと前記第２のバスとの間の転送が前記第
１のバスから前記第２のバスへの転送であれば前記第１
のバスのクロックを生成し、前記第１のバスと前記第２
のバスとの間の転送が前記第２のバスから前記第１のバ
スへの転送であれば前記第２のバスのクロックを生成す
る手段と、 この生成手段によるクロックに従って、前記第１のバス
から前記第２のバスへの転送及び前記第２のバスから前
記第１のバスへの転送の両者についてのデータを保持す
るバッファを含むことを特徴とするバス接続装置。 - 【請求項３】 第１のバスと第２のバスとを接続するバ
ス接続装置において、 前記第１のバスからのチャネルコマンドをデコードして
転送方向を検出する転送方向制御回路と、 この転送方向制御回路により検出された転送方向が前記
第１のバスから前記第２のバスへの転送であれば前記第
１のバスのクロックを生成し、転送方向が前記第２のバ
スから前記第１のバスへの転送であれば前記第２のバス
のクロックを生成するクロック切替器と、 このクロック切替器によるクロックに従って、転送方向
が前記第１のバスから前記第２のバスへの転送であれば
前記第１のバスからのデータを保持し、転送方向が前記
第２のバスから前記第１のバスへの転送であれば前記第
２のバスからのデータを保持するバッファとを含むこと
を特徴とするバス接続装置。 - 【請求項４】 前記バッファは、書込み時にはクロック
に同期し、読み出し時には非同期に動作することを特徴
とする請求項３記載のバス接続装置。 - 【請求項５】 前記第１のバスからのチャネルコマンド
に従って、前記第１及び第２のバス間の転送を制御する
チャネル制御回路３２０をさらに含むことを特徴とする
請求項３記載のバス接続装置。 - 【請求項６】 前記転送方向制御回路は、前記検出した
転送方向が前記第１のバスから前記第２のバスへの転送
であれば前記第１のバスのクロックに切り替える信号を
生成し、転送方向が前記第２のバスから前記第１のバス
への転送であれば前記第２のバスのクロックに切り替え
る信号を生成することを特徴とする請求項３記載のバス
接続装置。 - 【請求項７】 システムバスと入出力バスとを接続する
バス接続装置において、 前記システムバスからのチャネルコマンドをデコードし
て転送方向を検出する転送方向制御回路と、 この転送方向制御回路により検出された転送方向が前記
システムバスから前記入出力バスへの転送であれば前記
システムバスのクロックを生成し、転送方向が前記入出
力バスから前記システムバスへの転送であれば前記入出
力バスのクロックを生成するクロック切替器と、 このクロック切替器によるクロックに従って、転送方向
が前記システムバスから前記入出力バスへの転送であれ
ば前記システムバスからのデータを保持し、転送方向が
前記入出力バスから前記システムバスへの転送であれば
前記入出力バスからのデータを保持するバッファとを含
むことを特徴とするバス接続装置。 - 【請求項８】 前記クロック切替器はクロックを切替中
であることを示す信号を生成し、 前記チャネル制御回路は前記クロック切替器からの信号
がクロック切替中を示していない場合にのみ前記入出力
バスに接続する入出力装置に対して新たに転送開始指示
を行うことを特徴とする請求項７記載のバス接続装置。 - 【請求項９】 少なくとも一つのプロセッサを接続する
システムバスと、 少なくとも一つの入出力装置を接続する入出力バスと、 前記システムと前記入出力バスとを接続するバス接続装
置とを含む情報処理システムにおいて、 前記バス接続装置は、 前記システムバスからのチャネルコマンドをデコードし
て転送方向を検出する転送方向制御回路と、 この転送方向制御回路により検出された転送方向が前記
システムバスから前記入出力バスへの転送であれば前記
システムバスのクロックを生成し、転送方向が前記入出
力バスから前記システムバスへの転送であれば前記入出
力バスのクロックを生成するクロック切替器と、 このクロック切替器によるクロックに従って、転送方向
が前記システムバスから前記入出力バスへの転送であれ
ば前記システムバスからのデータを保持し、転送方向が
前記入出力バスから前記システムバスへの転送であれば
前記入出力バスからのデータを保持するバッファとを含
むことを特徴とする情報処理システム。 - 【請求項１０】 前記クロック切替器はクロックを切替
中であることを示す信号を生成し、 前記チャネル制御回路は前記クロック切替器からの信号
がクロック切替中を示していない場合にのみ前記入出力
バスに接続する入出力装置に対して新たに転送開始指示
を行うことを特徴とする請求項９記載の情報処理システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10243152A JP2000076180A (ja) | 1998-08-28 | 1998-08-28 | バス接続装置及び情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10243152A JP2000076180A (ja) | 1998-08-28 | 1998-08-28 | バス接続装置及び情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000076180A true JP2000076180A (ja) | 2000-03-14 |
Family
ID=17099583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10243152A Pending JP2000076180A (ja) | 1998-08-28 | 1998-08-28 | バス接続装置及び情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000076180A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791953B2 (en) | 2002-03-08 | 2004-09-14 | Nec Electronics Corporation | Interface apparatus |
| JP2006520956A (ja) * | 2003-03-12 | 2006-09-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データを転送するためのデータ処理の装置および方法 |
| KR100682249B1 (ko) * | 2001-04-25 | 2007-02-15 | 매그나칩 반도체 유한회사 | 표준 디지털 패드를 사용한 버스 제어회로 |
| JP2009163758A (ja) * | 2002-02-22 | 2009-07-23 | Nxp Bv | クロックの異なるバス間におけるデータ転送 |
-
1998
- 1998-08-28 JP JP10243152A patent/JP2000076180A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100682249B1 (ko) * | 2001-04-25 | 2007-02-15 | 매그나칩 반도체 유한회사 | 표준 디지털 패드를 사용한 버스 제어회로 |
| JP2009163758A (ja) * | 2002-02-22 | 2009-07-23 | Nxp Bv | クロックの異なるバス間におけるデータ転送 |
| US6791953B2 (en) | 2002-03-08 | 2004-09-14 | Nec Electronics Corporation | Interface apparatus |
| JP2006520956A (ja) * | 2003-03-12 | 2006-09-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データを転送するためのデータ処理の装置および方法 |
| JP4892683B2 (ja) * | 2003-03-12 | 2012-03-07 | エスティー‐エリクソン、ソシエテ、アノニム | データを転送するためのデータ処理の装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330475B1 (en) | Configuration control system | |
| US8762616B2 (en) | Bus system and bridge circuit connecting bus system and connection apparatus | |
| US6546451B1 (en) | Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller | |
| JP2000076180A (ja) | バス接続装置及び情報処理システム | |
| EP0649097A1 (en) | An interface between unsynchronised devices | |
| US20040186939A1 (en) | Method and apparatus for communications interfacing capable of effectively reducing disk drive power consumption | |
| JP3628265B2 (ja) | マルチプロセッサシステム装置 | |
| JP2000276435A (ja) | データ転送装置及びデータ転送方法 | |
| JPH0683715A (ja) | メモリデータコピー方式 | |
| JP2615677B2 (ja) | 共用拡張記憶制御方式 | |
| JPH10116225A (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| JPH11242651A (ja) | インターフェース | |
| JP2550402B2 (ja) | 情報処理装置 | |
| JP2567428B2 (ja) | データ転送速度変換装置 | |
| KR20000051901A (ko) | 이중화 프로세서 보드를 구비한 교환기에서 메모리 액세스 방법 | |
| JPH10240496A (ja) | レジスタ回路 | |
| JPH01222363A (ja) | マルチポートメモリコントローラ | |
| JPH0962562A (ja) | メモリの処理回路 | |
| JP2001022691A (ja) | データ交換装置 | |
| JP2000089968A (ja) | マイクロコンピュータ | |
| JPH07121483A (ja) | 共有メモリアクセス制御回路 | |
| KR20000046581A (ko) | 직렬 데이터 버스를 이용한 데이터 이중화 장치 | |
| JPH04308957A (ja) | コンピュータシステム | |
| JP2001195348A (ja) | マイクロコンピュータ | |
| JPH0447841A (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |