KR100222180B1 - 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법 - Google Patents

비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법 Download PDF

Info

Publication number
KR100222180B1
KR100222180B1 KR1019970028639A KR19970028639A KR100222180B1 KR 100222180 B1 KR100222180 B1 KR 100222180B1 KR 1019970028639 A KR1019970028639 A KR 1019970028639A KR 19970028639 A KR19970028639 A KR 19970028639A KR 100222180 B1 KR100222180 B1 KR 100222180B1
Authority
KR
South Korea
Prior art keywords
dual port
port ram
ssid
atm cell
central processing
Prior art date
Application number
KR1019970028639A
Other languages
English (en)
Other versions
KR19990004515A (ko
Inventor
곽종인
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970028639A priority Critical patent/KR100222180B1/ko
Priority to US09/053,276 priority patent/US6262995B1/en
Publication of KR19990004515A publication Critical patent/KR19990004515A/ko
Application granted granted Critical
Publication of KR100222180B1 publication Critical patent/KR100222180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5654—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL1
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5657—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL3/4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
비동기전송모드(ATM) 단말기
2. 발명이 해결하려고 하는 기술적 과제
종래 ATM 단말기에서 중앙처리장치가 다수의 AAL을 처리하고자 할 때 AAL의 형태에 따라 하드웨어를 다르게 구성하여 하드웨어 디자인과 보드 제작을 새롭게 해야하는 문제점을 해결하고자 한 것임.
3. 발명의 해결방법의 요지
물리계층 기능을 수행하고 UTOPIA를 지원하는 물리계층부(10)와; 상기 물리계층부(10)에서 출력된 ATM 셀을 중앙처리장치(50)의 제어에 따라 이중포트램(30)에 저장하고, 상기 중앙처리장치(50)가 상기 이중포트램(30)에 저장한 ATM 셀을 상기 중앙처리장치(50)의 제어에 따라 상기 물리계층부(10)로 출력하는 SSID(20)와; 상기 SSID(20)가 ATM 셀을 저장할 경우 상기 중앙처리장치(50)에 인터럽트를 발생시켜 상기 SSID(20)만이 접속하도록 하고, 상기 중앙처리장치(50)가 ATM 셀을 저장할 경우 상기 SSID(20)에 인터럽트를 발생시켜 상기 중앙처리장치(50)만이 접속하도록 하는 이중포트램(30)과; 상기 중앙처리장치(50)의 ATM 셀을 임시저장하는 시스템 메모리(40)와; 상기 이중포트램(30)에 저장된 ATM 셀을 리어셈블한 사용자 데이터를 상기 이중포트램(30)에 저장하고, 상기 이중포트램(30)에 저장된 사용자 데이터를 세그멘테이션한 ATM 셀을 상기 이중포트램(30)에 저장하며, 시스템의 전반적인 제어를 수행하는 중앙처리장치(50)로 이루어짐을 특징으로 한 것이다.
[발명의 중요한 용도]
비동기전송모드(ATM) 단말기에 적용되는 것임.

Description

비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용계층을 처리하는 장치 및 그 방법
일반적으로 비동기전송모드(Asynchronous Transfer Mode ; 이하 "ATM"이라 약칭한다) 단말기는 ATM을 사용하여 전화서비스를 수행하는 것으로, 통신회선의 선택, 설정, 에러검출 등의 기능을 실행한다.
이러한 ATM 교환기에 있어서, 종래에는 중앙처리장치가 비동기전송모드 응용계층(ATM Application Layer ; 이하 "AAL"이라 약칭한다) 기능을 처리하기 위하여 SAR(Segmentation And Reassembly)을 사용하였다. 즉, 제1도에 도시된 바와 같이, 물리계층 기능을 수행하고 UTOPIA(Universal Test and Operations Physical Interface for Atm)를 지원하는 물리계층부(1)와; 상기 물리계층부(1)에서 출력된 ATM 셀을 리어셈블리하여 사용자 데이터를 생성하고, 중앙처리장치(5)에서 출력된 사용자 데이터를 세그멘테이션하여 ATM 셀로 생성한 뒤 상기 물리계층부(1)로 전송하며, ATM과 AAL 기능을 수행하는 SAR(2)과; 상기 SAR(2)이 세그멘테이션과 리어셈블리를 수행하기 위한 사용자 데이터와 제어 정보를 저장하는 로컬메모리(3)와; 중앙처리장치(5)가 처리하는 필요한 데이터와 각종 제어정보를 저장하는 시스템메모리(4)와; 상기 물리계층부(1) 및 상기 SAR(2)의 초기화 기능을 수행하고 인터럽트를 처리하는 중앙처리장치(5)로 구성된다.
이와 같이 구성된 종래 ATM의 SAR을 이용한 AAL 처리장치의 작용을 첨부한 도면에 의거 설명하면 다음과 같다.
먼저 물리계층부(1)에서 출력된 ATM 셀은 UTOPIA를 통해 SAR(2)로 입력되어 리어셈블된 사용자 데이터를 형성한다. 그러면 중앙처리장치(5)는 사용자 데이터를 처리하고 SAR(2)은 중앙처리장치(5)에서 처리된 사용자 데이터를 세그멘테이션하여 ATM 셀의 형태로 물리계층부(1)를 통해 전송한다.
이와 같이 종래에는 ATM과 AAL을 처리하는 부분이 모두 하드웨어적으로 이루어졌기 때문에 AAL의 형태(AAL1, AAL2, AAL3/4, AAL5)에 따라 하드웨어를 다르게 구성하여 하드웨어 디자인과 보드 제작을 새롭게 해야하는 문제점이 있었다.
이에 본 발명은 상기와 같은 일반적인 ATM 단말기에서 중앙처리장치가 다수의 AAL을 처리할 때 발생하는 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 ATM 단말기에서 중앙처리장치와 SSID 간에 AAL을 전송할 수 있도록 하여 AAL1, AAL3/4, AAL5를 처리할 수 있도록 한 ATM 단말기에서 중앙처리장치가 AAL을 처리하는 장치 및 그 방법을 제공하는 데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 물리계층 기능을 수행하고 UTOPIA를 지원하는 물리계층부와; 상기 물리계층부에서 출력된 ATM 셀을 중앙처리장치의 제어에 따라 이중포트램에 저장하고, 상기 중앙처리장치가 상기 이중포트램에 저장한 ATM 셀을 상기 중앙처리장치의 제어에 따라 상기 물리계층부로 출력하는 SSID(Software SAR Interface Device)와; 상기 SSID가 ATM 셀을 저장할 경우 상기 중앙처리장치에 인터럽트를 발생시켜 상기 SSID만이 접속하도록 하고, 상기 중앙처리장치가 ATM 셀을 저장할 경우 상기 SSID에 인터럽트를 발생시켜 상기 중앙처리장치만이 접속하도록 하는 이중포트램과; 상기 중앙처리장치의 ATM 셀을 임시저장하는 시스템메모리와; 상기 이중포트램에 저장된 ATM 셀을 리어셈블한 사용자 데이터를 상기 이중포트램에 저장하고, 상기 이중포트램에 저장된 사용자 데이터를 세그멘테이션한 ATM 셀을 상기 이중포트램에 저장하며, 시스템의 전반적인 제어를 수행하는 중앙처리장치로 이루어진다.
또한 본 발명의 목적을 달성하기 위한 방법은, 시스템 메모리에서 사용자 데이터를 읽어와 AAL1용 사용자 데이터를 읽어왔는지를 판별하는 제1단계와; 상기 읽어온 사용자 데이터가 AAL1용이면, AAL1로 사용자 데이터를 세그멘테이션하는 제2단계와; 상기 읽어온 사용자 데이터가 AAL1용이 아니면, AAL3/4 또는 AAL5로 사용자 데이터를 세그멘테이션하는 제3단계로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 종래 ATM의 SAR을 이용한 AAL 처리장치의 블록구성도.
제2도는 본 발명에 의한 ATM 단말기에서 SSID를 이용한 AAL 처리장치의 블록구성도.
제3도는 본 발명에 의한 AAL1, AAL3/4, AAL5로 사용자 데이터를 처리하는 일실시예를 보인 흐름도.
제4도는 제3도에서 AAL1로 사용자 데이터를 처리하는 경우의 흐름도.
제5도는 제3도에서 AAL3/4, AAL5로 사용자 데이터를 처리하는 경우의 흐름도.
제6도는 제4도 또는 제5도에서 중앙처리장치가 이중포트램 사용권에 대한 인터럽트를 발생시켰을 경우 SSID 내부의 흐름도.
제7도는 제4도 또는 제5도에서 SSID가 중앙처리장치에게 이중포트램 사용권에 대한 인터럽트를 발생시켰을 경우 중앙처리장치 내부의 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 물리계층부 20 : SSID
30 : 이중포트램 40 : 시스템 메모리
50 : 중앙처리장치
제2도는 본 발명에 의한 ATM 단말기에서 SSID를 이용한 AAL 처리장치의 블록구성도이다.
도시된 바와 같이, 물리계층 기능을 수행하고 UTOPIA를 지원하는 물리계층부(10)와; 상기 물리계층부(10)에서 출력된 ATM 셀을 중앙처리장치(50)의 제어에 따라 이중포트램(30)에 저장하고, 상기 중앙처리장치(50)가 상기 이중포트램(30)에 저장한 ATM 셀을 상기 중앙처리장치(50)의 제어에 따라 상기 물리계층부(10)로 출력하는 SSID(20)와; 상기 SSID(20)가 ATM 셀을 저장할 경우 상기 중앙처리장치(50)에 인터럽트를 발생시켜 상기 SSID(20)만이 접속하도록 하고, 상기 중앙처리장치(50)가 ATM 셀을 저장할 경우 상기 SSID(20)에 인터럽트를 발생시켜 상기 중앙처리장치(50)만이 접속하도록 하는 이중포트램(30)과; 상기 중앙처리장치(50)의 ATM 셀을 임시저장하는 시스템 메모리(40)와; 상기 이중포트램(30)에 저장된 ATM 셀을 리어셈블한 사용자 데이터를 상기 이중포트램(30)에 저장하고, 상기 이중포트램(30)에 저장된 사용자 데이터를 세그멘테이션한 ATM 셀을 상기 이중포트램(30)에 저장하며, 시스템의 전반적인 제어를 수행하는 중앙처리장치(50)로 구성된다.
제3도는 본 발명에 의한 AAL1, AAL3/4, AAL5로 사용자 데이터를 처리하는 경우를 보인 흐름도이다.
도시된 바와 같이, 시스템 메모리(40)에서 사용자 데이터를 읽어와 AAL1용 사용자 데이터를 읽어왔는지를 판별하는 제1단계(ST1)(ST2)와; 상기 읽어온 사용자 데이터가 AAL1용이면, AAL1로 사용자 데이터를 세그멘테이션하는 제2단계(ST3)와; 상기 읽어온 사용자 데이터가 AAL1용이 아니면, AAL3/4 또는 AAL5로 사용자 데이터를 세그멘테이션하는 제3단계(ST4)로 구성된다.
상기에서 AAL1로 사용자 데이터를 세그멘테이션하는 제2단계(ST3)는, AAL1을 세그멘테이션하고 SSID(20)가 이중포트램(30)을 사용하고 있으면 시스템 메모리(40)에 AAL1에 해당하는 ATM 셀을 저장한 뒤 상기 SSID(20)에 인터럽트를 발생시켜 상기 이중포트램(30)에 대한 사용권을 획득하고 상기 시스템 메모리(40)의 ATM 셀을 상기 이중포트램(30)에 저장하며, 상기 SSID(20)가 이중포트램(30)을 사용하고 있지 않으면 ATM 셀을 상기 이중포트램(30)에 저장하는 단계(ST11-ST21)와; 상기 이중포트램(30)에 저장된 ATM 셀을 상기 SSID(20)가 읽은 뒤 ATM 셀을 물리계층부(10)로 전송하는 단계(ST22-ST24)와; 상기 AAL1에 해당하는 ATM 셀이 상기 물리계층부(10)로부터 상기 SSID(20)로 들어오면 상기 SSID(20)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 ATM 셀을 저장하는 단계(ST25-ST31)와; 상기 중앙처리장치(50)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 저장된 ATM 셀을 읽어들여 리어셈블하고 사용자 데이터를 내보내는 단계(ST32-ST36)로 구성된다.
상기에서 AAL3/4 또는 AAL5로 사용자 데이터를 세그멘테이션하는 제3단계(ST4)는, AAL3/4 또는 AAL5용의 사용자 데이터를 CS-PDU(Convergence Sublay-Payload Data Unit)로 만들고 세그멘테이션하여 SSID(20)가 이중포트램(30)을 사용하고 있으면 시스템 메모리(40)에 CS-PDU의 트레일러(Trailer) 부분을 포함한 ATM 셀을 저장한 뒤 상기 SSID(20)에 인터럽트를 발생시켜 상기 이중포트램(30)에 대한 사용권을 획득하고 상기 시스템 메모리(40)의 ATM 셀을 상기 이중포트램(30)에 저장하며, 상기 SSID(20)가 이중포트램(30)을 사용하고 있지 않으면 ATM 셀을 상기 이중포트램(30)에 저장하는 단계(ST41-ST52)와; 상기 이중포트램(30)에 저장된 ATM 셀을 상기 SSID(20)가 읽은 뒤 ATM 셀을 물리계층부(10)로 전송하는 단계(ST53-ST55)와; 상기 AAL3/4 또는 AAL5에 해당하는 ATM 셀이 상기 물리계층부(10)로부터 상기 SSID(20)로 들어오면 상기 SSID(20)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 ATM 셀을 저장하는 단계(ST56-ST62)와; 상기 중앙처리장치(50)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 저장된 ATM 셀을 읽어들여 리어셈블하고 사용자 데이터를 내보내는 단계(ST63-ST67)로 구성된다.
상기에서 상기 중앙처리장치(50)가 상기 SSID(20)에 인터럽트를 발생시킨 단계(ST16)(ST47)는, 상기 SSID(20)가 상기 이중포트램(30)을 사용하고 있으면 상기 이중포트램(30)에 대한 사용권을 상기 중앙처리장치(50)에 넘겨주고, 상기 이중포트램(30)을 사용하고 있지 않으면 상기 SSID(20)가 상기 이중포트램(30)을 읽고 있는 가를 판별하는 단계(ST71-ST73)와; 상기에서 SSID(20)가 상기 이중포트램(30)을 읽고 있으면 인터럽트를 무시하고 상기 이중포트램(30)에서 ATM 셀을 읽어 물리계층부(10)로 전송하는 단계(ST74-ST77)와; 상기에서 SSID(20)가 이중포트램을 읽고 있지 않으면 ATM 셀을 폐기하고 OAM(Operation And Management) 셀을 발생시키는 단계(ST78-ST80)로 구성된다.
상기에서 상기 SSID(20)가 상기 중앙처리장치(50)에 인터럽트를 발생시킨 단계(ST26)(ST57)는, 상기 중앙처리장치(50)가 상기 이중포트램(30)을 사용하고 있으면 상기 이중포트램(30)에 대한 사용권을 SSID(20)에 넘겨주고, 상기 이중포트램(30)을 사용하고 있지 않으면 상기 중앙처리장치(50)가 상기 이중포트램(30)을 읽고 있는가를 판별하는 단계(ST81-ST83)와; 상기에서 중앙처리장치(50)가 상기 이중포트램(30)을 읽고 있으면 상기 이중포트램(30)의 사용권을 상기 SSID(20)에 넘겨준 뒤 ATM 셀을 폐기하는 단계(ST84-ST86)와; 상기에서 중앙처리장치(50)가 상기 이중포트램(30)을 읽고있지 않으면 시스템 메모리(40)에 ATM 셀을 저장한 뒤 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있는 가를 판별하는 단계(ST87-ST89)와; 상기에서 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있으면 상기 SSID(20)에 인터럽트를 발생시키고 상기 시스템 메모리(40)에 저장된 ATM 셀을 상기 이중포트램(30)에 저장하는 단계(ST90-ST94)로 구성된다.
이와 같이 구성된 본 발명에 의한 ATM 단말기에서 중앙처리장치가 AAL을 처리하는 장치 및 그 방법의 작용을 첨부한 도면에 의거 설명하면 다음과 같다.
먼저 중앙처리장치(50)는 시스템 메모리(40)로부터 사용자 데이터를 읽어온다(ST1). 그리고 시스템 메모리(40)로부터 읽은 사용자 데이터가 AAL1용이면 AAL1로 사용자 데이터를 세그멘테이션한다(ST2)(ST3)(ST11). 그리고 중앙처리장치(50)가 이중포트램(30)에 쓰려고 할 때 SSID(20)가 이중포트램(30)을 사용하고 있으면 ATM 셀의 시퀀스 넘버(Sequence Number)가 8이 될 때까지 시스템 메모리(40)에 임시 저장한다(ST12-ST14). 그래서 ATM 셀의 시퀀스넘버가 8이 되면 시스템 메모리(40)에 저장된 ATM 셀의 제어정보를 저장하고, SSID(20)에 인터럽트를 발생하여 이중포트램(30) 사용권을 획득하고, 중앙처리장치(50) 내부에 있는 직접메모리액세스(Direct Memory Access ; 이하 "DMA"라 약칭한다)는 저장해 두었던 제어정보를 이용하여 시스템 메모리(40)의 ATM 셀을 이중포트램(30)에 저장하며 이중포트램(30)에 저장된 ATM 셀에 대한 제어정보를 SSID(20)로 넘겨준다(ST15-ST18).
여기서 중앙처리장치(50)가 SSID(20)에 인터럽트를 발생시킬 경우(ST16), SSID(20)가 이중포트램(30)을 사용하지 않으면 이중포트램(30)에 대한 사용권을 중앙처리장치(50)에게 넘겨주고(ST71)(ST72), SSID(20)가 이중포트램(30)에서 ATM 셀을 읽고 있으면 중앙처리장치(50)의 인터럽트를 무시하고 이중포트램(30)에서 ATM 셀들을 읽어서 물리계층부(10)로 셀들을 전달하며(ST73-ST77), SSID(20)가 이중포트램(30)에 ATM 셀을 쓰고 있으면 이중포트램에 대한 사용권을 넘겨주고 남은 ATM 셀들은 폐기하고 OAM 셀을 발생시킨다(ST78-ST80).
그리고 SSID(20)가 이중포트램(30)을 사용하고 있지 않으면(ST12), 8개의 ATM 셀 단위로 이중포트램(30)에 쓰고 그 정보를 SSID(20)에 넘겨준다(ST19)(ST20). 그러면 SSID(20)는 이중포트램(30)에서 ATM 셀을 읽어서 물리계층부(10)로 ATM 셀을 넘겨주고(ST22-ST24), 중앙처리장치(50)가 이중포트램(30)을 사용하지 않으면 이중포트램(30)에 ATM 셀을 저장한다(ST25).
나아가 중앙처리장치(50)가 이중포트램(30)을 사용하고 있으면, 인터럽트를 발생시켜 이중포트램(30)에 대한 사용권을 획득하고, 이중포트램(30)에 ATM 셀을 저장한다(ST26-ST28). 여기서 SSID(20)가 중앙처리장치(50)에 인터럽트를 발생시킬 경우(ST26), 중앙처리장치(50)가 이중포트램(30)을 사용하지 않으면 이중포트램(30)에 대한 사용권을 SSID(20)로 넘겨주고(ST81)(ST82), 중앙처리장치(50)가 이중포트램(30)에서 ATM 셀을 읽고 있으면 이중포트램(30)에 대한 사용권을 넘겨주고 읽은 ATM 셀을 폐기하며(ST83-ST86), 중앙처리장치(50)가 이중포트램(30)에 ATM 셀을 쓰고 있으면 이중포트램(30)에 대한 사용권을 넘겨주고 남은 ATM 셀들을 시스템 메모리(40)에 저장한다(ST87)(ST88). 그래서 시스템 메모리(40)에 ATM 셀을 저장할 때 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있으면, SSID(20)에 인터럽트를 발생시켜 이중포트램(30)에 대한 사용권을 획득하고 시스템 메모리(40)에 저장된 ATM 셀들을 이중포트램(30)에 저장하여 제어정보를 SSID(20)로 넘겨준다(ST89-ST94).
이렇게 이중포트램(30)에 ATM 셀을 저장할 때(ST28), ATM 셀의 시퀀스넘버가 8이면(ST29), 저장한 ATM 셀에 대한 제어정보를 중앙처리장치(50)에 넘겨준다(ST30)(ST31). 이처럼 중앙처리장치(50)는 이중포트램(30)에 대한 사용권을 획득하고, 이중포트램(30)으로부터 ATM 셀을 읽는다(ST32)(ST33). 그리고 리어셈블리를 하고, CS-PDU를 구성한 다음 사용자 데이터를 내보내어(ST34-ST36), AAL1용의 사용자 데이터를 처리한다.
한편 상기에서 중앙처리장치(50)가 시스템 메모리(40)로부터 사용자 데이터를 읽어올 때(ST1), 시스템 메모리(40)로부터 읽은 사용자데이터가 AAL3/4 또는 AAL5용이면 사용자데이터를 CS-PDU로 만든 뒤 세그멘테이션한다(ST2)(ST4)(ST41)(ST42). 그리고 중앙처리장치(50)가 이중포트램(30)에 쓰려고 할 때 SSID(20)가 이중포트램(30)을 사용하고 있으면 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있을 때까지 시스템 메모리(40)에 임시저장한다(ST43-ST45). 그래서 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있으면 시스템 메모리(40)에 저장된 ATM 셀의 제어 정보를 저장하고, SSID(20)에 인터럽트를 발생하여 이중포트램(30) 사용권을 획득하고, 중앙처리장치(50) 내부에 있는 DMA는 저장해 두었던 제어정보를 이용하여 시스템 메모리(40)의 ATM 셀을 이중포트램(30)에 저장하며 이중포트램(30)에 저장된 ATM 셀에 대한 제어정보를 SSID(20)로 넘겨준다(ST46-ST49). 여기서 중앙처리장치(50)가 SSID(20)에 인터럽트를 발생시킬 경우(ST16)는 상기한 단계(ST71-ST80)와 같이 진행한다. 그리고 SSID(20)가 이중포트램(30)을 사용하고 있지 않으면(ST43), 8개의 ATM 셀 단위로 이중포트램(30)에 쓰고 그 정보를 SSID(20)에 넘겨준다(ST50-ST52).
그러면 SSID(20)는 이중포트램(30)에서 ATM 셀을 읽어서 물리계층부(10)로 ATM 셀을 넘겨주고(ST53-ST55), 중앙처리장치(50)가 이중포트램(30)을 사용하지 않으면 이중포트램(30)에 ATM 셀을 저장한다(ST56). 나아가 중앙처리장치(50)가 이중포트램(30)을 사용하고 있으면, 인터럽트를 발생시켜 이중포트램(30)에 대한 사용권을 획득하고, 이중포트램(30)에 ATM 셀을 저장한다(ST57-ST59). 여기서 SSID(20)가 중앙처리장치(50)에 인터럽트를 발생시킬 경우(ST57)는 상기한 과정(ST81-ST94)과 동일하게 진행한다.
이렇게 이중포트램(30)에 ATM 셀을 저장할 때(ST59), ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있으면(ST60), 저장한 ATM 셀에 대한 제어정보를 중앙처리장치(50)에 넘겨준다(ST61)(ST62). 이처럼 중앙처리장치(50)는 이중포트램(30)에 대한 사용권을 획득하고, 이중포트램(30)으로부터 ATM 셀을 읽는다(ST63)(ST64). 그리고 리어셈블리를 하고, CS-PDU를 사용자데이터로 만든 다음 사용자 데이터를 내보내어(ST65-ST67), AAL3/4 또는 AAL5용의 사용자 데이터를 처리한다.
이상에서 상세히 설명한 바와 같이 본 발명은 ATM 단말기에서 SSID를 이용하여 중앙처리장치와 SSID 간에 ATM 셀을 전송할 수 있도록 함으로써 중앙처리장치가 AAL1 또는 AAL3/4과 AAL5를 처리하여 ATM 셀을 송수신할 수 있는 효과가 있다.
본 발명은 비동기전송모드(ATM)에서 중앙처리장치가 SSID를 사용하여 비동기전송모드응용계층(AAL)1, AAL3/4, AAL5를 처리할 수 있도록 한 ATM에서 중앙처리장치가 AAL을 처리하는 장치 및 그 방법을 제공하고자 한 것이다.

Claims (6)

  1. 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(AAL)을 처리하는 장치에 있어서, 물리계층 기능을 수행하고 UTOPIA(Universal Test and Operations Physical Interface for Atm)를 지원하는 물리계층부(10)와; 상기 물리계층부(10)에서 출력된 ATM 셀을 중앙처리장치(50)의 제어에 따라 이중포트램(30)에 저장하고, 상기 중앙처리장치(50)가 상기 이중포트램(30)에 저장한 ATM 셀을 상기 중앙처리장치(50)의 제어에 따라 상기 물리계층부(10)로 출력하는 SSID(Software SAR Interface Device)(20)와; 상기 SSID(20)가 ATM 셀을 저장할 경우 상기 중앙처리장치(50)에 인터럽트를 발생시켜 상기 SSID(20)만이 접속하도록 하고, 상기 중앙처리장치(50)가 ATM 셀을 저장할 경우 상기 SSID(20)에 인터럽트를 발생시켜 상기 중앙처리장치(50)만이 접속하도록 하는 이중포트램(30)과; 상기 중앙처리장치(50)의 ATM 셀을 임시저장하는 시스템 메모리(40)와; 상기 이중포트램(30)에 저장된 ATM 셀을 리어셈블한 사용자 데이터를 상기 이중포트램(30)에 저장하고, 상기 이중포트램(30)에 저장된 사용자 데이터를 세그멘테이션한 ATM 셀을 상기 이중포트램(30)에 저장하며, 시스템의 전반적인 제어를 수행하는 중앙처리장치(50)로 구성된 것을 특징으로 하는 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(ALL)을 처리하는 장치.
  2. 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(AAL)을 처리하는 방법에 있어서, 시스템 메모리(40)에서 사용자 데이터를 읽어와 AAL1용 사용자 데이터를 읽어왔는지를 판별하는 제1단계(ST1)(ST2)와; 상기 읽어온 사용자 데이터가 AAL1용이면, AAL로 사용자 데이터를 세그멘테이션하는 제2단계(ST3)와; 상기 읽어온 사용자 데이터가 AAL1용이 아니면, AAL3/4 또는 AAL5로 사용자 데이터를 세그멘테이션하는 제3단계(ST4)로 구성된 것을 특징으로 하는 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(ALL)을 처리하는 방법.
  3. 제2항에 있어서, 상기 AAL1로 사용자 데이터를 세그멘테이션하는 제2단계(ST3)는, AAL1을 세그멘테이션하고 SSID(20)가 이중포트램(30)을 사용하고 있으면 시스템 메모리(40)에 AAL1에 해당하는 ATM 셀을 저장한 뒤 상기 SSID(20)에 인터럽트를 발생시켜 상기 이중포트램(30)에 대한 사용권을 획득하고 상기 시스템 메모리(40)의 ATM 셀을 상기 이중포트램(30)에 저장하며, 상기 SSID(20)가 이중포트램(30)을 사용하고 있지 않으면 ATM 셀을 상기 이중포트램(30)에 저장하는 단계(ST11-ST21)와; 상기 이중포트램(30)에 저장된 ATM 셀을 상기 SSID(20)가 읽은 뒤 ATM 셀을 물리계층부(10)로 전송하는 단계(ST22-ST24)와; 상기 AAL1에 해당하는 ATM 셀이 상기 물리계층부(10)로부터 상기 SSID(20)로 들어오면 상기 SSID(20)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 ATM 셀을 저장하는 단계(ST25-ST31)와; 상기 중앙처리장치(50)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 저장된 ATM 셀을 읽어들여 리어셈블하고 사용자 데이터를 내보내는 단계(ST32-ST36)로 구성된 것을 특징으로 하는 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(ALL)을 처리하는 방법.
  4. 제2항에 있어서, 상기 AAL3/4 또는 AAL5로 사용자 데이터를 세그멘테이션하는 제3단계(ST4)는, AAL3/4 또는 AAL5용의 사용자 데이터를 CS-PDU(Convergence Sublay-Payload Data Unit)로 만들고 세그멘테이션하여 SSID(20)가 이중포트램(30)을 사용하고 있으면 시스템 메모리(40)에 CS-PDU의 트레일러(Trailer) 부분을 포함한 ATM 셀을 저장한 뒤 상기 SSID(20)에 인터럽트를 발생시켜 상기 이중포트램(30)에 대한 사용권을 획득하고 상기 시스템 메모리(40)의 ATM 셀을 상기 이중포트램(30)에 저장하며, 상기 SSID(20)가 이중포트램(30)을 사용하고 있지 않으면 ATM 셀을 상기 이중포트램(30)에 저장하는 단계(ST41-ST52)와; 상기 이중포트램(30)에 저장된 ATM 셀을 상기 SSID(20)가 읽은 뒤 ATM 셀을 물리계층부(10)로 전송하는 단계(ST53-ST55)와; 상기 AAL3/4 또는 AAL5에 해당하는 ATM 셀이 상기 물리계층부(10)로부터 상기 SSID(20)로 들어오면 상기 SSID(20)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 ATM 셀을 저장하는 단계(ST56-ST62)와; 상기 중앙처리장치(50)가 상기 이중포트램(30)에 대한 사용권을 획득하여 상기 이중포트램(30)에 저장된 ATM 셀을 읽어들여 리어셈블하고 사용자 데이터를 내보내는 단계(ST63-ST67)로 구성된 것을 특징으로 하는 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(ALL)을 처리하는 방법.
  5. 제3항 또는 제4항에 있어서, 상기 중앙처리장치(50)가 상기 SSID(20)에 인터럽트를 발생시킨 단계(ST16)(ST47)는, 상기 SSID(20)가 상기 이중포트램(30)을 사용하고 있으면 상기 이중포트램(30)에 대한 사용권을 상기 중앙처리장치(50)에 넘겨주고, 상기 이중포트램(30)을 사용하고 있지 않으면 상기 SSID(20)가 상기 이중포트램(30)을 읽고 있는가를 판별하는 단계(ST71-ST73)와; 상기에서 SSID(20)가 상기 이중포트램(30)을 읽고 있으면 인터럽트를 무시하고 상기 이중포트램(30)에서 ATM 셀을 읽어 물리계층부(10)로 전송하는 단계(ST74-ST77)와; 상기에서 SSID(20)가 이중포트램을 읽고 있지 않으면 ATM 셀을 폐기하고 OAM(Operation And Management) 셀을 발생시키는 단계(ST78-ST80)로 구성된 것을 특징으로 하는 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(ALL)을 처리하는 방법.
  6. 제3항 또는 제4항에 있어서, 상기 SSID(20)가 상기 중앙처리장치(50)에 인터럽트를 발생시킨 단계(ST26)(ST57)는, 상기 중앙처리장치(50)가 상기 이중포트램(30)을 사용하고 있으면 상기 이중포트램(30)에 대한 사용권을 SSID(20)에 넘겨주고, 상기 이중포트램(30)을 사용하고 있지 않으면 상기 중앙처리장치(50)가 상기 이중포트램(30)을 읽고 있는 가를 판별하는 단계(ST81-ST83)와; 상기에서 중앙처리장치(50)가 상기 이중포트램(30)을 읽고 있으면 상기 이중포트램(30)의 사용권을 상기 SSID(20)에 넘겨준 뒤 ATM 셀을 폐기하는 단계(ST84-ST86)와; 상기에서 중앙처리장치(50)가 상기 이중포트램(30)을 읽고있지 않으면 시스템 메모리(40)에 ATM 셀을 저장한 뒤 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있는 가를 판별하는 단계(ST87-ST89)와; 상기에서 ATM 셀이 CS-PDU의 트레일러 부분을 포함하고 있으면 상기 SSID(20)에 인터럽트를 발생시키고 상기 시스템 메모리(40)에 저장된 ATM 셀을 상기 이중포트램(30)에 저장하는 단계(ST90-ST94)로 구성된 것을 특징으로 하는 비동기전송모드(ATM) 단말기에서 중앙처리장치가 비동기전송모드응용계층(ALL)을 처리하는 방법.
KR1019970028639A 1997-06-28 1997-06-28 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법 KR100222180B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970028639A KR100222180B1 (ko) 1997-06-28 1997-06-28 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법
US09/053,276 US6262995B1 (en) 1997-06-28 1998-04-01 Asynchronous transfer mode adaptation layer (AAL) processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028639A KR100222180B1 (ko) 1997-06-28 1997-06-28 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR19990004515A KR19990004515A (ko) 1999-01-15
KR100222180B1 true KR100222180B1 (ko) 1999-10-01

Family

ID=19512017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028639A KR100222180B1 (ko) 1997-06-28 1997-06-28 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법

Country Status (2)

Country Link
US (1) US6262995B1 (ko)
KR (1) KR100222180B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9821789D0 (en) * 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Jitter handling
GB9821768D0 (en) * 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821766D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821792D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821791D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821770D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821763D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
GB9821800D0 (en) 1998-10-06 1998-12-02 Sgs Thomson Microelectronics Data transfer
US20020067695A1 (en) * 1999-03-05 2002-06-06 Mark L. Skarpness Method for interfacing an atm network to a pc by implementing the atm segmentation and reassembly functions in pc system software
US6553415B1 (en) * 1999-12-23 2003-04-22 Intel Corporation System for rescheduling cascaded callback functions to complete an asynchronous physical layer initialization process
KR100358152B1 (ko) * 2000-12-22 2002-10-25 한국전자통신연구원 디에스엘 통신서비스칩용 에이티엠 에스에이알 모듈장치
US6618376B2 (en) * 2001-03-14 2003-09-09 Occam Networks ATM utopia bus snooper switch
KR100428714B1 (ko) * 2001-08-21 2004-04-30 한국전자통신연구원 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법
DE10203806A1 (de) * 2002-01-31 2003-08-14 Siemens Ag Kommunikationssystem zur Übermittlung von Datenpaketen über ein Kommunikationsnetz
US20040049609A1 (en) * 2002-08-29 2004-03-11 Peter Simonson Mechanism for integrating programmable devices into software based frameworks for distributed computing
US20040045007A1 (en) * 2002-08-30 2004-03-04 Bae Systems Information Electronic Systems Integration, Inc. Object oriented component and framework architecture for signal processing
US20050055528A1 (en) * 2002-12-12 2005-03-10 International Business Machines Corporation Data processing system having a physically addressed cache of disk memory
US7017024B2 (en) * 2002-12-12 2006-03-21 International Business Machines Corporation Data processing system having no system memory
US20040117587A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corp. Hardware managed virtual-to-physical address translation mechanism
US20040117588A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corporation Access request for a data processing system having no system memory
US20040117589A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corp. Interrupt mechanism for a data processing system having hardware managed paging of disk data
US20040117583A1 (en) * 2002-12-12 2004-06-17 International Business Machines Corporation Apparatus for influencing process scheduling in a data processing system capable of utilizing a virtual memory processing scheme
US7623539B2 (en) * 2005-03-31 2009-11-24 Agere Systems Inc. Apparatus and method for processing cells in an ATM adaptation layer device in a communications system that exhibits cell delay variation
US8169891B2 (en) * 2005-03-31 2012-05-01 Agere Systems Inc. Apparatus and method for handling lost cells in a communications system
US7596147B2 (en) 2006-06-28 2009-09-29 Agere Systems Inc. Apparatus and method for fractional processing of cells in a communications system
CN103885844B (zh) * 2014-03-25 2016-11-09 卡斯柯信号有限公司 基于角色变换的双口ram数据高速安全交互方法及装置
KR102133229B1 (ko) 2018-08-24 2020-07-13 김주회 차량의 비상시에 위험 상황을 뒤에 오는 차량에 알려주는 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490140A (en) 1994-09-30 1996-02-06 International Business Machines Corporation System and method for providing ATM support for frame relay DTEs with a terminal adapter
US5490141A (en) 1994-09-30 1996-02-06 International Business Machines Corporation System and method for providing SVC service through an ATM network for frame relay DTEs with a terminal adapter
JP3014080B2 (ja) * 1994-12-28 2000-02-28 三菱電機株式会社 交換機アダプタ及び汎用計算機
US5533021A (en) 1995-02-03 1996-07-02 International Business Machines Corporation Apparatus and method for segmentation and time synchronization of the transmission of multimedia data
US5717691A (en) * 1995-10-30 1998-02-10 Nec Usa, Inc. Multimedia network interface for asynchronous transfer mode communication system
US5751698A (en) * 1996-03-15 1998-05-12 Network General Technology Corporation System and method for automatically identifying and analyzing active channels in an ATM network
US6075788A (en) * 1997-06-02 2000-06-13 Lsi Logic Corporation Sonet physical layer device having ATM and PPP interfaces
US6075798A (en) * 1997-06-20 2000-06-13 Lucent Technologies Inc. Extended header for use in ATM adaptation layer type 2 packets
US5999529A (en) * 1997-09-16 1999-12-07 Nortel Networks Corporation Method and apparatus for interworking ATM adaptation layer formats

Also Published As

Publication number Publication date
KR19990004515A (ko) 1999-01-15
US6262995B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
KR100222180B1 (ko) 비동기전송모드 단말기에서 중앙처리장치가 비동기전송모드응용 계층을 처리하는 장치 및 그 방법
EP0772130B1 (en) Method and apparatus for transmission and processing of virtual commands
US5751951A (en) Network interface
US5875352A (en) Method and apparatus for multiple channel direct memory access control
JPH06276214A (ja) Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム
US5619499A (en) Protocol processor in communication network transferring data in asynchronous transfer mode
US6760333B1 (en) Hybrid digital subscriber loop and voice-band universal serial bus modem
EP0772371B1 (en) Verification of network transporter in networking environments
US6421343B1 (en) Asynchronous transfer mode host adapter apparatus with ability of shared media access
US7215670B1 (en) Hardware acceleration for reassembly of message packets in a universal serial bus peripheral device
US6370138B1 (en) ATM switch interface apparatus for frame relay network interworking
US6411622B1 (en) Method and apparatus for detecting timeout of ATM reception packet
JP3176837B2 (ja) Ａｔｍコントローラおよび、ａｔｍ通信制御装置
US6487203B1 (en) Apparatus for transmitting cells between ATM layer and physical layer and method therefor
KR0153924B1 (ko) 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
KR100293150B1 (ko) 비동기 전송모드 적응형 인터페이스 장치
KR100236605B1 (ko) Atm 접속카드의 atm 망 접속을 위한 셀 다중화장치
KR100204488B1 (ko) 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법
JPH1065703A (ja) Ａｔｍ交換装置
JP3102419B2 (ja) Ａｔｍ通信制御装置
US6674723B1 (en) Apparatus and method of monitoring a queue state in an asynchronous transfer mode switch
JPH10135971A (ja) 速度変換回路
CA2257012C (en) Frame-relay frame transmission circuit
KR100233943B1 (ko) 실시간 데이타용 인터페이스부를 갖는 비동기 전송모드(atm)셀 처리 장치
JPH09181724A (ja) 情報転送方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080703

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee