JPH057206A - トークンパツシング方式のｌａｎ - Google Patents

Abstract

(57)【要約】 【構成】 制御装置１は、情報伝送路を介して情報デー
タを送受信するプロトコルハンドラ１２と、全制御装置
の情報データを記憶する黒板式メモリ領域が形成された
メモリ５およびこのメモリ５にアクセス可能なＣＰＵ４
を有した情報処理部とを有している。そして、プロトコ
ルハンドラ１２とＣＰＵ４およびメモリ５とは、黒板式
メモリ領域に記憶された情報データと同一の情報データ
を保持可能であると共に、保持した情報データを双方向
に入出力可能な受信用および送信用ＦＩＦＯ７・８を介
して接続されているもの。 【効果】 制御装置１の情報データの送信完了に要する
時間が、受信用および送信用ＦＩＦＯ７・８からプロト
コルハンドラ１２を介して情報データを出力する出力時
間のみに短縮させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、分散制御用システムに
好適に使用されるトークンパッシング方式のＬＡＮ（Lo
cal Area Network) に関するものであり、詳細には、各
制御装置間の情報交換を目的として使用される黒板式メ
モリを有したＬＡＮに関するものである。

【０００２】

【従来の技術】一般に、ファクトリーオートメーション
等の分野においては、複数の制御装置が製造ライン内に
分散して存在しているため、各制御装置間を情報伝送路
で接続してＬＡＮを構成し、制御装置間で情報データを
交換させながら製造ラインを動作させるようになってい
る。上記のＬＡＮには、制御情報であるトークンを用い
たトークンパッシング方式が採用される場合が多く、こ
のトークンパッシング方式を採用したＬＡＮは、特定の
制御装置のみがトークンによりネットワークのアクセス
権を獲得して情報データを送信するため、情報データの
交換時の衝突が防止できるようになっている。

【０００３】また、情報データは、制御装置間で容易に
交換できることが制御装置間の協調動作による製造ライ
ンの円滑な動作に望ましい。従って、従来、トークンパ
ッシング方式のＬＡＮには、特開昭６２−２５４５４５
号公報や特開平２−２３５４５６号公報等に開示されて
いるように、図６のいわゆる黒板式メモリを備えた制御
装置が使用されるようになっている。

【０００４】即ち、上記の制御装置５７は、図示しない
各制御装置からの情報データを各制御装置に対応した領
域に記憶可能な他情報記憶領域５４ｂ…と、自己の情報
データを記憶可能な自情報記憶領域５４ａとが形成され
た黒板式メモリ５４と、黒板式メモリ５４にバスライン
５８を介して接続されたＣＰＵ（Central ProcessingUn
it)５１、ユーザメモリ５２、ＤＭＡ（Direct Memory A
ccess) ５３、およびプロトコルハンドラ５５と、プロ
トコルハンドラ５５に接続されたドライバ・レシーバ５
６とを有している。

【０００５】そして、上記のＬＡＮの動作は、制御装置
５７が他局の制御装置からの情報データの一斉同報を受
信したとき、ドライバ・レシーバ５６およびプロトコル
ハンドラ５５を介して他情報記憶領域５４ｂ…に記憶
し、制御装置５７がトークンによるアクセス権を獲得し
たとき、自情報記憶領域５４ａに記憶された情報データ
をプロトコルハンドラ５５に転送させ、プロトコルハン
ドラ５５からドライバ・レシーバ５６を介して図示しな
い各制御装置へ一斉同報の形で送信させるようになって
いる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来のＬＡＮでは、制御装置５７のＣＰＵ５１、ユーザメ
モリ５２、ＤＭＡ５３、黒板式メモリ５４、およびプロ
トコルハンドラ５５が共通のバスライン５８を介して接
続されているため、黒板式メモリ５４の自情報記憶領域
５４ａから情報データをプロトコルハンドラ５５へ送信
する際、ＣＰＵ５１がユーザメモリ５２等とのアクセス
を行えない。

【０００７】従って、ＣＰＵ５１は、上記のプロトコル
ハンドラ５５への送信時に演算を行えないことになり、
図７に示すように、制御装置Ａが情報データの送信の完
了に要する時間は、情報データをプロトコルハンドラ５
５へ出力してＣＰＵ５１が演算できない中断時間５９ｂ
と、プロトコルハンドラ５５が情報データをドライバ・
レシーバ５６を介して出力する出力時間５９ａとの加算
されたものになっている。

【０００８】これにより、従来のＬＡＮでは、各制御装
置Ａ・Ｂ・Ｃ・Ｄ・…・Ｘにおいて生じる中断時間５９
ｂ…がシステム全体の制御周期を増大させる要因とな
り、制御を短時間で行う上での障害となっている。従っ
て、本発明においては、各制御装置Ａ・Ｂ・Ｃ・Ｄ・…
・Ｘにおける中断時間５９ｂ…の発生を防止することが
できるトークンパッシング方式のＬＡＮを提供すること
を目的としている。

【０００９】

【課題を解決するための手段】本発明のトークンパッシ
ング方式のＬＡＮは、上記課題を解決するために、複数
の制御装置が情報伝送路を介して接続され、全制御装置
の情報データが各制御装置で記憶されるものであり、下
記の特徴を有している。

【００１０】即ち、制御装置は、情報伝送路を介して情
報データを送受信するドライバ・レシーバおよびプロト
コルハンドラからなる情報送受信部と、全制御装置の情
報データを記憶する黒板式メモリ領域が形成された記憶
手段であるメモリおよびこの記憶手段にアクセス可能な
制御手段であるＣＰＵを有した情報処理部とを有してい
る。そして、上記の情報処理部と情報送受信部とは、黒
板式メモリ領域に記憶された情報データと同一の情報デ
ータを保持可能であると共に、保持した情報データを情
報処理部と情報送受信部とに入出力可能な受信用および
送信用ＦＩＦＯおよび通信部制御用シーケンサからなる
情報保持手段を介して接続されていることを特徴として
いる。

【００１１】

【作用】上記の構成によれば、制御装置の情報処理部と
情報送受信部とは、情報保持手段を介して接続されてい
るため、情報保持手段により分離された状態になってい
る。また、上記の情報保持手段は、情報処理部の記憶手
段の黒板式メモリ領域に記憶された情報データと同一の
情報データを保持可能であると共に、保持した情報デー
タを情報処理部と情報送受信部とに入出力可能になって
いる。

【００１２】従って、制御装置が情報データを送信する
場合には、情報保持手段から情報データを情報処理部へ
出力して送信することになるため、情報処理部の制御手
段の動作で情報データの送信に影響を受けることがな
い。これにより、制御装置が情報データの送信の完了に
要する時間は、情報保持手段が情報送受信部を介して情
報データを出力する出力時間のみに短縮されることにな
り、ひいては、この時間短縮がシステム全体の制御周期
を減少させることから制御を短時間で実行させることを
可能にしている。

【００１３】

【実施例】本発明の一実施例を図１ないし図５に基づい
て説明すれば、以下の通りである。

【００１４】本実施例に係るトークンパッシング方式の
ＬＡＮは、図２に示すように、光ファイバや同軸ケーブ
ル等の情報伝送路２と、情報伝送路２上の接続装置３…
に接続された制御装置１…とからなっており、各制御装
置１…は、トークンパッシングバス方式の接続方式で互
いに接続されている。尚、接続方式は、トークンパッシ
ングバス方式に限定されることはなく、トークンリング
方式であっても良い。

【００１５】上記のトークンパッシング方式は、各制御
装置１…間で制御情報であるトークンを順次受け渡し、
ネットワークのアクセス権をトークンを受けた制御装置
１にのみ付与することで、情報伝送路２上での情報デー
タの衝突を防止するものである。このトークンパッシン
グ方式で情報データの送受信を行う制御装置１は、情報
伝送路２を介して情報データを送受信する情報送受信部
と、全制御装置１…の情報データを記憶する黒板式メモ
リ領域が形成された記憶手段およびこの記憶手段にアク
セス可能な制御手段を有した情報処理部と、黒板式メモ
リ領域に記憶された情報データと同一の情報データを保
持可能であると共に、保持した情報データを情報処理部
と情報送受信部とに入出力可能な情報保持手段とからな
っている。

【００１６】即ち、制御装置１は、図１に示すように、
第１バスライン９で互いに接続された制御手段であるＣ
ＰＵ４、記憶手段であるメモリ５、ＤＭＡ６、受信用Ｆ
ＩＦＯ（First In First Out) ７、送信用ＦＩＦＯ８、
および通信部制御用シーケンサ１１と、第２バスライン
１０で上記の受信用ＦＩＦＯ７および送信用ＦＩＦＯ８
に接続されたプロトコルハンドラ１２と、このプロトコ
ルハンドラ１２に接続されたドライバ・レシーバ１３と
を有している。そして、上記の第１バスライン９側のＣ
ＰＵ４とメモリ５とＤＭＡ６とは、情報処理部を構成し
ており、受信用ＦＩＦＯ７と送信用ＦＩＦＯ８と通信部
制御用シーケンサ１１とは、情報保持手段を構成してお
り、プロトコルハンドラ１２とドライバ・レシーバ１３
とは、情報送受信部を構成している。

【００１７】上記のメモリ５は、ＲＯＭ（Read Only Me
mory) およびＲＡＭ（Random Access Memory）からなっ
ており、ＲＯＭには、例えば情報データの情報処理等を
実行させるアプリケーションプログラムやデータ等が記
憶されている。また、ＲＡＭには、上記のアプリケーシ
ョンプログラムの実行時に使用されるユーザメモリ領域
５ａと黒板式メモリ領域５ｂとが形成されており、黒板
式メモリ領域５ｂは、自己の情報データを記憶する自情
報記憶領域５ｃと他局の制御装置の情報データを記憶す
る他情報記憶領域５ｄ…とからなっている。

【００１８】また、上記のメモリ５に第１バスライン９
を介して接続されたＣＰＵ４は、上述のアプリケーショ
ンプログラムの実行や黒板式メモリ領域５ｂの自情報記
憶領域５ｃへの情報データの書き込み等を行うようにな
っており、ＤＭＡ６は、黒板式メモリ領域５ｂと受信用
および送信用ＦＩＦＯ７・８との間の情報データの転送
をＣＰＵ４に代わって実行するようになっている。

【００１９】上記の受信用ＦＩＦＯ７および送信用ＦＩ
ＦＯ８は、最初に記憶された情報データから順に読み出
し可能なＲＡＭからなっており、受信用ＦＩＦＯ７は、
他局の制御装置から送信された情報データを記憶するよ
うになっている。また、送信用ＦＩＦＯ８は、黒板式メ
モリ領域５ｂの自情報記憶領域５ｃに記憶された情報デ
ータを記憶するようになっている。

【００２０】上記の受信用ＦＩＦＯ７および送信用ＦＩ
ＦＯ８は、第１バスライン９および制御ライン１４を介
して接続された通信部制御用シーケンサ１１で制御され
るようになっており、通信部制御用シーケンサ１１は、
第１バスライン９側において黒板式メモリ領域５ｂの自
情報記憶領域５ｃを監視し、ＣＰＵ４が自情報記憶領域
５ｃに情報データを書き込む際に、この情報データを送
信用ＦＩＦＯ８に記憶させるようになっている。

【００２１】また、通信部制御用シーケンサ１１は、制
御ライン１４を介してプロトコルハンドラ１２にも接続
されており、プロトコルハンドラ１２は、伝送フレーム
の妥当性をチェックし、例えばドライバ・レシーバ１３
を介して入力されたトークンや情報データ等の入力情報
信号を通信部制御用シーケンサ１１へ出力するようにな
っている。

【００２２】上記の通信部制御用シーケンサ１１は、図
４および図５の通信制御用ルーチン等のプログラムおよ
び書き換え可能なトークン局リスト領域を有しており、
このトークン局リスト領域は、制御装置１の起動時にク
リアされ、他局の制御装置が次局の制御装置へトークン
を送信した際の次局に対応するリスト領域に該当局が存
在していることを示すデータを記憶するようになってい
る。そして、通信部制御用シーケンサ１１は、通信制御
用ルーチン、トークン局リスト領域、および上述の入力
情報信号を基にして第２バスライン１０側における受信
用および送信用ＦＩＦＯ７・８の制御を行うようになっ
ていると共に、制御装置間を一巡したことを示す１サイ
クル終了の一斉同報を出力することで各制御装置に管理
装置としての機能も持たせるようになっている。

【００２３】上記の構成において、トークンパッシング
方式のＬＡＮの動作について説明する。

【００２４】先ず、図２に示すように、ネットワークの
アクセス権を得た特定の制御装置１から情報データが出
力され、この情報データが一斉同報の形で各制御装置１
…に送信されることになる。そして、各制御装置１…に
入力された情報データの一斉同報は、図１に示すよう
に、ドライバ・レシーバ１３を介してプロトコルハンド
ラ１２に入力されることになり、プロトコルハンドラ１
２は、伝送フレームの妥当性をチェックした後、この一
斉同報を入力情報信号として通信部制御用シーケンサ１
１へ出力することになる。

【００２５】この際、通信部制御用シーケンサ１１は、
図４および図５に示すように、通信制御用ルーチンを実
行しており、入力された入力情報信号がトークンである
か否かを判定することになる（Ｓ１）。そして、入力情
報信号がトークンでないと判定することで、ＮＯとして
Ｓ２を実行し、入力情報信号が情報データの一斉同報で
あるか否かを判定することになる（Ｓ２）。そして、入
力情報信号が情報データの一斉同報であると判定する
と、受信用ＦＩＦＯ７に制御信号を出力し、プロトコル
ハンドラ１２に存在する情報データの一斉同報を受信用
ＦＩＦＯ７に記憶させた後、Ｓ１を再実行させることに
なる（Ｓ３）。

【００２６】次に、情報データの出力を完了した制御装
置１は、次局の制御装置１へネットワークのアクセス権
を移転するため、トークンを出力することになる。この
トークンは、各制御装置１…で受信されることになり、
トークンを入力情報信号としてプロトコルハンドラ１２
から入力された通信部制御用シーケンサ１１は、上述の
Ｓ１の実行により、入力情報信号がトークンであると判
定してＹＥＳとしてＳ４を実行し、トークンが自局宛て
であるか否かを判定することになる（Ｓ４）。

【００２７】そして、トークンが自局当てでないと判定
した場合には、ＮＯとしてＳ５を実行し、トークンを送
信する局に対応するトークン局リスト領域に該当局が存
在することを示すデータを書き込むことになる（Ｓ
５）。尚、制御装置１が異常で機能しない場合には、ト
ークンを受け取ることも送信することもできないため、
例えば所定時間の経過後に、上記のトークン局リスト領
域に該当局の異常を示すデータを書き込み、以降の動作
においては、異常を示すデータに対応する局の制御装置
１を除外してトークンの送受信を行うことになる。これ
により、或る局の制御装置１が故障等により動作を停止
した場合でも、故障した制御装置１の局が存在しないも
のとして取り扱われるため、システム全体の停止が防止
されることになる。

【００２８】一方、Ｓ４において、トークンが自局宛て
であると判定した場合には、ネットワークのアクセス権
が得られたため、ＹＥＳとしてＳ６を実行し、送信用Ｆ
ＩＦＯ８から情報データをプロトコルハンドラ１２へ出
力させ、このプロトコルハンドラ１２からドライバ・レ
シーバ１３および情報伝送路２を介して他局の各制御装
置１…へ情報データを一斉同報の形で送信することにな
る（Ｓ６）。尚、送信用ＦＩＦＯ８の情報データは、Ｃ
ＰＵ４が自情報記憶領域５ｃに情報データを書き込む際
に、通信部制御用シーケンサ１１により送信用ＦＩＦＯ
８に記憶されたものである。

【００２９】情報データの送信が完了すると、トークン
局リスト領域に記憶された存在または異常を示すデータ
が全局について揃っているか否かを判定することになる
（Ｓ７）。そして、全局のデータが揃っていないと判定
した場合には、ＮＯとしてＳ８を実行し、トークンを次
局へ送信することになる（Ｓ８）。一方、全局のデータ
が揃っていると判定した場合には、ＹＥＳとしてＳ９を
実行し、トークンが全局を一巡したことを示す１サイク
ル終了の一斉同報を送信することになる（Ｓ９）。そし
て、トークン局リスト領域をクリアした後（Ｓ１０）、
トークンを次局へ送信することになる（Ｓ８）。

【００３０】次に、他局の制御装置１からの１サイクル
終了の一斉同報が入力情報信号としてプロトコルハンド
ラ１２から入力された場合には、Ｓ１での判定において
トークンでないことからＳ２に実行が移され、Ｓ２での
判定において情報データの一斉同報でないことからＳ１
１に実行が移されることになる。この際、Ｓ１１では、
入力情報信号が１サイクル終了の一斉同報であるか否か
を判定しており、１サイクル終了の一斉同報でない場合
には、ＮＯとしてＳ１を再実行させる一方、１サイクル
終了の一斉同報である場合には、ＹＥＳとしてＳ１２を
実行させることになる（Ｓ１１）。従って、この場合に
は、入力情報信号が１サイクル終了の一斉同報であるた
め、Ｓ１１からＳ１２へ実行が移されることになり、受
信用ＦＩＦＯ７に記憶された情報データを黒板式メモリ
領域５ｂの他情報記憶領域５ｄ…にＤＭＡ６により転送
させた後（Ｓ１２）、Ｓ１を再実行させることになる。

【００３１】このように、本実施例のトークンパッシン
グ方式のＬＡＮは、情報データを記憶する受信用および
送信用ＦＩＦＯ７・８を制御装置１に有し、黒板式メモ
リ領域５ｂおよびユーザメモリ領域５ａを有したメモリ
５とプロトコルハンドラ１２とを受信用および送信用Ｆ
ＩＦＯ７・８を介して接続させている。従って、上記の
メモリ５およびＣＰＵ４が接続された第１バスライン９
は、受信用および送信用ＦＩＦＯ７・８によりプロトコ
ルハンドラ１２が接続された第２バスライン１０と分離
された状態になっており、また、制御装置１がネットワ
ークのアクセス権を得て情報データを送信する場合に
は、送信用ＦＩＦＯ８からプロトコルハンドラ１２へ情
報データを出力することで対応できるようになってい
る。

【００３２】これにより、ＣＰＵ４は、第１バスライン
９が情報データの送信時に影響を受けないため、メモリ
５のユーザメモリ領域５ａ等へのアクセスが自由とな
り、情報データの送信時に中断時間を生じることがな
い。また、図３に示すように、制御装置Ａ・Ｂ・Ｃ・Ｄ
・…・Ｘが情報データの送信の完了に要する時間は、第
２バスライン１０が第１バスライン９のＣＰＵ４の動作
に影響を受けないため、プロトコルハンドラ１２がドラ
イバ・レシーバ１３を介して情報データを出力する出力
時間１５ａ…のみに短縮されることになる。そして、こ
の時間短縮は、システム全体の制御周期を減少させるこ
とから制御を短時間で実行させることを可能にしてい
る。

【００３３】

【発明の効果】本発明のトークンパッシング方式のＬＡ
Ｎは、以上のように、複数の制御装置が情報伝送路を介
して接続され、全制御装置の情報データが各制御装置で
記憶されるものであり、上記制御装置は、情報伝送路を
介して情報データを送受信する情報送受信部と、全制御
装置の情報データを記憶する黒板式メモリ領域が形成さ
れた記憶手段およびこの記憶手段にアクセス可能な制御
手段を有した情報処理部とを有している。そして、上記
情報処理部と情報送受信部とは、上記黒板式メモリ領域
に記憶された情報データと同一の情報データを保持可能
であると共に、保持した情報データを情報処理部と情報
送受信部とに入出力可能な情報保持手段を介して接続さ
れている構成である。

【００３４】これにより、制御装置の情報処理部と情報
送受信部とが情報保持手段により分離された状態になっ
ているため、情報処理部の制御手段の動作で情報保持手
段から情報送受信部を介しての情報データの送信に影響
を受けることがない。従って、制御装置が情報データの
送信の完了に要する時間が、情報保持手段が情報送受信
部を介して情報データを出力する出力時間のみに短縮さ
れることで、システム全体の制御周期の減少による制御
の短時間化を可能にするという効果を奏する。

【００３５】

【図面の簡単な説明】

【図１】本発明の制御装置のブロック図である。

【図２】各制御装置をトークンパッシングバス方式で接
続した状態を示す説明図である。

【図３】各制御装置の情報データの送信状態を示す説明
図である。

【図４】通信制御用ルーチンのフローチャートである。

【図５】通信制御用ルーチンのフローチャートである。

【図６】従来例を示すものであり、制御装置のブロック
図である。

【図７】従来例を示すものであり、各制御装置の情報デ
ータの送信状態を示す説明図である。

【符号の説明】

１ 制御装置 ２ 情報伝送路 ３ 接続装置 ４ ＣＰＵ（情報処理部） ５ メモリ（情報処理部） ５ａ ユーザメモリ領域 ５ｂ 黒板式メモリ領域 ５ｃ 自情報記憶領域 ５ｄ 他情報記憶領域 ６ ＤＭＡ（情報処理部） ７ 受信用ＦＩＦＯ（情報保持手段） ８ 送信用ＦＩＦＯ（情報保持手段） ９ 第１バスライン １０ 第２バスライン １１ 通信部制御用シーケンサ（情報保持手段） １２ プロトコルハンドラ（情報送受信部） １３ ドライバ・レシーバ（情報送受信部） １４ 制御ライン

Claims (1)

1. 【特許請求の範囲】 【請求項１】複数の制御装置が情報伝送路を介して接続
   され、全制御装置の情報データが各制御装置で記憶され
   るトークンパッシング方式のＬＡＮにおいて、上記制御
   装置は、情報伝送路を介して情報データを送受信する情
   報送受信部と、全制御装置の情報データを記憶する黒板
   式メモリ領域が形成された記憶手段およびこの記憶手段
   にアクセス可能な制御手段を有した情報処理部とを有し
   ており、上記情報処理部と情報送受信部とは、上記黒板
   式メモリ領域に記憶された情報データと同一の情報デー
   タを保持可能であると共に、保持した情報データを情報
   処理部と情報送受信部とに入出力可能な情報保持手段を
   介して接続されていることを特徴とするトークンパッシ
   ング方式のＬＡＮ。