JPH0570850B2 - - Google Patents
Info
- Publication number
- JPH0570850B2 JPH0570850B2 JP5713385A JP5713385A JPH0570850B2 JP H0570850 B2 JPH0570850 B2 JP H0570850B2 JP 5713385 A JP5713385 A JP 5713385A JP 5713385 A JP5713385 A JP 5713385A JP H0570850 B2 JPH0570850 B2 JP H0570850B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003503 early effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、所定値の電流を安定に発生すること
の出来るIC（集積回路）化に適した定電流回路に
関するもので、特にアーリー効果に起因する電流
変化を防止し得る定電流回路に関する。
の出来るIC（集積回路）化に適した定電流回路に
関するもので、特にアーリー効果に起因する電流
変化を防止し得る定電流回路に関する。
(ロ) 従来の技術
低電圧で動作し、トランジスタの電流増幅率
（hFE）のバラツキに対して強い定電流回路として
第２図に示される如き回路が知られている。前記
第２図の定電流回路はその動作原理が
「PHILIPS TECHNICAL REVIEW」
VOLUME32、1971、No.１の「Integratedlinear
basic circuits」なる論文中に記載されているが、
ベース・コレクタが共通接続された第１トランジ
スタ１及び該第１トランジスタ１に電流ミラー接
続された第２トランジスタ２から成る第１電流ミ
ラー回路３と、ベース・コレクタが共通接続され
前記コレクタが前記第２トランジスタ２のコレク
タに接続された第３トランジスタ４及び該第３ト
ランジスタ４に電流ミラー接続され、コレクタが
前記第１トランジスタ１のコレクタに接続され、
エミツタが抵抗５に接続された第４トランジスタ
６かり成る第２電流ミラー回路７とから構成され
ている。いま、電源端子に電源電圧（＋Vcc）が
印加されると、十分大なる値を有する起動抵抗８
により第１及び第２トランジスタ１及び２のコレ
クタに起動電流I1が流れる。しかして、前記第２
トランジスタ２に流れる前記電流I1は第３トラン
ジスタ４のコレクタに流入するので、第４トラン
ジスタ６のコレクタには前記電流I1のn1倍（ただ
し、n1は第３及び第４トランジスタ４及び６の面
積比）の電流が流れる。前記第４トランジスタ６
のコレクタ電流がn1I1（＞I1）になると、それに応
じて第１トランジスタ１のコレクタ電流も増加
し、第２トランジスタ２のコレクタ電流の増加、
第３トランジスタ４のコレクタ電流の増加、第４
トランジスタ６のコレクタ電流の増加、第１トラ
ンジスタ１のコレクタ電流の更なる増加という正
帰還ループが生じて前記第１トランジスタ１のコ
レクタ電流が増加していく。そして、前記第１ト
ランジスタ１のコレクタ電流が所定値I0になる
と、第４トランジスタ６のエミツタに接続された
抵抗５の負帰還作用により前記第１トランジスタ
１のコレクタ電流の増加が停止し、定電流回路が
安定状態になる。その状態においては、第２乃至
第４トランジスタ２乃至６のコレクタ電流も等し
くI0となるので、第２図に示す如くベースが前記
第４トランジスタ６のベースに共通接続された出
力トランジスタ９を配置することにより、前記出
力トランジスタ９のコレクタに定電流I0を得るこ
とが出来る。
（hFE）のバラツキに対して強い定電流回路として
第２図に示される如き回路が知られている。前記
第２図の定電流回路はその動作原理が
「PHILIPS TECHNICAL REVIEW」
VOLUME32、1971、No.１の「Integratedlinear
basic circuits」なる論文中に記載されているが、
ベース・コレクタが共通接続された第１トランジ
スタ１及び該第１トランジスタ１に電流ミラー接
続された第２トランジスタ２から成る第１電流ミ
ラー回路３と、ベース・コレクタが共通接続され
前記コレクタが前記第２トランジスタ２のコレク
タに接続された第３トランジスタ４及び該第３ト
ランジスタ４に電流ミラー接続され、コレクタが
前記第１トランジスタ１のコレクタに接続され、
エミツタが抵抗５に接続された第４トランジスタ
６かり成る第２電流ミラー回路７とから構成され
ている。いま、電源端子に電源電圧（＋Vcc）が
印加されると、十分大なる値を有する起動抵抗８
により第１及び第２トランジスタ１及び２のコレ
クタに起動電流I1が流れる。しかして、前記第２
トランジスタ２に流れる前記電流I1は第３トラン
ジスタ４のコレクタに流入するので、第４トラン
ジスタ６のコレクタには前記電流I1のn1倍（ただ
し、n1は第３及び第４トランジスタ４及び６の面
積比）の電流が流れる。前記第４トランジスタ６
のコレクタ電流がn1I1（＞I1）になると、それに応
じて第１トランジスタ１のコレクタ電流も増加
し、第２トランジスタ２のコレクタ電流の増加、
第３トランジスタ４のコレクタ電流の増加、第４
トランジスタ６のコレクタ電流の増加、第１トラ
ンジスタ１のコレクタ電流の更なる増加という正
帰還ループが生じて前記第１トランジスタ１のコ
レクタ電流が増加していく。そして、前記第１ト
ランジスタ１のコレクタ電流が所定値I0になる
と、第４トランジスタ６のエミツタに接続された
抵抗５の負帰還作用により前記第１トランジスタ
１のコレクタ電流の増加が停止し、定電流回路が
安定状態になる。その状態においては、第２乃至
第４トランジスタ２乃至６のコレクタ電流も等し
くI0となるので、第２図に示す如くベースが前記
第４トランジスタ６のベースに共通接続された出
力トランジスタ９を配置することにより、前記出
力トランジスタ９のコレクタに定電流I0を得るこ
とが出来る。
前記定電流I0は、上述の説明から次式の如く設
定される。
定される。
I0＝１／R1・kT／ｑlnIS4／IS3 ……(1)
〔ただし、R1は抵抗５の抵抗値、Ｋはボルツマ
ン定数 Ｔは絶対温度、ｑは電子電荷 IS3、IS4
はそれぞれ第３、第４トランジスタ４，６の逆方
向飽和電流〕 前記第(1)式から明らかな如く、前記第１トラン
ジスタ１のコレクタに流れる定電流I0は、抵抗５
の値R1と第３及び第４トランジスタ４及び６の
面積比n1（＝IS4／IS3）と温度Ｔとによつてのみ決ま り、トランジスタの電流増幅率hFEやベース・エ
ミツタ間電圧VBEによつて影響されない為、第２
図の定電流回路はIC化に適したものである。ま
た、前記第(1)式から明らかな如く、第２図の定電
流回路から得られる定電流I0は正の温度特性を有
するので、負の温度特性を有する回路に前記定電
流I0を供給することにより、温度に対して変化し
ない回路を作成することが出来、例えば定電圧電
源用ICのバイアス回路として用いて好適である。
ン定数 Ｔは絶対温度、ｑは電子電荷 IS3、IS4
はそれぞれ第３、第４トランジスタ４，６の逆方
向飽和電流〕 前記第(1)式から明らかな如く、前記第１トラン
ジスタ１のコレクタに流れる定電流I0は、抵抗５
の値R1と第３及び第４トランジスタ４及び６の
面積比n1（＝IS4／IS3）と温度Ｔとによつてのみ決ま り、トランジスタの電流増幅率hFEやベース・エ
ミツタ間電圧VBEによつて影響されない為、第２
図の定電流回路はIC化に適したものである。ま
た、前記第(1)式から明らかな如く、第２図の定電
流回路から得られる定電流I0は正の温度特性を有
するので、負の温度特性を有する回路に前記定電
流I0を供給することにより、温度に対して変化し
ない回路を作成することが出来、例えば定電圧電
源用ICのバイアス回路として用いて好適である。
(ハ) 発明が解決しようとする問題点
しかしながら、第２図の定電流回路は、アーリ
ー効果が大となる為に電源電圧の変動により出力
電流が変化するという欠点及び電源リツプルに対
して弱いとう欠点を有している。第２図の定電流
回路の場合、第１及び第２トランジスタ１及び２
の整合度合と第３及び第４トランジスタ４及び６
の整合度合が良いことを条件としているが、前記
第１及び第３トランジスタ１及び４のコレクタ・
エミツタ間電圧がVBEとなるのに対し、前記第２
及び第４トランジスタ２及び６のコレクタ・エミ
ツタ間電圧がVCC−VBEとなるので、アーリー効
果により前記整合度合が悪化し、前記欠点が生じ
る。特に、IC化されたPNPトランジスタとして
は、一般にラテラルPNPトランジスタが使用さ
れるが、アーリー効果が大である為、前記欠点が
大きな問題になつていた。第２図の定電流回路の
電源電圧を定電圧化すれば、アーリー効果の影響
を除去することが出来る。しかしながら、電源電
圧の定電圧化は、減電圧特性の悪化を招くので、
1.5V電源を使用する低電源電圧ICでは、その様
な対策を行うことが出来ない。
ー効果が大となる為に電源電圧の変動により出力
電流が変化するという欠点及び電源リツプルに対
して弱いとう欠点を有している。第２図の定電流
回路の場合、第１及び第２トランジスタ１及び２
の整合度合と第３及び第４トランジスタ４及び６
の整合度合が良いことを条件としているが、前記
第１及び第３トランジスタ１及び４のコレクタ・
エミツタ間電圧がVBEとなるのに対し、前記第２
及び第４トランジスタ２及び６のコレクタ・エミ
ツタ間電圧がVCC−VBEとなるので、アーリー効
果により前記整合度合が悪化し、前記欠点が生じ
る。特に、IC化されたPNPトランジスタとして
は、一般にラテラルPNPトランジスタが使用さ
れるが、アーリー効果が大である為、前記欠点が
大きな問題になつていた。第２図の定電流回路の
電源電圧を定電圧化すれば、アーリー効果の影響
を除去することが出来る。しかしながら、電源電
圧の定電圧化は、減電圧特性の悪化を招くので、
1.5V電源を使用する低電源電圧ICでは、その様
な対策を行うことが出来ない。
(ニ) 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、第
２図の定電流回路の利点を保持しつつアーリー効
果の影響を除去する為、電流ミラー関係に接続さ
れた第１乃至第３トランジスタから成る第１電流
ミラー回路と、電流ミラー関係に接続され、コレ
クタが前記第２トランジスタのコレクタに、エミ
ツタが抵抗にそれぞれ接続された第４トランジス
タ及びコレクタが前記第３トランジスタのコレク
タに接続された第５トランジスタから成る第２電
流ミラー回路と、前記第３トランジスタのコレク
タ電流と前記第５トランジスタのコレクタ電流と
の差電流を前記第１トランジスタと帰還する第３
電流ミラー回路とを設けた点を特徴とする。
２図の定電流回路の利点を保持しつつアーリー効
果の影響を除去する為、電流ミラー関係に接続さ
れた第１乃至第３トランジスタから成る第１電流
ミラー回路と、電流ミラー関係に接続され、コレ
クタが前記第２トランジスタのコレクタに、エミ
ツタが抵抗にそれぞれ接続された第４トランジス
タ及びコレクタが前記第３トランジスタのコレク
タに接続された第５トランジスタから成る第２電
流ミラー回路と、前記第３トランジスタのコレク
タ電流と前記第５トランジスタのコレクタ電流と
の差電流を前記第１トランジスタと帰還する第３
電流ミラー回路とを設けた点を特徴とする。
(ホ) 作用
本発明に依れば、第２電流ミラー回路を構成す
る第４及び第５トランジスタと動作電圧（VCE）
が等しくVBEとなり、それに応じて第１電流ミラ
ー回路を構成する第１乃至第３トランジスタの動
作電圧も等しくVCC−VBEとなるので、アーリー
効果による影響を防止出来る。
る第４及び第５トランジスタと動作電圧（VCE）
が等しくVBEとなり、それに応じて第１電流ミラ
ー回路を構成する第１乃至第３トランジスタの動
作電圧も等しくVCC−VBEとなるので、アーリー
効果による影響を防止出来る。
(ヘ) 実施例
第１図は、本発明の一実施例を示す回路図で、
１０はベース・コレクタが共通接続され、エミツ
タが電源（＋VCC）に接続された第１トランジス
タ１１と、ベース及びエミツタがそれぞれ前記第
１トランジスタ１１のベース及びエミツタに共通
接続された第２、第３トランジスタ１２，１３と
から成る第１電流ミラー回路、１４はベース・コ
レクタが共通接続され、コレクタが前記第２トラ
ンジスタ１２のコレクタに、エミツタが抵抗１５
を介してアースに接続された第４トランジスタ１
６と、ベースが前記第４トランジスタ１６のベー
スに、コレクタが前記第３トランジスタ１３のコ
レクタ、エミツタがアースにそれぞれ接続された
第５トランジスタ１７とから成る第２電流ミラー
回路、１８はコレクタ・ベースが共通接続され、
コレクタが前記第５トランジスタ１７のコレクタ
に、エミツタがアースにそれぞれ接続された第６
トランジスタ１９と、ベース及びエミツタが前記
第６トランジスタ１９に共通接続され、コレクタ
が前記第１トランジスタ１１のコレクタに接続さ
れた第７トランジスタ２０とから成る第３電流ミ
ラー回路、２１は超動抵抗、２２は前記第７トラ
ンジスタ２０のコレクタ電流と等しい電流が出力
電流として取り出す第１出力トランジスタ、及び
２３は前記第５トランジスタ１７のコレクタ電流
と等しい電流を出力電流として取り出す第２出力
トランジスタである。尚、第３トランジスタ１３
の面積は第２トランジスタ１２の面積の２倍に設
定されており、第４トランジスタ１６の面積は第
５トランジスタ１７の面積の２倍に設定されてい
る。
１０はベース・コレクタが共通接続され、エミツ
タが電源（＋VCC）に接続された第１トランジス
タ１１と、ベース及びエミツタがそれぞれ前記第
１トランジスタ１１のベース及びエミツタに共通
接続された第２、第３トランジスタ１２，１３と
から成る第１電流ミラー回路、１４はベース・コ
レクタが共通接続され、コレクタが前記第２トラ
ンジスタ１２のコレクタに、エミツタが抵抗１５
を介してアースに接続された第４トランジスタ１
６と、ベースが前記第４トランジスタ１６のベー
スに、コレクタが前記第３トランジスタ１３のコ
レクタ、エミツタがアースにそれぞれ接続された
第５トランジスタ１７とから成る第２電流ミラー
回路、１８はコレクタ・ベースが共通接続され、
コレクタが前記第５トランジスタ１７のコレクタ
に、エミツタがアースにそれぞれ接続された第６
トランジスタ１９と、ベース及びエミツタが前記
第６トランジスタ１９に共通接続され、コレクタ
が前記第１トランジスタ１１のコレクタに接続さ
れた第７トランジスタ２０とから成る第３電流ミ
ラー回路、２１は超動抵抗、２２は前記第７トラ
ンジスタ２０のコレクタ電流と等しい電流が出力
電流として取り出す第１出力トランジスタ、及び
２３は前記第５トランジスタ１７のコレクタ電流
と等しい電流を出力電流として取り出す第２出力
トランジスタである。尚、第３トランジスタ１３
の面積は第２トランジスタ１２の面積の２倍に設
定されており、第４トランジスタ１６の面積は第
５トランジスタ１７の面積の２倍に設定されてい
る。
次に動作を説明する。電源電圧（＋VCC）を印
加すると、超動抵抗２１に初期電流が流れ、第１
及び第２トランジスタ１１及び１２にI1のコレク
タ電流が流れるとともに第３トランジスタ１３に
2I1のコレクタ電流が流れる。そして、前記第２
トランジスタ１２のコレクタ電流I1は第４トラン
ジスタ１６に流入し、前記コレクタ電流I1が小さ
い間は抵抗１５における電圧降下が無視出来るの
で、第５トランジスタ１７のコレクタ電流が1/2
I1になる。前記第３トランジスタ１３のコレクタ
電流は2I1、前記第５トランジスタ１７のコレク
タ電流は1/2I1になるので、差電流3/2I1が発生し
該差電流3/2I1が第６トランジスタ１９のコレク
タ電流となり、第７トランジスタ２０のコレクタ
電流も3/2I1になる。しかして、前記第７トラン
ジスタ２０のコレクタ電流3/2I1は第１トランジ
スタ１１のコレクタ電流となるので、前記第１ト
ランジスタ１１のコレクタ電流の増加、第２及び
第３トランジスタ１２及び１３のコレクタ電流の
増加、第４及び第５トランジスタ１６及び１７の
コレクタ電流の増加、前記第３トランジスタ１３
のコレクタ電流と前記第５トランジスタ１７のコ
レクタ電流との差電流の増加、第６及び第７トラ
ンジスタ１９及び２０のコレクタ電流の増加、前
記第１トランジスタ１１のコレクタ電流と増加と
いう正帰還ループが形成され、前記第１トランジ
スタ１１のコレクタ電流が次第に増加していく。
それに対し、第４トランジスタ１６のエミツタに
接続された抵抗１５は負帰還作用を呈し、前記第
４トランジスタ１６のコレクタ電流（＝エミツタ
電流）が増加するとその電圧降下が大となり、前
記第４トランジスタ１６のエミツタ電圧を上昇さ
せる。その結果、第２電流ミラー回路１４のミラ
ー比が「1/2」から徐々し増大し、最終的に「１」
になつて、第１図の定電流回路が安定状態に達す
る。安定状態に達したときの第１トランジスタ１
１のコレクタ電流をI0とすれば、第２トランジス
タ１２のコレクタ電流がI0、第３トランジスタ１
３のコレクタ電流が2I0、第４及び第５トランジ
スタ１６及び１７のコレクタ電流がI0になるの
で、前記第３トランジスタ１３のコレクタ電流と
前記第５トランジスタ１７のコレクタ電流との差
電流がI0になり、第６及び第７トランジスタ１９
及び２０のコレクタ電流もI0になる。尚、第１図
の動作説明において、超動抵抗２１に流れる電流
及び各トランジスタのベース電流は前記各トラン
ジスタのコレクタ電流に比べ十分小であるので、
説明の便宜上省略している。また、第２及び第３
トランジスタ１２及び１３の面積比と第４及び第
５トランジスタ１６及び１７の面積比は、実施例
に限定されるものではない。
加すると、超動抵抗２１に初期電流が流れ、第１
及び第２トランジスタ１１及び１２にI1のコレク
タ電流が流れるとともに第３トランジスタ１３に
2I1のコレクタ電流が流れる。そして、前記第２
トランジスタ１２のコレクタ電流I1は第４トラン
ジスタ１６に流入し、前記コレクタ電流I1が小さ
い間は抵抗１５における電圧降下が無視出来るの
で、第５トランジスタ１７のコレクタ電流が1/2
I1になる。前記第３トランジスタ１３のコレクタ
電流は2I1、前記第５トランジスタ１７のコレク
タ電流は1/2I1になるので、差電流3/2I1が発生し
該差電流3/2I1が第６トランジスタ１９のコレク
タ電流となり、第７トランジスタ２０のコレクタ
電流も3/2I1になる。しかして、前記第７トラン
ジスタ２０のコレクタ電流3/2I1は第１トランジ
スタ１１のコレクタ電流となるので、前記第１ト
ランジスタ１１のコレクタ電流の増加、第２及び
第３トランジスタ１２及び１３のコレクタ電流の
増加、第４及び第５トランジスタ１６及び１７の
コレクタ電流の増加、前記第３トランジスタ１３
のコレクタ電流と前記第５トランジスタ１７のコ
レクタ電流との差電流の増加、第６及び第７トラ
ンジスタ１９及び２０のコレクタ電流の増加、前
記第１トランジスタ１１のコレクタ電流と増加と
いう正帰還ループが形成され、前記第１トランジ
スタ１１のコレクタ電流が次第に増加していく。
それに対し、第４トランジスタ１６のエミツタに
接続された抵抗１５は負帰還作用を呈し、前記第
４トランジスタ１６のコレクタ電流（＝エミツタ
電流）が増加するとその電圧降下が大となり、前
記第４トランジスタ１６のエミツタ電圧を上昇さ
せる。その結果、第２電流ミラー回路１４のミラ
ー比が「1/2」から徐々し増大し、最終的に「１」
になつて、第１図の定電流回路が安定状態に達す
る。安定状態に達したときの第１トランジスタ１
１のコレクタ電流をI0とすれば、第２トランジス
タ１２のコレクタ電流がI0、第３トランジスタ１
３のコレクタ電流が2I0、第４及び第５トランジ
スタ１６及び１７のコレクタ電流がI0になるの
で、前記第３トランジスタ１３のコレクタ電流と
前記第５トランジスタ１７のコレクタ電流との差
電流がI0になり、第６及び第７トランジスタ１９
及び２０のコレクタ電流もI0になる。尚、第１図
の動作説明において、超動抵抗２１に流れる電流
及び各トランジスタのベース電流は前記各トラン
ジスタのコレクタ電流に比べ十分小であるので、
説明の便宜上省略している。また、第２及び第３
トランジスタ１２及び１３の面積比と第４及び第
５トランジスタ１６及び１７の面積比は、実施例
に限定されるものではない。
前記安定状態における第１トランジスタ１１の
コレクタ電流I0は、 I0＝１／R2・kT／ｑlnlS4／IS5 ……(2) 〔ただし、R2は抵抗１５の抵抗値 IS4、IS5第４、
第５トランジスタ１６，１７の逆方向飽和電流〕 となる。前記第(2)式から明らかな如く、前記コレ
クタ電流I0は、第２図の従来回路と同様、抵抗１
５の値と第４及び第５トランジスタ１６及び１７
の面積比と温度とに応じて決まり、トランジスタ
の電流増幅率hFEやベース・エミツタ間電圧VBEと
無関係になり、かつ正の温度特性を有する様にな
る。
コレクタ電流I0は、 I0＝１／R2・kT／ｑlnlS4／IS5 ……(2) 〔ただし、R2は抵抗１５の抵抗値 IS4、IS5第４、
第５トランジスタ１６，１７の逆方向飽和電流〕 となる。前記第(2)式から明らかな如く、前記コレ
クタ電流I0は、第２図の従来回路と同様、抵抗１
５の値と第４及び第５トランジスタ１６及び１７
の面積比と温度とに応じて決まり、トランジスタ
の電流増幅率hFEやベース・エミツタ間電圧VBEと
無関係になり、かつ正の温度特性を有する様にな
る。
また、第４トランジスタ１６はコレクタ・ベー
スが共通接続されるので、そのコレクタ・エミツ
タ間電圧VCEは、ベース・エミツタ間電圧VBEに
等しくなと、第５トランジスタ１７のコレクタ・
エミツタ間には第６トランジスタ１９のベース・
エミツタが並列接続されるので、前記第５トラン
ジスタ１７のコレクタ・エミツタ間電圧VCEも
VBEとなる。その結果第２及び３トランジスタ１
２及び１３のコレクタ・エミツタ間電圧VCEは
VCC−VBEになる。従つて、第２及び第３トラン
ジスタ１２及び１３のコレクタ・エミツタ間電圧
の整合と第４及び第５トランジスタ１６及び１７
のコレクタ・エミツタ間電圧の整合とを取ること
が出来、アーリー効果に起因する電流変化を防止
出来る。
スが共通接続されるので、そのコレクタ・エミツ
タ間電圧VCEは、ベース・エミツタ間電圧VBEに
等しくなと、第５トランジスタ１７のコレクタ・
エミツタ間には第６トランジスタ１９のベース・
エミツタが並列接続されるので、前記第５トラン
ジスタ１７のコレクタ・エミツタ間電圧VCEも
VBEとなる。その結果第２及び３トランジスタ１
２及び１３のコレクタ・エミツタ間電圧VCEは
VCC−VBEになる。従つて、第２及び第３トラン
ジスタ１２及び１３のコレクタ・エミツタ間電圧
の整合と第４及び第５トランジスタ１６及び１７
のコレクタ・エミツタ間電圧の整合とを取ること
が出来、アーリー効果に起因する電流変化を防止
出来る。
第７トランジスタ２０のベース及びエミツタに
ベース及びエミツタが共通接続された第１出力ト
ランジスタ２２のコレクタには、前記第７トラン
ジスタ２０に流れる安定化されたコレクタ電流I0
と等しい電流が得られる。同様に、第５トランジ
スタ１７のベース及びエミツタにベース及びエミ
ツタが共通接続された第２出力トランジスタ２３
のコレクタには、前記第５トランジスタ１７に流
れる安定化されたコレクタ電流と等しい電流が得
られる。従つて、被バイアス回路に前記第１もし
くは第２出力トランジスタ２２もしくは２３のコ
レクタを接続すれば、前記被バイサス回路を定電
流バイアスすることが出来る。
ベース及びエミツタが共通接続された第１出力ト
ランジスタ２２のコレクタには、前記第７トラン
ジスタ２０に流れる安定化されたコレクタ電流I0
と等しい電流が得られる。同様に、第５トランジ
スタ１７のベース及びエミツタにベース及びエミ
ツタが共通接続された第２出力トランジスタ２３
のコレクタには、前記第５トランジスタ１７に流
れる安定化されたコレクタ電流と等しい電流が得
られる。従つて、被バイアス回路に前記第１もし
くは第２出力トランジスタ２２もしくは２３のコ
レクタを接続すれば、前記被バイサス回路を定電
流バイアスすることが出来る。
(ト) 発明の効果
以上述べた如く、本発明に依れば、トランジス
タの電流増幅率hFEやベース・エミツタ間電圧VBE
と無関係な安定した定電流を得ることが出来るの
で、特にIC化に適した定電流回路を提供出来る。
また、本発明に依れば、正の温度特性を有する定
電流が得ることが出来るので、負の温度特性を有
する被バイアス回路に前記定電流を供給すれば、
温度変化に対して安定な回路得ることが出来る。
更に、本発明に依れば、主要トランジスタのコレ
クタ・エミツタ間電圧を等しく出来、アーリー効
果に起因する電流変化を防止出来るので対電源電
圧特性や対電源リツプル特性に優れた定電流回路
を提供出来る。
タの電流増幅率hFEやベース・エミツタ間電圧VBE
と無関係な安定した定電流を得ることが出来るの
で、特にIC化に適した定電流回路を提供出来る。
また、本発明に依れば、正の温度特性を有する定
電流が得ることが出来るので、負の温度特性を有
する被バイアス回路に前記定電流を供給すれば、
温度変化に対して安定な回路得ることが出来る。
更に、本発明に依れば、主要トランジスタのコレ
クタ・エミツタ間電圧を等しく出来、アーリー効
果に起因する電流変化を防止出来るので対電源電
圧特性や対電源リツプル特性に優れた定電流回路
を提供出来る。
第１図は、本発明の一実施例を示す回路図、及
び第２図は従来の定電流回路を示す回路図であ
る。 主な図番の説明、１０……第１電流ミラー回
路、１１……第１トランジスタ、１２……第２ト
ランジスタ、１３……第３トランジスタ、１４…
…第２電流ミラー回路、１５……抵抗、１６……
第４トランジスタ、１７……第５トランジスタ、
１８……第３電流ミラー回路。
び第２図は従来の定電流回路を示す回路図であ
る。 主な図番の説明、１０……第１電流ミラー回
路、１１……第１トランジスタ、１２……第２ト
ランジスタ、１３……第３トランジスタ、１４…
…第２電流ミラー回路、１５……抵抗、１６……
第４トランジスタ、１７……第５トランジスタ、
１８……第３電流ミラー回路。
Claims (1)
- １ ベース・コレクタが共通接続された第１ラン
ジスタ及び該第１トラジスタに電流ミラー接続さ
れた第２、第３トラジスタから成る第１電流ミラ
ー回路と、ベース・コレクタが共通接続され、エ
ミツタに抵抗が接続された第４トランジスタ及び
該第４トラジスタに電流ミラー接続された第５ト
ランシスタから成り、前記第４トランジスタのコ
レクタが前記第２トランジスタのコレクタに、前
記第５トランジスタのコレクタが前記第３トラン
ジスタのコレクタにそれぞれ接続された第２電流
ミラー回路と、ベース・コレクタが共通に前記第
５トランジスタのコレクタに接続された第６トラ
ンジスタ及び該第６トランジスタに電流ミラー接
続された第７トランジスタとから成り、前記第３
トランジスタのコレクタ電流と前記第５トランジ
スタのコレクタ電流との差電流を前記第１トラン
ジスタのコレクタに帰還する第３電流ミラー回路
とによつて構成され、前記第１及び第３トランジ
スタのミラー比を前記第１及び第２トランジスタ
のミラー比よりも大に設定するとともに、前記第
４トランジスタの面積を前記第５トランジスタの
面積よりも大に設定し、前記第１トランジスタと
コレクタ電流を一定にしたことを特徴とする定電
流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5713385A JPS61214013A (ja) | 1985-03-20 | 1985-03-20 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5713385A JPS61214013A (ja) | 1985-03-20 | 1985-03-20 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214013A JPS61214013A (ja) | 1986-09-22 |
| JPH0570850B2 true JPH0570850B2 (ja) | 1993-10-06 |
Family
ID=13047060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5713385A Granted JPS61214013A (ja) | 1985-03-20 | 1985-03-20 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214013A (ja) |
-
1985
- 1985-03-20 JP JP5713385A patent/JPS61214013A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61214013A (ja) | 1986-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH0123802B2 (ja) | ||
| JPH07104372B2 (ja) | 電圧比較回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JPH0570850B2 (ja) | ||
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0477329B2 (ja) | ||
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS645369Y2 (ja) | ||
| JPH06236219A (ja) | 定電流回路 | |
| JP2572755B2 (ja) | 定電圧回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH0546096Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH06260925A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |