JPH0570850B2 - - Google Patents
Info
- Publication number
- JPH0570850B2 JPH0570850B2 JP5713385A JP5713385A JPH0570850B2 JP H0570850 B2 JPH0570850 B2 JP H0570850B2 JP 5713385 A JP5713385 A JP 5713385A JP 5713385 A JP5713385 A JP 5713385A JP H0570850 B2 JPH0570850 B2 JP H0570850B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- current
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003503 early effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、所定値の電流を安定に発生すること
の出来るIC(集積回路)化に適した定電流回路に
関するもので、特にアーリー効果に起因する電流
変化を防止し得る定電流回路に関する。
の出来るIC(集積回路)化に適した定電流回路に
関するもので、特にアーリー効果に起因する電流
変化を防止し得る定電流回路に関する。
(ロ) 従来の技術
低電圧で動作し、トランジスタの電流増幅率
(hFE)のバラツキに対して強い定電流回路として
第2図に示される如き回路が知られている。前記
第2図の定電流回路はその動作原理が
「PHILIPS TECHNICAL REVIEW」
VOLUME32、1971、No.1の「Integratedlinear
basic circuits」なる論文中に記載されているが、
ベース・コレクタが共通接続された第1トランジ
スタ1及び該第1トランジスタ1に電流ミラー接
続された第2トランジスタ2から成る第1電流ミ
ラー回路3と、ベース・コレクタが共通接続され
前記コレクタが前記第2トランジスタ2のコレク
タに接続された第3トランジスタ4及び該第3ト
ランジスタ4に電流ミラー接続され、コレクタが
前記第1トランジスタ1のコレクタに接続され、
エミツタが抵抗5に接続された第4トランジスタ
6かり成る第2電流ミラー回路7とから構成され
ている。いま、電源端子に電源電圧(+Vcc)が
印加されると、十分大なる値を有する起動抵抗8
により第1及び第2トランジスタ1及び2のコレ
クタに起動電流I1が流れる。しかして、前記第2
トランジスタ2に流れる前記電流I1は第3トラン
ジスタ4のコレクタに流入するので、第4トラン
ジスタ6のコレクタには前記電流I1のn1倍(ただ
し、n1は第3及び第4トランジスタ4及び6の面
積比)の電流が流れる。前記第4トランジスタ6
のコレクタ電流がn1I1(>I1)になると、それに応
じて第1トランジスタ1のコレクタ電流も増加
し、第2トランジスタ2のコレクタ電流の増加、
第3トランジスタ4のコレクタ電流の増加、第4
トランジスタ6のコレクタ電流の増加、第1トラ
ンジスタ1のコレクタ電流の更なる増加という正
帰還ループが生じて前記第1トランジスタ1のコ
レクタ電流が増加していく。そして、前記第1ト
ランジスタ1のコレクタ電流が所定値I0になる
と、第4トランジスタ6のエミツタに接続された
抵抗5の負帰還作用により前記第1トランジスタ
1のコレクタ電流の増加が停止し、定電流回路が
安定状態になる。その状態においては、第2乃至
第4トランジスタ2乃至6のコレクタ電流も等し
くI0となるので、第2図に示す如くベースが前記
第4トランジスタ6のベースに共通接続された出
力トランジスタ9を配置することにより、前記出
力トランジスタ9のコレクタに定電流I0を得るこ
とが出来る。
(hFE)のバラツキに対して強い定電流回路として
第2図に示される如き回路が知られている。前記
第2図の定電流回路はその動作原理が
「PHILIPS TECHNICAL REVIEW」
VOLUME32、1971、No.1の「Integratedlinear
basic circuits」なる論文中に記載されているが、
ベース・コレクタが共通接続された第1トランジ
スタ1及び該第1トランジスタ1に電流ミラー接
続された第2トランジスタ2から成る第1電流ミ
ラー回路3と、ベース・コレクタが共通接続され
前記コレクタが前記第2トランジスタ2のコレク
タに接続された第3トランジスタ4及び該第3ト
ランジスタ4に電流ミラー接続され、コレクタが
前記第1トランジスタ1のコレクタに接続され、
エミツタが抵抗5に接続された第4トランジスタ
6かり成る第2電流ミラー回路7とから構成され
ている。いま、電源端子に電源電圧(+Vcc)が
印加されると、十分大なる値を有する起動抵抗8
により第1及び第2トランジスタ1及び2のコレ
クタに起動電流I1が流れる。しかして、前記第2
トランジスタ2に流れる前記電流I1は第3トラン
ジスタ4のコレクタに流入するので、第4トラン
ジスタ6のコレクタには前記電流I1のn1倍(ただ
し、n1は第3及び第4トランジスタ4及び6の面
積比)の電流が流れる。前記第4トランジスタ6
のコレクタ電流がn1I1(>I1)になると、それに応
じて第1トランジスタ1のコレクタ電流も増加
し、第2トランジスタ2のコレクタ電流の増加、
第3トランジスタ4のコレクタ電流の増加、第4
トランジスタ6のコレクタ電流の増加、第1トラ
ンジスタ1のコレクタ電流の更なる増加という正
帰還ループが生じて前記第1トランジスタ1のコ
レクタ電流が増加していく。そして、前記第1ト
ランジスタ1のコレクタ電流が所定値I0になる
と、第4トランジスタ6のエミツタに接続された
抵抗5の負帰還作用により前記第1トランジスタ
1のコレクタ電流の増加が停止し、定電流回路が
安定状態になる。その状態においては、第2乃至
第4トランジスタ2乃至6のコレクタ電流も等し
くI0となるので、第2図に示す如くベースが前記
第4トランジスタ6のベースに共通接続された出
力トランジスタ9を配置することにより、前記出
力トランジスタ9のコレクタに定電流I0を得るこ
とが出来る。
前記定電流I0は、上述の説明から次式の如く設
定される。
定される。
I0=1/R1・kT/qlnIS4/IS3 ……(1)
〔ただし、R1は抵抗5の抵抗値、Kはボルツマ
ン定数 Tは絶対温度、qは電子電荷 IS3、IS4
はそれぞれ第3、第4トランジスタ4,6の逆方
向飽和電流〕 前記第(1)式から明らかな如く、前記第1トラン
ジスタ1のコレクタに流れる定電流I0は、抵抗5
の値R1と第3及び第4トランジスタ4及び6の
面積比n1(=IS4/IS3)と温度Tとによつてのみ決ま り、トランジスタの電流増幅率hFEやベース・エ
ミツタ間電圧VBEによつて影響されない為、第2
図の定電流回路はIC化に適したものである。ま
た、前記第(1)式から明らかな如く、第2図の定電
流回路から得られる定電流I0は正の温度特性を有
するので、負の温度特性を有する回路に前記定電
流I0を供給することにより、温度に対して変化し
ない回路を作成することが出来、例えば定電圧電
源用ICのバイアス回路として用いて好適である。
ン定数 Tは絶対温度、qは電子電荷 IS3、IS4
はそれぞれ第3、第4トランジスタ4,6の逆方
向飽和電流〕 前記第(1)式から明らかな如く、前記第1トラン
ジスタ1のコレクタに流れる定電流I0は、抵抗5
の値R1と第3及び第4トランジスタ4及び6の
面積比n1(=IS4/IS3)と温度Tとによつてのみ決ま り、トランジスタの電流増幅率hFEやベース・エ
ミツタ間電圧VBEによつて影響されない為、第2
図の定電流回路はIC化に適したものである。ま
た、前記第(1)式から明らかな如く、第2図の定電
流回路から得られる定電流I0は正の温度特性を有
するので、負の温度特性を有する回路に前記定電
流I0を供給することにより、温度に対して変化し
ない回路を作成することが出来、例えば定電圧電
源用ICのバイアス回路として用いて好適である。
(ハ) 発明が解決しようとする問題点
しかしながら、第2図の定電流回路は、アーリ
ー効果が大となる為に電源電圧の変動により出力
電流が変化するという欠点及び電源リツプルに対
して弱いとう欠点を有している。第2図の定電流
回路の場合、第1及び第2トランジスタ1及び2
の整合度合と第3及び第4トランジスタ4及び6
の整合度合が良いことを条件としているが、前記
第1及び第3トランジスタ1及び4のコレクタ・
エミツタ間電圧がVBEとなるのに対し、前記第2
及び第4トランジスタ2及び6のコレクタ・エミ
ツタ間電圧がVCC−VBEとなるので、アーリー効
果により前記整合度合が悪化し、前記欠点が生じ
る。特に、IC化されたPNPトランジスタとして
は、一般にラテラルPNPトランジスタが使用さ
れるが、アーリー効果が大である為、前記欠点が
大きな問題になつていた。第2図の定電流回路の
電源電圧を定電圧化すれば、アーリー効果の影響
を除去することが出来る。しかしながら、電源電
圧の定電圧化は、減電圧特性の悪化を招くので、
1.5V電源を使用する低電源電圧ICでは、その様
な対策を行うことが出来ない。
ー効果が大となる為に電源電圧の変動により出力
電流が変化するという欠点及び電源リツプルに対
して弱いとう欠点を有している。第2図の定電流
回路の場合、第1及び第2トランジスタ1及び2
の整合度合と第3及び第4トランジスタ4及び6
の整合度合が良いことを条件としているが、前記
第1及び第3トランジスタ1及び4のコレクタ・
エミツタ間電圧がVBEとなるのに対し、前記第2
及び第4トランジスタ2及び6のコレクタ・エミ
ツタ間電圧がVCC−VBEとなるので、アーリー効
果により前記整合度合が悪化し、前記欠点が生じ
る。特に、IC化されたPNPトランジスタとして
は、一般にラテラルPNPトランジスタが使用さ
れるが、アーリー効果が大である為、前記欠点が
大きな問題になつていた。第2図の定電流回路の
電源電圧を定電圧化すれば、アーリー効果の影響
を除去することが出来る。しかしながら、電源電
圧の定電圧化は、減電圧特性の悪化を招くので、
1.5V電源を使用する低電源電圧ICでは、その様
な対策を行うことが出来ない。
(ニ) 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、第
2図の定電流回路の利点を保持しつつアーリー効
果の影響を除去する為、電流ミラー関係に接続さ
れた第1乃至第3トランジスタから成る第1電流
ミラー回路と、電流ミラー関係に接続され、コレ
クタが前記第2トランジスタのコレクタに、エミ
ツタが抵抗にそれぞれ接続された第4トランジス
タ及びコレクタが前記第3トランジスタのコレク
タに接続された第5トランジスタから成る第2電
流ミラー回路と、前記第3トランジスタのコレク
タ電流と前記第5トランジスタのコレクタ電流と
の差電流を前記第1トランジスタと帰還する第3
電流ミラー回路とを設けた点を特徴とする。
2図の定電流回路の利点を保持しつつアーリー効
果の影響を除去する為、電流ミラー関係に接続さ
れた第1乃至第3トランジスタから成る第1電流
ミラー回路と、電流ミラー関係に接続され、コレ
クタが前記第2トランジスタのコレクタに、エミ
ツタが抵抗にそれぞれ接続された第4トランジス
タ及びコレクタが前記第3トランジスタのコレク
タに接続された第5トランジスタから成る第2電
流ミラー回路と、前記第3トランジスタのコレク
タ電流と前記第5トランジスタのコレクタ電流と
の差電流を前記第1トランジスタと帰還する第3
電流ミラー回路とを設けた点を特徴とする。
(ホ) 作用
本発明に依れば、第2電流ミラー回路を構成す
る第4及び第5トランジスタと動作電圧(VCE)
が等しくVBEとなり、それに応じて第1電流ミラ
ー回路を構成する第1乃至第3トランジスタの動
作電圧も等しくVCC−VBEとなるので、アーリー
効果による影響を防止出来る。
る第4及び第5トランジスタと動作電圧(VCE)
が等しくVBEとなり、それに応じて第1電流ミラ
ー回路を構成する第1乃至第3トランジスタの動
作電圧も等しくVCC−VBEとなるので、アーリー
効果による影響を防止出来る。
(ヘ) 実施例
第1図は、本発明の一実施例を示す回路図で、
10はベース・コレクタが共通接続され、エミツ
タが電源(+VCC)に接続された第1トランジス
タ11と、ベース及びエミツタがそれぞれ前記第
1トランジスタ11のベース及びエミツタに共通
接続された第2、第3トランジスタ12,13と
から成る第1電流ミラー回路、14はベース・コ
レクタが共通接続され、コレクタが前記第2トラ
ンジスタ12のコレクタに、エミツタが抵抗15
を介してアースに接続された第4トランジスタ1
6と、ベースが前記第4トランジスタ16のベー
スに、コレクタが前記第3トランジスタ13のコ
レクタ、エミツタがアースにそれぞれ接続された
第5トランジスタ17とから成る第2電流ミラー
回路、18はコレクタ・ベースが共通接続され、
コレクタが前記第5トランジスタ17のコレクタ
に、エミツタがアースにそれぞれ接続された第6
トランジスタ19と、ベース及びエミツタが前記
第6トランジスタ19に共通接続され、コレクタ
が前記第1トランジスタ11のコレクタに接続さ
れた第7トランジスタ20とから成る第3電流ミ
ラー回路、21は超動抵抗、22は前記第7トラ
ンジスタ20のコレクタ電流と等しい電流が出力
電流として取り出す第1出力トランジスタ、及び
23は前記第5トランジスタ17のコレクタ電流
と等しい電流を出力電流として取り出す第2出力
トランジスタである。尚、第3トランジスタ13
の面積は第2トランジスタ12の面積の2倍に設
定されており、第4トランジスタ16の面積は第
5トランジスタ17の面積の2倍に設定されてい
る。
10はベース・コレクタが共通接続され、エミツ
タが電源(+VCC)に接続された第1トランジス
タ11と、ベース及びエミツタがそれぞれ前記第
1トランジスタ11のベース及びエミツタに共通
接続された第2、第3トランジスタ12,13と
から成る第1電流ミラー回路、14はベース・コ
レクタが共通接続され、コレクタが前記第2トラ
ンジスタ12のコレクタに、エミツタが抵抗15
を介してアースに接続された第4トランジスタ1
6と、ベースが前記第4トランジスタ16のベー
スに、コレクタが前記第3トランジスタ13のコ
レクタ、エミツタがアースにそれぞれ接続された
第5トランジスタ17とから成る第2電流ミラー
回路、18はコレクタ・ベースが共通接続され、
コレクタが前記第5トランジスタ17のコレクタ
に、エミツタがアースにそれぞれ接続された第6
トランジスタ19と、ベース及びエミツタが前記
第6トランジスタ19に共通接続され、コレクタ
が前記第1トランジスタ11のコレクタに接続さ
れた第7トランジスタ20とから成る第3電流ミ
ラー回路、21は超動抵抗、22は前記第7トラ
ンジスタ20のコレクタ電流と等しい電流が出力
電流として取り出す第1出力トランジスタ、及び
23は前記第5トランジスタ17のコレクタ電流
と等しい電流を出力電流として取り出す第2出力
トランジスタである。尚、第3トランジスタ13
の面積は第2トランジスタ12の面積の2倍に設
定されており、第4トランジスタ16の面積は第
5トランジスタ17の面積の2倍に設定されてい
る。
次に動作を説明する。電源電圧(+VCC)を印
加すると、超動抵抗21に初期電流が流れ、第1
及び第2トランジスタ11及び12にI1のコレク
タ電流が流れるとともに第3トランジスタ13に
2I1のコレクタ電流が流れる。そして、前記第2
トランジスタ12のコレクタ電流I1は第4トラン
ジスタ16に流入し、前記コレクタ電流I1が小さ
い間は抵抗15における電圧降下が無視出来るの
で、第5トランジスタ17のコレクタ電流が1/2
I1になる。前記第3トランジスタ13のコレクタ
電流は2I1、前記第5トランジスタ17のコレク
タ電流は1/2I1になるので、差電流3/2I1が発生し
該差電流3/2I1が第6トランジスタ19のコレク
タ電流となり、第7トランジスタ20のコレクタ
電流も3/2I1になる。しかして、前記第7トラン
ジスタ20のコレクタ電流3/2I1は第1トランジ
スタ11のコレクタ電流となるので、前記第1ト
ランジスタ11のコレクタ電流の増加、第2及び
第3トランジスタ12及び13のコレクタ電流の
増加、第4及び第5トランジスタ16及び17の
コレクタ電流の増加、前記第3トランジスタ13
のコレクタ電流と前記第5トランジスタ17のコ
レクタ電流との差電流の増加、第6及び第7トラ
ンジスタ19及び20のコレクタ電流の増加、前
記第1トランジスタ11のコレクタ電流と増加と
いう正帰還ループが形成され、前記第1トランジ
スタ11のコレクタ電流が次第に増加していく。
それに対し、第4トランジスタ16のエミツタに
接続された抵抗15は負帰還作用を呈し、前記第
4トランジスタ16のコレクタ電流(=エミツタ
電流)が増加するとその電圧降下が大となり、前
記第4トランジスタ16のエミツタ電圧を上昇さ
せる。その結果、第2電流ミラー回路14のミラ
ー比が「1/2」から徐々し増大し、最終的に「1」
になつて、第1図の定電流回路が安定状態に達す
る。安定状態に達したときの第1トランジスタ1
1のコレクタ電流をI0とすれば、第2トランジス
タ12のコレクタ電流がI0、第3トランジスタ1
3のコレクタ電流が2I0、第4及び第5トランジ
スタ16及び17のコレクタ電流がI0になるの
で、前記第3トランジスタ13のコレクタ電流と
前記第5トランジスタ17のコレクタ電流との差
電流がI0になり、第6及び第7トランジスタ19
及び20のコレクタ電流もI0になる。尚、第1図
の動作説明において、超動抵抗21に流れる電流
及び各トランジスタのベース電流は前記各トラン
ジスタのコレクタ電流に比べ十分小であるので、
説明の便宜上省略している。また、第2及び第3
トランジスタ12及び13の面積比と第4及び第
5トランジスタ16及び17の面積比は、実施例
に限定されるものではない。
加すると、超動抵抗21に初期電流が流れ、第1
及び第2トランジスタ11及び12にI1のコレク
タ電流が流れるとともに第3トランジスタ13に
2I1のコレクタ電流が流れる。そして、前記第2
トランジスタ12のコレクタ電流I1は第4トラン
ジスタ16に流入し、前記コレクタ電流I1が小さ
い間は抵抗15における電圧降下が無視出来るの
で、第5トランジスタ17のコレクタ電流が1/2
I1になる。前記第3トランジスタ13のコレクタ
電流は2I1、前記第5トランジスタ17のコレク
タ電流は1/2I1になるので、差電流3/2I1が発生し
該差電流3/2I1が第6トランジスタ19のコレク
タ電流となり、第7トランジスタ20のコレクタ
電流も3/2I1になる。しかして、前記第7トラン
ジスタ20のコレクタ電流3/2I1は第1トランジ
スタ11のコレクタ電流となるので、前記第1ト
ランジスタ11のコレクタ電流の増加、第2及び
第3トランジスタ12及び13のコレクタ電流の
増加、第4及び第5トランジスタ16及び17の
コレクタ電流の増加、前記第3トランジスタ13
のコレクタ電流と前記第5トランジスタ17のコ
レクタ電流との差電流の増加、第6及び第7トラ
ンジスタ19及び20のコレクタ電流の増加、前
記第1トランジスタ11のコレクタ電流と増加と
いう正帰還ループが形成され、前記第1トランジ
スタ11のコレクタ電流が次第に増加していく。
それに対し、第4トランジスタ16のエミツタに
接続された抵抗15は負帰還作用を呈し、前記第
4トランジスタ16のコレクタ電流(=エミツタ
電流)が増加するとその電圧降下が大となり、前
記第4トランジスタ16のエミツタ電圧を上昇さ
せる。その結果、第2電流ミラー回路14のミラ
ー比が「1/2」から徐々し増大し、最終的に「1」
になつて、第1図の定電流回路が安定状態に達す
る。安定状態に達したときの第1トランジスタ1
1のコレクタ電流をI0とすれば、第2トランジス
タ12のコレクタ電流がI0、第3トランジスタ1
3のコレクタ電流が2I0、第4及び第5トランジ
スタ16及び17のコレクタ電流がI0になるの
で、前記第3トランジスタ13のコレクタ電流と
前記第5トランジスタ17のコレクタ電流との差
電流がI0になり、第6及び第7トランジスタ19
及び20のコレクタ電流もI0になる。尚、第1図
の動作説明において、超動抵抗21に流れる電流
及び各トランジスタのベース電流は前記各トラン
ジスタのコレクタ電流に比べ十分小であるので、
説明の便宜上省略している。また、第2及び第3
トランジスタ12及び13の面積比と第4及び第
5トランジスタ16及び17の面積比は、実施例
に限定されるものではない。
前記安定状態における第1トランジスタ11の
コレクタ電流I0は、 I0=1/R2・kT/qlnlS4/IS5 ……(2) 〔ただし、R2は抵抗15の抵抗値 IS4、IS5第4、
第5トランジスタ16,17の逆方向飽和電流〕 となる。前記第(2)式から明らかな如く、前記コレ
クタ電流I0は、第2図の従来回路と同様、抵抗1
5の値と第4及び第5トランジスタ16及び17
の面積比と温度とに応じて決まり、トランジスタ
の電流増幅率hFEやベース・エミツタ間電圧VBEと
無関係になり、かつ正の温度特性を有する様にな
る。
コレクタ電流I0は、 I0=1/R2・kT/qlnlS4/IS5 ……(2) 〔ただし、R2は抵抗15の抵抗値 IS4、IS5第4、
第5トランジスタ16,17の逆方向飽和電流〕 となる。前記第(2)式から明らかな如く、前記コレ
クタ電流I0は、第2図の従来回路と同様、抵抗1
5の値と第4及び第5トランジスタ16及び17
の面積比と温度とに応じて決まり、トランジスタ
の電流増幅率hFEやベース・エミツタ間電圧VBEと
無関係になり、かつ正の温度特性を有する様にな
る。
また、第4トランジスタ16はコレクタ・ベー
スが共通接続されるので、そのコレクタ・エミツ
タ間電圧VCEは、ベース・エミツタ間電圧VBEに
等しくなと、第5トランジスタ17のコレクタ・
エミツタ間には第6トランジスタ19のベース・
エミツタが並列接続されるので、前記第5トラン
ジスタ17のコレクタ・エミツタ間電圧VCEも
VBEとなる。その結果第2及び3トランジスタ1
2及び13のコレクタ・エミツタ間電圧VCEは
VCC−VBEになる。従つて、第2及び第3トラン
ジスタ12及び13のコレクタ・エミツタ間電圧
の整合と第4及び第5トランジスタ16及び17
のコレクタ・エミツタ間電圧の整合とを取ること
が出来、アーリー効果に起因する電流変化を防止
出来る。
スが共通接続されるので、そのコレクタ・エミツ
タ間電圧VCEは、ベース・エミツタ間電圧VBEに
等しくなと、第5トランジスタ17のコレクタ・
エミツタ間には第6トランジスタ19のベース・
エミツタが並列接続されるので、前記第5トラン
ジスタ17のコレクタ・エミツタ間電圧VCEも
VBEとなる。その結果第2及び3トランジスタ1
2及び13のコレクタ・エミツタ間電圧VCEは
VCC−VBEになる。従つて、第2及び第3トラン
ジスタ12及び13のコレクタ・エミツタ間電圧
の整合と第4及び第5トランジスタ16及び17
のコレクタ・エミツタ間電圧の整合とを取ること
が出来、アーリー効果に起因する電流変化を防止
出来る。
第7トランジスタ20のベース及びエミツタに
ベース及びエミツタが共通接続された第1出力ト
ランジスタ22のコレクタには、前記第7トラン
ジスタ20に流れる安定化されたコレクタ電流I0
と等しい電流が得られる。同様に、第5トランジ
スタ17のベース及びエミツタにベース及びエミ
ツタが共通接続された第2出力トランジスタ23
のコレクタには、前記第5トランジスタ17に流
れる安定化されたコレクタ電流と等しい電流が得
られる。従つて、被バイアス回路に前記第1もし
くは第2出力トランジスタ22もしくは23のコ
レクタを接続すれば、前記被バイサス回路を定電
流バイアスすることが出来る。
ベース及びエミツタが共通接続された第1出力ト
ランジスタ22のコレクタには、前記第7トラン
ジスタ20に流れる安定化されたコレクタ電流I0
と等しい電流が得られる。同様に、第5トランジ
スタ17のベース及びエミツタにベース及びエミ
ツタが共通接続された第2出力トランジスタ23
のコレクタには、前記第5トランジスタ17に流
れる安定化されたコレクタ電流と等しい電流が得
られる。従つて、被バイアス回路に前記第1もし
くは第2出力トランジスタ22もしくは23のコ
レクタを接続すれば、前記被バイサス回路を定電
流バイアスすることが出来る。
(ト) 発明の効果
以上述べた如く、本発明に依れば、トランジス
タの電流増幅率hFEやベース・エミツタ間電圧VBE
と無関係な安定した定電流を得ることが出来るの
で、特にIC化に適した定電流回路を提供出来る。
また、本発明に依れば、正の温度特性を有する定
電流が得ることが出来るので、負の温度特性を有
する被バイアス回路に前記定電流を供給すれば、
温度変化に対して安定な回路得ることが出来る。
更に、本発明に依れば、主要トランジスタのコレ
クタ・エミツタ間電圧を等しく出来、アーリー効
果に起因する電流変化を防止出来るので対電源電
圧特性や対電源リツプル特性に優れた定電流回路
を提供出来る。
タの電流増幅率hFEやベース・エミツタ間電圧VBE
と無関係な安定した定電流を得ることが出来るの
で、特にIC化に適した定電流回路を提供出来る。
また、本発明に依れば、正の温度特性を有する定
電流が得ることが出来るので、負の温度特性を有
する被バイアス回路に前記定電流を供給すれば、
温度変化に対して安定な回路得ることが出来る。
更に、本発明に依れば、主要トランジスタのコレ
クタ・エミツタ間電圧を等しく出来、アーリー効
果に起因する電流変化を防止出来るので対電源電
圧特性や対電源リツプル特性に優れた定電流回路
を提供出来る。
第1図は、本発明の一実施例を示す回路図、及
び第2図は従来の定電流回路を示す回路図であ
る。 主な図番の説明、10……第1電流ミラー回
路、11……第1トランジスタ、12……第2ト
ランジスタ、13……第3トランジスタ、14…
…第2電流ミラー回路、15……抵抗、16……
第4トランジスタ、17……第5トランジスタ、
18……第3電流ミラー回路。
び第2図は従来の定電流回路を示す回路図であ
る。 主な図番の説明、10……第1電流ミラー回
路、11……第1トランジスタ、12……第2ト
ランジスタ、13……第3トランジスタ、14…
…第2電流ミラー回路、15……抵抗、16……
第4トランジスタ、17……第5トランジスタ、
18……第3電流ミラー回路。
Claims (1)
- 1 ベース・コレクタが共通接続された第1ラン
ジスタ及び該第1トラジスタに電流ミラー接続さ
れた第2、第3トラジスタから成る第1電流ミラ
ー回路と、ベース・コレクタが共通接続され、エ
ミツタに抵抗が接続された第4トランジスタ及び
該第4トラジスタに電流ミラー接続された第5ト
ランシスタから成り、前記第4トランジスタのコ
レクタが前記第2トランジスタのコレクタに、前
記第5トランジスタのコレクタが前記第3トラン
ジスタのコレクタにそれぞれ接続された第2電流
ミラー回路と、ベース・コレクタが共通に前記第
5トランジスタのコレクタに接続された第6トラ
ンジスタ及び該第6トランジスタに電流ミラー接
続された第7トランジスタとから成り、前記第3
トランジスタのコレクタ電流と前記第5トランジ
スタのコレクタ電流との差電流を前記第1トラン
ジスタのコレクタに帰還する第3電流ミラー回路
とによつて構成され、前記第1及び第3トランジ
スタのミラー比を前記第1及び第2トランジスタ
のミラー比よりも大に設定するとともに、前記第
4トランジスタの面積を前記第5トランジスタの
面積よりも大に設定し、前記第1トランジスタと
コレクタ電流を一定にしたことを特徴とする定電
流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5713385A JPS61214013A (ja) | 1985-03-20 | 1985-03-20 | 定電流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5713385A JPS61214013A (ja) | 1985-03-20 | 1985-03-20 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61214013A JPS61214013A (ja) | 1986-09-22 |
JPH0570850B2 true JPH0570850B2 (ja) | 1993-10-06 |
Family
ID=13047060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5713385A Granted JPS61214013A (ja) | 1985-03-20 | 1985-03-20 | 定電流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61214013A (ja) |
-
1985
- 1985-03-20 JP JP5713385A patent/JPS61214013A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61214013A (ja) | 1986-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04266110A (ja) | バンドギャップ基準回路 | |
JPH0123802B2 (ja) | ||
JPH07104372B2 (ja) | 電圧比較回路 | |
JPH0682308B2 (ja) | 電流源回路配置 | |
JPH1124769A (ja) | 定電流回路 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JP3347896B2 (ja) | 定電圧源回路 | |
US5155429A (en) | Threshold voltage generating circuit | |
JPH08339232A (ja) | 基準電圧回路 | |
JPH0570850B2 (ja) | ||
JP3526484B2 (ja) | 高入力インピーダンス回路 | |
JPH0624298B2 (ja) | 電流増幅回路 | |
JPH0477329B2 (ja) | ||
JPH0642252Y2 (ja) | 定電圧回路 | |
JP2609749B2 (ja) | 電流供給回路 | |
JP2901441B2 (ja) | 緩衝増幅器 | |
JPS645369Y2 (ja) | ||
JPH06236219A (ja) | 定電流回路 | |
JP2572755B2 (ja) | 定電圧回路 | |
JP2848330B2 (ja) | カレントミラー回路 | |
JP3052819B2 (ja) | 電圧電流変換回路 | |
JPH0789304B2 (ja) | 基準電圧回路 | |
JPH0546096Y2 (ja) | ||
JPH0680997B2 (ja) | 掛算回路 | |
JPH06260925A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |