JPH056901A - 金属−半導体電界効果トランジスタ - Google Patents
金属−半導体電界効果トランジスタInfo
- Publication number
- JPH056901A JPH056901A JP15693591A JP15693591A JPH056901A JP H056901 A JPH056901 A JP H056901A JP 15693591 A JP15693591 A JP 15693591A JP 15693591 A JP15693591 A JP 15693591A JP H056901 A JPH056901 A JP H056901A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- active layer
- semiconductor active
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ＩｎＰ材料を基板とした単体および光電子モ
ノリシック集積回路の金属−半導体電界効果トランジス
タを提供することをその目的としている。 【構成】 高抵抗ＩｎＰ基板上１に、ｎ型半導体活性層
２を設け、このｎ型半導体活性層２上に金属のソ−ス電
極３とドレイン電極４を設け、これらソ−ス電極３とド
レイン電極４との間の前記ｎ型半導体活性層２上に、セ
レン又はセレン化合物を含む層５を設け、この層上に金
属のゲ−ト電極６を設けたことを特徴とする。
ノリシック集積回路の金属−半導体電界効果トランジス
タを提供することをその目的としている。 【構成】 高抵抗ＩｎＰ基板上１に、ｎ型半導体活性層
２を設け、このｎ型半導体活性層２上に金属のソ−ス電
極３とドレイン電極４を設け、これらソ−ス電極３とド
レイン電極４との間の前記ｎ型半導体活性層２上に、セ
レン又はセレン化合物を含む層５を設け、この層上に金
属のゲ−ト電極６を設けたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、光通信をはじめとし
て、種々の高速電子信号処理に利用できる金属−半導体
電界効果トランジスタに関するものである。
て、種々の高速電子信号処理に利用できる金属−半導体
電界効果トランジスタに関するものである。
【０００２】
【従来の技術】金属ー半導体電界効果トランジスタ（Ｍ
ＥＳＦＥＴ）は光通信の分野で、半導体レーザのドライ
バーや光検知器の増幅回路を構成するデバイスとして実
用化されている。
ＥＳＦＥＴ）は光通信の分野で、半導体レーザのドライ
バーや光検知器の増幅回路を構成するデバイスとして実
用化されている。
【０００３】従来のＭＥＳＦＥＴについて、図５に基づ
いて説明する。
いて説明する。
【０００４】図５は、従来のＭＥＳＦＥＴの断面図で、
高抵抗ＧａＡｓから成るＧａＡｓ基板７上に、Ｓをドー
プしたｎ型ＧａＡｓ半導体からなる厚さ約１０００オン
グストロームのｎ型ＧａＡｓ半導体活性層８を設ける。
このｎ型ＧａＡｓ半導体活性層８をメサエッチングによ
って島型に形成する。この島型のｎ型ＧａＡｓ半導体活
性層８上に、ソース電極９とドレイン電極１０として、
ＡｕＧｅＮｉを蒸着した後、熱処理して合金化して前記
ｎ型ＧａＡｓ半導体活性層８とオーミック接触するオ−
ミック電極を形成する。
高抵抗ＧａＡｓから成るＧａＡｓ基板７上に、Ｓをドー
プしたｎ型ＧａＡｓ半導体からなる厚さ約１０００オン
グストロームのｎ型ＧａＡｓ半導体活性層８を設ける。
このｎ型ＧａＡｓ半導体活性層８をメサエッチングによ
って島型に形成する。この島型のｎ型ＧａＡｓ半導体活
性層８上に、ソース電極９とドレイン電極１０として、
ＡｕＧｅＮｉを蒸着した後、熱処理して合金化して前記
ｎ型ＧａＡｓ半導体活性層８とオーミック接触するオ−
ミック電極を形成する。
【０００５】ゲ−ト電極１１は、前記ｎ型ＧａＡｓ半導
体活性層８上の、ソース電極９とドレイン電極１０との
間でこれら電極と離れて独立した部分に、ＴｉとＰｔと
を蒸着したもので、前記ｎ型ＧａＡｓ半導体活性層８と
ショットキー接合している。
体活性層８上の、ソース電極９とドレイン電極１０との
間でこれら電極と離れて独立した部分に、ＴｉとＰｔと
を蒸着したもので、前記ｎ型ＧａＡｓ半導体活性層８と
ショットキー接合している。
【０００６】この従来のＭＥＳＦＥＴの動作は次のよう
である。
である。
【０００７】ソ−ス電極９を接地し、ドレイン電極１０
を正にバイアスする。ゲート電極１１はソース電極９に
対して零から負にバイアスされる。ゲート電極１１のバ
イアスが零のとき、ショットキー接合の前記ｎ型ＧａＡ
ｓ半導体活性層８側の多数キャリアである電子が前記ｎ
型ＧａＡｓ半導体活性層８の中をソース電極９からドレ
イン電極１０に向かってドレイン電流として流れる。ゲ
ート電極１１のバイアスを負にすると、ショットキー接
合の前記ｎ型ＧａＡｓ半導体活性層８側が空乏状態にな
り空乏層が形成され、前記負バイアスの増加と共に空乏
層幅が増大する。この空乏層幅の増大に伴って多数キャ
リアである電子が減少し、ドレイン電流が減少して、最
終的には、ドレイン電流が遮断される。この現象を利用
して、ＭＥＳＦＥＴは、そのゲート電極１１のバイアス
電圧を負側に変化させることによって、ドレイン電流を
遮断する電圧制御型のトランジスタとして動作する。
を正にバイアスする。ゲート電極１１はソース電極９に
対して零から負にバイアスされる。ゲート電極１１のバ
イアスが零のとき、ショットキー接合の前記ｎ型ＧａＡ
ｓ半導体活性層８側の多数キャリアである電子が前記ｎ
型ＧａＡｓ半導体活性層８の中をソース電極９からドレ
イン電極１０に向かってドレイン電流として流れる。ゲ
ート電極１１のバイアスを負にすると、ショットキー接
合の前記ｎ型ＧａＡｓ半導体活性層８側が空乏状態にな
り空乏層が形成され、前記負バイアスの増加と共に空乏
層幅が増大する。この空乏層幅の増大に伴って多数キャ
リアである電子が減少し、ドレイン電流が減少して、最
終的には、ドレイン電流が遮断される。この現象を利用
して、ＭＥＳＦＥＴは、そのゲート電極１１のバイアス
電圧を負側に変化させることによって、ドレイン電流を
遮断する電圧制御型のトランジスタとして動作する。
【０００８】
【発明が解決しようとする課題】従来、上記のような構
成で動作するＭＥＳＦＥＴはＧａＡｓ系の材料で実用化
されているが、ＩｎＰ系の材料を用いたＭＥＳＦＥＴは
未だ実用化されていない。ところが、光通信用の半導体
レーザや光検知器がＩｎＰ系材料を基板として製作され
ているため、ＧａＡｓ系の材料のＭＥＳＦＥＴの技術で
は、ＩｎＰ系材料を基板とする光電子モノリシック集積
回路の実現は困難であるという問題点がある。ＩｎＰ系
材料を基板とするＭＥＳＦＥＴの実現を阻害している問
題点は、ＭＥＳＦＥＴを構成しようとするＩｎＰ系材料
の表面において、金属ゲート電極とショットキー接合を
するゲート部で、フェルミ準位のピンニングを無くする
ことができず、そのために、金属の仕事関数によって決
まる障壁高さを有するショットキー接合が達成されず、
逆リーク電流を低減できないためである。
成で動作するＭＥＳＦＥＴはＧａＡｓ系の材料で実用化
されているが、ＩｎＰ系の材料を用いたＭＥＳＦＥＴは
未だ実用化されていない。ところが、光通信用の半導体
レーザや光検知器がＩｎＰ系材料を基板として製作され
ているため、ＧａＡｓ系の材料のＭＥＳＦＥＴの技術で
は、ＩｎＰ系材料を基板とする光電子モノリシック集積
回路の実現は困難であるという問題点がある。ＩｎＰ系
材料を基板とするＭＥＳＦＥＴの実現を阻害している問
題点は、ＭＥＳＦＥＴを構成しようとするＩｎＰ系材料
の表面において、金属ゲート電極とショットキー接合を
するゲート部で、フェルミ準位のピンニングを無くする
ことができず、そのために、金属の仕事関数によって決
まる障壁高さを有するショットキー接合が達成されず、
逆リーク電流を低減できないためである。
【０００９】本発明は、上記の問題点を解決して、Ｉｎ
Ｐ系材料を基板としたＭＥＳＦＥＴのゲート部におい
て、ピンニングの無い高障壁ショットキー接合を得て、
ＩｎＰ系材料を基板とした金属−半導体電界効果トラン
ジスタを提供することをその課題としている。
Ｐ系材料を基板としたＭＥＳＦＥＴのゲート部におい
て、ピンニングの無い高障壁ショットキー接合を得て、
ＩｎＰ系材料を基板とした金属−半導体電界効果トラン
ジスタを提供することをその課題としている。
【００１０】
【課題を解決するための手段】本発明の金属−半導体電
界効果トランジスタは、上記の課題を解決するために、
高抵抗ＩｎＰ基板上に、ｎ型半導体活性層を設け、この
ｎ型半導体活性層上に金属のソ−ス電極とドレイン電極
とを設け、これらソース電極とドレイン電極との間の前
記ｎ型半導体活性層上に、セレン又はセレン化合物を含
む層を設け、この層上に金属のゲート電極を設けたこと
を特徴とする。
界効果トランジスタは、上記の課題を解決するために、
高抵抗ＩｎＰ基板上に、ｎ型半導体活性層を設け、この
ｎ型半導体活性層上に金属のソ−ス電極とドレイン電極
とを設け、これらソース電極とドレイン電極との間の前
記ｎ型半導体活性層上に、セレン又はセレン化合物を含
む層を設け、この層上に金属のゲート電極を設けたこと
を特徴とする。
【００１１】
【作用】本発明の金属−半導体電界効果トランジスタ
は、上記の構成によって、セレン又はセレン化合物を含
む層が、金属−ＩｎＰ半導体活性層間のショットキー接
合のフェルミ準位のピンニングを弱め、金属の仕事関数
によって決まる障壁高さを有するショットキー接合が働
くようにし、更に、金属−ＩｎＰ半導体活性層間の界面
に負の電荷を形成して、ｎ型ＩｎＰ半導体活性層表面で
のエネルギバンドベンデングを促進して高い障壁高さを
得ることができる。その結果、本発明の金属−半導体電
界効果トランジスタの構成を有するゲート部は、負バイ
アスを印加することによって、逆リーク電流を抑制した
状態で、空乏層幅を変化させることができるので、ゲー
ト電極のバイアスを負にすると、ショットキー接合の前
記ｎ型ＩｎＰ半導体活性層側が空乏状態になり空乏層が
形成され、前記負バイアスの増加と共に空乏層幅が増大
する。この空乏層幅の増大に伴ってドレイン電流を構成
する多数キャリアである電子の流れが減少し、ドレイン
電流が減少して、最終的には、ドレイン電流が遮断され
る。このようにして、本発明の金属−半導体電界効果ト
ランジスタが得られる。そして、本発明の金属−半導体
電界効果トランジスタのゲート部は、ＩｎＰ系材料を基
板とする単体の金属−半導体電界効果トランジスタに使
用できるだけではなく、ＩｎＰ系材料を基板とする光電
子モノリシック集積回路に含まれる金属ー半導体電界効
果トランジスタにも使用できる。
は、上記の構成によって、セレン又はセレン化合物を含
む層が、金属−ＩｎＰ半導体活性層間のショットキー接
合のフェルミ準位のピンニングを弱め、金属の仕事関数
によって決まる障壁高さを有するショットキー接合が働
くようにし、更に、金属−ＩｎＰ半導体活性層間の界面
に負の電荷を形成して、ｎ型ＩｎＰ半導体活性層表面で
のエネルギバンドベンデングを促進して高い障壁高さを
得ることができる。その結果、本発明の金属−半導体電
界効果トランジスタの構成を有するゲート部は、負バイ
アスを印加することによって、逆リーク電流を抑制した
状態で、空乏層幅を変化させることができるので、ゲー
ト電極のバイアスを負にすると、ショットキー接合の前
記ｎ型ＩｎＰ半導体活性層側が空乏状態になり空乏層が
形成され、前記負バイアスの増加と共に空乏層幅が増大
する。この空乏層幅の増大に伴ってドレイン電流を構成
する多数キャリアである電子の流れが減少し、ドレイン
電流が減少して、最終的には、ドレイン電流が遮断され
る。このようにして、本発明の金属−半導体電界効果ト
ランジスタが得られる。そして、本発明の金属−半導体
電界効果トランジスタのゲート部は、ＩｎＰ系材料を基
板とする単体の金属−半導体電界効果トランジスタに使
用できるだけではなく、ＩｎＰ系材料を基板とする光電
子モノリシック集積回路に含まれる金属ー半導体電界効
果トランジスタにも使用できる。
【００１２】
【実施例】本発明の一実施例を図１から図４に基づいて
説明する。
説明する。
【００１３】図１において、Ｆｅドープした高抵抗Ｉｎ
Ｐから成る高抵抗ＩｎＰ基板１上に、有機金属熱分解法
（ＭＯＣＶＤ）によってＳをドープしたｎ型ＩｎＰ半導
体からなる厚さ約１０００オングストロームのｎ型Ｉｎ
Ｐ半導体活性層２を成長させる。このｎ型ＩｎＰ半導体
活性層２のキャリア濃度は１×１０17／ｃｍ3 とした。
Ｐから成る高抵抗ＩｎＰ基板１上に、有機金属熱分解法
（ＭＯＣＶＤ）によってＳをドープしたｎ型ＩｎＰ半導
体からなる厚さ約１０００オングストロームのｎ型Ｉｎ
Ｐ半導体活性層２を成長させる。このｎ型ＩｎＰ半導体
活性層２のキャリア濃度は１×１０17／ｃｍ3 とした。
【００１４】図２において、ｎ型ＩｎＰ半導体活性層２
を１００μｍ×２００μｍの島状にメサエッチングによ
って形成する。
を１００μｍ×２００μｍの島状にメサエッチングによ
って形成する。
【００１５】図３において、島状のｎ型ＩｎＰ半導体活
性層２の中央部を１００μｍ×３０μｍだけ残して、そ
の両側にソース電極３とドレイン電極４とを、夫々の電
極形状を１００μｍ×８５μｍとして、ＡｕＳｎを蒸着
し、４００°Ｃで３分間処理して合金化する。ソース電
極３とドレイン電極４とは、ｎ型ＩｎＰ半導体活性層２
とオーミック接触するオーミック電極を形成する。。
性層２の中央部を１００μｍ×３０μｍだけ残して、そ
の両側にソース電極３とドレイン電極４とを、夫々の電
極形状を１００μｍ×８５μｍとして、ＡｕＳｎを蒸着
し、４００°Ｃで３分間処理して合金化する。ソース電
極３とドレイン電極４とは、ｎ型ＩｎＰ半導体活性層２
とオーミック接触するオーミック電極を形成する。。
【００１６】図４において、ソース電極３とドレイン電
極４との間のｎ型ＩｎＰ半導体活性層２の表面をＳｅ処
理してセレン又はセレン化合物を含む層５を設ける。こ
のＳｅ処理は、図３に示す中間製品を、そのソース電極
３とドレイン電極４との間のｎ型ＩｎＰ半導体活性層２
の表面に所定量のＳｅをコートして、Ｎ2 ガスを流して
いる２５０°Ｃのチャンバー内に保持して、Ｓｅを１０
０°Ｃに昇温して５分間放置して行う。このセレン又は
セレン化合物を含む層５の上に、このセレン又はセレン
化合物を含む層５を介して前記ｎ型ＩｎＰ半導体活性層
２とショットキー接合するゲート電極６を設ける。この
ゲート電極６は、前記セレン又はセレン化合物を含む層
５の上面に幅約１０μｍのストライプ状にＡｕを蒸着し
たもので、このストライプの両端は、前記セレン又はセ
レン化合物を含む層５および前記ｎ型ＩｎＰ半導体活性
層２の側面を経てＩｎＰ基板１に達している。このよう
にしてゲート電極６の両端が前記セレン又はセレン化合
物を含む層５および前記ｎ型ＩｎＰ半導体活性層２の端
まで完全に被覆するようにすることによって、前記のよ
うに負バイアスを印加して、空乏層幅を変化させる場合
に、ショットキー接合している前記ｎ型ＩｎＰ半導体活
性層２の全面に空乏層が形成され、ドレイン電流が遮断
される。このように構成されたゲート電極６は、０．８
ｅＶの障壁高さを有し、逆リーク電流の小さい良好なシ
ョットキー特性を有し、本実施例の金属−半導体電界効
果トランジスタが得られる。
極４との間のｎ型ＩｎＰ半導体活性層２の表面をＳｅ処
理してセレン又はセレン化合物を含む層５を設ける。こ
のＳｅ処理は、図３に示す中間製品を、そのソース電極
３とドレイン電極４との間のｎ型ＩｎＰ半導体活性層２
の表面に所定量のＳｅをコートして、Ｎ2 ガスを流して
いる２５０°Ｃのチャンバー内に保持して、Ｓｅを１０
０°Ｃに昇温して５分間放置して行う。このセレン又は
セレン化合物を含む層５の上に、このセレン又はセレン
化合物を含む層５を介して前記ｎ型ＩｎＰ半導体活性層
２とショットキー接合するゲート電極６を設ける。この
ゲート電極６は、前記セレン又はセレン化合物を含む層
５の上面に幅約１０μｍのストライプ状にＡｕを蒸着し
たもので、このストライプの両端は、前記セレン又はセ
レン化合物を含む層５および前記ｎ型ＩｎＰ半導体活性
層２の側面を経てＩｎＰ基板１に達している。このよう
にしてゲート電極６の両端が前記セレン又はセレン化合
物を含む層５および前記ｎ型ＩｎＰ半導体活性層２の端
まで完全に被覆するようにすることによって、前記のよ
うに負バイアスを印加して、空乏層幅を変化させる場合
に、ショットキー接合している前記ｎ型ＩｎＰ半導体活
性層２の全面に空乏層が形成され、ドレイン電流が遮断
される。このように構成されたゲート電極６は、０．８
ｅＶの障壁高さを有し、逆リーク電流の小さい良好なシ
ョットキー特性を有し、本実施例の金属−半導体電界効
果トランジスタが得られる。
【００１７】本実施例の金属−半導体電界効果トランジ
スタのソース電極３を接地し、ドレイン電極４に正バイ
アスを印加し、ゲート電極６に負バイアスを印加する。
ゲート電極６の負バイアスを増大させることによって、
ゲート電極６にショットキー接合している部分のｎ型Ｉ
ｎＰ半導体活性層２の空乏層幅が増大し、ドレイン電流
が遮断される。このようにして得られる電界効果トラン
ジスタ特性は、相互コンダクタンスが２５０ｍＳ／ｍｍ
である。
スタのソース電極３を接地し、ドレイン電極４に正バイ
アスを印加し、ゲート電極６に負バイアスを印加する。
ゲート電極６の負バイアスを増大させることによって、
ゲート電極６にショットキー接合している部分のｎ型Ｉ
ｎＰ半導体活性層２の空乏層幅が増大し、ドレイン電流
が遮断される。このようにして得られる電界効果トラン
ジスタ特性は、相互コンダクタンスが２５０ｍＳ／ｍｍ
である。
【００１８】本発明の金属−半導体電界効果トランジス
タのゲート部及び金属−半導体電界効果トランジスタ
は、上記の実施例に限らず種々の態様が可能である。即
ち、ゲート電極金属とＩｎＰ材料との間に、セレンの原
子または分子層が存在する領域を有する構成がゲート部
にあれば良いので、ＩｎＰ系材料を基板とする単体トラ
ンジスタやモノリシック集積回路のトランジスタ等に自
由に設計使用できる。
タのゲート部及び金属−半導体電界効果トランジスタ
は、上記の実施例に限らず種々の態様が可能である。即
ち、ゲート電極金属とＩｎＰ材料との間に、セレンの原
子または分子層が存在する領域を有する構成がゲート部
にあれば良いので、ＩｎＰ系材料を基板とする単体トラ
ンジスタやモノリシック集積回路のトランジスタ等に自
由に設計使用できる。
【００１９】
【発明の効果】本発明の金属−半導体電界効果トランジ
スタは、そのゲート部を、金属−セレン又はセレン化合
物を含む層−ＩｎＰ材料の構造にすることによって、Ｉ
ｎＰ−半導体電界効果トランジスタを実用化することが
できるという効果を奏する。
スタは、そのゲート部を、金属−セレン又はセレン化合
物を含む層−ＩｎＰ材料の構造にすることによって、Ｉ
ｎＰ−半導体電界効果トランジスタを実用化することが
できるという効果を奏する。
【図１】本発明の一実施例の製造工程の断面図である。
【図２】本発明の一実施例の製造工程の断面図である。
【図３】本発明の一実施例の製造工程の断面図である。
【図４】本発明の一実施例の完成品の断面図である。
【図５】従来例の断面図である。
１ Ｆｅド−プ高抵抗ＩｎＰ基板 ２ ｎ型半導体活性層 ３ ソ−ス電極 ４ ドレイン電極 ５ セレン又はセレン化合物を含む層 ６ ゲ−ト電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 高抵抗ＩｎＰ基板上に、ｎ型半導体活性
層を設け、このｎ型半導体活性層上に金属のソース電極
とドレイン電極とを設け、これらソース電極とドレイン
電極との間の前記ｎ型半導体活性層上に、セレン又はセ
レン化合物を含む層を設け、この層上に金属のゲート電
極を設けたことを特徴とする金属−半導体電界効果トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15693591A JPH056901A (ja) | 1991-06-27 | 1991-06-27 | 金属−半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15693591A JPH056901A (ja) | 1991-06-27 | 1991-06-27 | 金属−半導体電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056901A true JPH056901A (ja) | 1993-01-14 |
Family
ID=15638568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15693591A Pending JPH056901A (ja) | 1991-06-27 | 1991-06-27 | 金属−半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11695191B2 (en) | 2018-04-27 | 2023-07-04 | Nokia Shanghai Bell Co., Ltd | Dual-band polariser |
-
1991
- 1991-06-27 JP JP15693591A patent/JPH056901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11695191B2 (en) | 2018-04-27 | 2023-07-04 | Nokia Shanghai Bell Co., Ltd | Dual-band polariser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5047355A (en) | Semiconductor diode and method for making it | |
| US20020187623A1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
| JP4631103B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0541520A (ja) | 半導体装置 | |
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| JP4751498B2 (ja) | 半導体三端子装置 | |
| JPH0624208B2 (ja) | 半導体装置 | |
| US5949096A (en) | Field effect transistor with stabilized threshold voltage | |
| US5391897A (en) | Status induction semiconductor device | |
| JP3885658B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPH056901A (ja) | 金属−半導体電界効果トランジスタ | |
| JPS60233855A (ja) | 半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2652647B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP4714959B2 (ja) | 半導体装置とその製造方法 | |
| JP3255973B2 (ja) | 半導体装置 | |
| JP2977378B2 (ja) | オーミック電極 | |
| JPS6357946B2 (ja) | ||
| JP3233167B2 (ja) | 半導体装置 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JP2003100774A (ja) | 半導体装置およびその製造方法 |