JPH0568104B2 - - Google Patents
Info
- Publication number
- JPH0568104B2 JPH0568104B2 JP62504115A JP50411587A JPH0568104B2 JP H0568104 B2 JPH0568104 B2 JP H0568104B2 JP 62504115 A JP62504115 A JP 62504115A JP 50411587 A JP50411587 A JP 50411587A JP H0568104 B2 JPH0568104 B2 JP H0568104B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- input
- current
- coupled
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 230000005012 migration Effects 0.000 description 15
- 238000013508 migration Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 238000009966 trimming Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
請求の範囲
１ 第１および第２の入力１１６，１１８、およ
び少なくとも第１の電源端子を有する利用回路１
１０を電気的パラメータを変化させる装置であつ
て、 前記第１および第２の入力間に結合され、前記
利用回路の通常動作時には非導通となつており、
かつ前記第１の入力の電圧が前記通常動作時には
到達することのない所定の値を越えるとき導通し
て前記第１の入力から前記第２の入力へ電流を流
すダイオード手段１２０、および 前記第２の入力と前記電源端子の間に結合され
た金属マイグレーシヨンによつて調整される抵抗
手段１２２、 を備えたことを特徴とする前記装置。
び少なくとも第１の電源端子を有する利用回路１
１０を電気的パラメータを変化させる装置であつ
て、 前記第１および第２の入力間に結合され、前記
利用回路の通常動作時には非導通となつており、
かつ前記第１の入力の電圧が前記通常動作時には
到達することのない所定の値を越えるとき導通し
て前記第１の入力から前記第２の入力へ電流を流
すダイオード手段１２０、および 前記第２の入力と前記電源端子の間に結合され
た金属マイグレーシヨンによつて調整される抵抗
手段１２２、 を備えたことを特徴とする前記装置。
２ 前記ダイオード手段は、前記第１の入力に結
合された陽極と前記第２の入力に結合された陰極
を有する少なくとも１つのダイオードを含む、請
求の範囲第１項に記載の装置。
合された陽極と前記第２の入力に結合された陰極
を有する少なくとも１つのダイオードを含む、請
求の範囲第１項に記載の装置。
３ 前記少なくとも１つのダイオードはツエナー
ダイオードである、請求の範囲第１項に記載の装
置。
ダイオードである、請求の範囲第１項に記載の装
置。
４ 前記利用回路は第１および第２の電源端子を
有し、前記第１の電源端子は前記第２の電源端子
より高い電圧に結合するためのものであり、前記
金属マイグレーシヨンによつて調整される抵抗手
段は前記第２の入力と前記第１の電源端子の間に
結合されている、請求の範囲第２項に記載の装
置。
有し、前記第１の電源端子は前記第２の電源端子
より高い電圧に結合するためのものであり、前記
金属マイグレーシヨンによつて調整される抵抗手
段は前記第２の入力と前記第１の電源端子の間に
結合されている、請求の範囲第２項に記載の装
置。
５ 前記利用回路は第１および第２の電源端子を
有し、前記第１の電源端子は前記第２の電源端子
より高い電圧に結合するためのものであり、前記
金属マイグレーシヨンによつて調整される抵抗手
段は前記第２の入力と前記第２の電源端子の間に
結合されている、請求の範囲第３項に記載の装
置。
有し、前記第１の電源端子は前記第２の電源端子
より高い電圧に結合するためのものであり、前記
金属マイグレーシヨンによつて調整される抵抗手
段は前記第２の入力と前記第２の電源端子の間に
結合されている、請求の範囲第３項に記載の装
置。
６ 前記利用回路は、
各々がそれぞれ第１および第２の入力端子に結
合されたベース電極、およびエミツタ端子とコレ
クタ端子を有する第１および第２の差動結合され
た入力トランジスタ、 前記第１および第２の入力トランジスタのエミ
ツタ端子に結合され該エミツタ端子に電流を供給
する第１の手段、および 前記第１および第２の入力トランジスタのコレ
クタ端子に結合された電流ミラー手段、 を含む半導体基板に形成された演算増幅器集積回
路を具備する、請求の範囲第４項に記載の装置。
合されたベース電極、およびエミツタ端子とコレ
クタ端子を有する第１および第２の差動結合され
た入力トランジスタ、 前記第１および第２の入力トランジスタのエミ
ツタ端子に結合され該エミツタ端子に電流を供給
する第１の手段、および 前記第１および第２の入力トランジスタのコレ
クタ端子に結合された電流ミラー手段、 を含む半導体基板に形成された演算増幅器集積回
路を具備する、請求の範囲第４項に記載の装置。
７ 前記ダイオード手段は陽極および陰極を有す
るダイオードを具備し、前記金属マイグレーシヨ
ンによつて調整される抵抗手段は第１および第２
の端子を有する金属マイグレーシヨンによつて調
整される抵抗を具備し、前記ダイオードの陽極は
前記第１の入力に結合され、前記ダイオードの陰
極は前記金属マイグレーシヨンによつて調整され
る抵抗の第１の端子に結合され、前記金属マイグ
レーシヨンによつて調整される抵抗の第２の端子
は前記第１の電源端子に結合されている、請求の
範囲第６項に記載の装置。
るダイオードを具備し、前記金属マイグレーシヨ
ンによつて調整される抵抗手段は第１および第２
の端子を有する金属マイグレーシヨンによつて調
整される抵抗を具備し、前記ダイオードの陽極は
前記第１の入力に結合され、前記ダイオードの陰
極は前記金属マイグレーシヨンによつて調整され
る抵抗の第１の端子に結合され、前記金属マイグ
レーシヨンによつて調整される抵抗の第２の端子
は前記第１の電源端子に結合されている、請求の
範囲第６項に記載の装置。
８ 前記金属マイグレーシヨンによつて調整され
る抵抗は、 第１および第２の端部を有する前記基板内の抵
抗領域、および 前記抵抗領域の第１および第２の端部に接触す
る第１および第２の金属コンタクト、 を有する請求の範囲第７項に記載の装置。
る抵抗は、 第１および第２の端部を有する前記基板内の抵
抗領域、および 前記抵抗領域の第１および第２の端部に接触す
る第１および第２の金属コンタクト、 を有する請求の範囲第７項に記載の装置。
９ 前記基板はシリコンであり、前記第１および
第２の金属コンタクトはアルミニウムである請求
の範囲第８項に記載の装置。
第２の金属コンタクトはアルミニウムである請求
の範囲第８項に記載の装置。
１０ 前記基板は１１１結晶基板であり、前記抵
抗は〔１１２〕，〔１２１〕および〔２１１〕の中
から選択された方向に配置されている請求の範囲
第９項に記載の装置。
抗は〔１１２〕，〔１２１〕および〔２１１〕の中
から選択された方向に配置されている請求の範囲
第９項に記載の装置。
技術分野
本発明は一般的には集積回路、特に、入力オフ
セツト電圧のような回路のパラメータが金属マイ
グレーシヨンによつて調整される演算増幅器のよ
うな集積回路に関する。
セツト電圧のような回路のパラメータが金属マイ
グレーシヨンによつて調整される演算増幅器のよ
うな集積回路に関する。
背景技術
ここで用いられている「調整」（trimming：ト
リミング）という用語は集積回路における抵抗、
容量、インダクタンスのようなパラメータの微調
整を意味する。また、「金属マイグレーシヨン」
（metal migration）という用語は、振幅が大き
く、通常はパルス幅が小さい電流パルスをたとえ
ば抵抗に流すことによつてその抵抗のような半導
体結晶に金属を移動させることを意味する。
リミング）という用語は集積回路における抵抗、
容量、インダクタンスのようなパラメータの微調
整を意味する。また、「金属マイグレーシヨン」
（metal migration）という用語は、振幅が大き
く、通常はパルス幅が小さい電流パルスをたとえ
ば抵抗に流すことによつてその抵抗のような半導
体結晶に金属を移動させることを意味する。
周知のように、しばしば、抵抗、トランジス
タ、ダイオードなどを「整合」（すなわち電気的
に等価にすること）するか、または、単一の電子
デバイスの絶対値をある値に設定すること（すな
わち、抵抗を調整して所望の電流レベルを確定す
ること）が必要になる。これはたとえば、演算増
幅器の入力オフセツト電圧を最小にするために行
なわれる。
タ、ダイオードなどを「整合」（すなわち電気的
に等価にすること）するか、または、単一の電子
デバイスの絶対値をある値に設定すること（すな
わち、抵抗を調整して所望の電流レベルを確定す
ること）が必要になる。これはたとえば、演算増
幅器の入力オフセツト電圧を最小にするために行
なわれる。
抵抗調整はこれまで集積回路の電気的パラメー
タを調節する最も一般的な方法であつた。２つの
方法が一般的に知られている。第１のものは、半
導体デバイスの外にあるがピンを介して（たとえ
ばプリント回路板上で）それに接続された調整
（トリム）ポテンシヨメータを用いるものである。
第２の方法は、通常はウエーハ形式の集積回路ダ
イそれ自身上で抵抗を調整するものである。
タを調節する最も一般的な方法であつた。２つの
方法が一般的に知られている。第１のものは、半
導体デバイスの外にあるがピンを介して（たとえ
ばプリント回路板上で）それに接続された調整
（トリム）ポテンシヨメータを用いるものである。
第２の方法は、通常はウエーハ形式の集積回路ダ
イそれ自身上で抵抗を調整するものである。
抵抗は、通常はサンドブラストである研磨およ
び導電層のレーザ成形によつて機械的に調整でき
る。別の方法はヒユーズを飛ばすもので、大電流
を流すことによつて金属を蒸発させることを含
む。ツエナーザツピングは過度の電流によつてダ
イオードを短絡させるものである。また、抵抗の
抵抗値はたとえば陽極酸化（anodizing）によつ
て化学的に変化させることができる。
び導電層のレーザ成形によつて機械的に調整でき
る。別の方法はヒユーズを飛ばすもので、大電流
を流すことによつて金属を蒸発させることを含
む。ツエナーザツピングは過度の電流によつてダ
イオードを短絡させるものである。また、抵抗の
抵抗値はたとえば陽極酸化（anodizing）によつ
て化学的に変化させることができる。
ダイ上の抵抗調整を行なう知られた方法は重大
な欠陥を有する。レーザトリミング装置は非常に
高価で、その維持およびプログラミングは極めて
微妙で費用がかかる。ヒユーズ飛ばしは汚れが生
じたり、保護ガラス層にクラツクが生じたりして
信頼性が低下することがある。ツエナーザツピン
グはダイ面積の20％以上にも達することがある専
用の回路が必要である。
な欠陥を有する。レーザトリミング装置は非常に
高価で、その維持およびプログラミングは極めて
微妙で費用がかかる。ヒユーズ飛ばしは汚れが生
じたり、保護ガラス層にクラツクが生じたりして
信頼性が低下することがある。ツエナーザツピン
グはダイ面積の20％以上にも達することがある専
用の回路が必要である。
ダイ上の抵抗調整のよく知られた方法は別の欠
点は、ダイが調整された後（通常はウエーハ形の
ままで）、切断され、パツケージに組立てられる
ことである。組立て過程において半導体チツプに
圧力（stresses）が加えられるので調整抵抗はピ
エゾ抵抗効果のために値が変化することがある。
点は、ダイが調整された後（通常はウエーハ形の
ままで）、切断され、パツケージに組立てられる
ことである。組立て過程において半導体チツプに
圧力（stresses）が加えられるので調整抵抗はピ
エゾ抵抗効果のために値が変化することがある。
集積回路ダイ上の特に設計された拡散抵抗は金
属マイグレーシヨンによつて調整できることは知
られている。これは、振幅が大きく、デユーテイ
サイクルが小さな電流パルスを抵抗に印加するこ
とによつて達成される。この方法は製造上特に有
用で、レーザトリミング、結線飛ばし、ツエナー
ザツピングに比較してはつきりした利点を有して
いる。第１に、抵抗は集積回路が実装された後で
も調整できる。第２に、金属マイグレーシヨンに
よつて調整される抵抗（以下、RTMM抵抗と称
する）は非常に小さなダイ面積を占めるのみであ
る。第３に、RTMM抵抗を用いると、テストコ
ンピユータはトリムアルゴリズムを実行し、チツ
プ上でデイジタル論理は実行しない。第４に、
RTMM抵抗は精度、分解能が増大する。すなわ
ち、25オームの抵抗上で25ミリオーム／パルスと
小さい抵抗変化を受けるにすぎない。最後に、付
加的な高価な装置は必要ない。
属マイグレーシヨンによつて調整できることは知
られている。これは、振幅が大きく、デユーテイ
サイクルが小さな電流パルスを抵抗に印加するこ
とによつて達成される。この方法は製造上特に有
用で、レーザトリミング、結線飛ばし、ツエナー
ザツピングに比較してはつきりした利点を有して
いる。第１に、抵抗は集積回路が実装された後で
も調整できる。第２に、金属マイグレーシヨンに
よつて調整される抵抗（以下、RTMM抵抗と称
する）は非常に小さなダイ面積を占めるのみであ
る。第３に、RTMM抵抗を用いると、テストコ
ンピユータはトリムアルゴリズムを実行し、チツ
プ上でデイジタル論理は実行しない。第４に、
RTMM抵抗は精度、分解能が増大する。すなわ
ち、25オームの抵抗上で25ミリオーム／パルスと
小さい抵抗変化を受けるにすぎない。最後に、付
加的な高価な装置は必要ない。
シリコン基板およびアルミニウムコンタクトを
用い、RTMM抵抗にデユーテイサイクルが小さ
い電流パルスが印加されると、電子の運動量交換
のために、電子流の方向において通常エレクトロ
マイグレーシヨンと称されるシリコンおよびアル
ミニウム原子の若干の移動が生じる。しかし、抵
抗の温度が上ると、アルミニウムのシリコンを分
解する能力が増大する。この現象のために、アル
ミニウムフイラメントが、それが成長するにつれ
てシリコンを分解しながら、電子の流れに対抗し
て正端子から負端子へ成長する。フイラメントが
成長するにつれて抵抗値は減少する。
用い、RTMM抵抗にデユーテイサイクルが小さ
い電流パルスが印加されると、電子の運動量交換
のために、電子流の方向において通常エレクトロ
マイグレーシヨンと称されるシリコンおよびアル
ミニウム原子の若干の移動が生じる。しかし、抵
抗の温度が上ると、アルミニウムのシリコンを分
解する能力が増大する。この現象のために、アル
ミニウムフイラメントが、それが成長するにつれ
てシリコンを分解しながら、電子の流れに対抗し
て正端子から負端子へ成長する。フイラメントが
成長するにつれて抵抗値は減少する。
そこで、RTMM抵抗の望ましい特徴を含むよ
うに形成した回路を提供することが望まれる。
うに形成した回路を提供することが望まれる。
発明の開示
本発明の目的は、そこに用いたRTMM抵抗を
調整することによつてパラメータを変えることが
できる回路を提供することである。
調整することによつてパラメータを変えることが
できる回路を提供することである。
本発明の別の目的は、RTMM抵抗を用いるこ
とによつて入力するオフセツト電圧（Vps）を調
整できる演算増幅器集積回路を提供することであ
る。
とによつて入力するオフセツト電圧（Vps）を調
整できる演算増幅器集積回路を提供することであ
る。
本発明の一般的な様態によれば、第１および第
２の入力、および少なくとも第１の電源端子を有
する利用回路の電気的パラメータを変化させる装
置が提供され、該装置は前記第１および第２の入
力間に結合され、前記利用回路の通常動作時には
非導通となつており、かつ前記第１の入力の電圧
が前記通常動作時には到達することのない所定の
値を越えるとき導通して前記第１の入力から前記
第２の入力へ電流を流すダイオード手段、および
前記第２の入力と前記電源端子の間に結合された
金属マイグレーシヨンによつて調整される抵抗手
段を備えている。
２の入力、および少なくとも第１の電源端子を有
する利用回路の電気的パラメータを変化させる装
置が提供され、該装置は前記第１および第２の入
力間に結合され、前記利用回路の通常動作時には
非導通となつており、かつ前記第１の入力の電圧
が前記通常動作時には到達することのない所定の
値を越えるとき導通して前記第１の入力から前記
第２の入力へ電流を流すダイオード手段、および
前記第２の入力と前記電源端子の間に結合された
金属マイグレーシヨンによつて調整される抵抗手
段を備えている。
本発明の別の態様によれば、各々がそれぞれ第
１および第２の入力端子に結合されたベース電極
を有しかつ各々がエミツタおよびコレクタ端子を
有する第１および第２の差動的に結合された入力
トランジスタ、電流を供給するために第１および
第２の入力トランジスタのエミツタ端子に結合す
る第１の手段、および第１および第２の入力トラ
ンジスタのコレクタ端子に結合された電流ミラー
手段を有する形式の、半導体基板に形成された演
算振幅器集積回路を前記利用回路が有している装
置が提供される。
１および第２の入力端子に結合されたベース電極
を有しかつ各々がエミツタおよびコレクタ端子を
有する第１および第２の差動的に結合された入力
トランジスタ、電流を供給するために第１および
第２の入力トランジスタのエミツタ端子に結合す
る第１の手段、および第１および第２の入力トラ
ンジスタのコレクタ端子に結合された電流ミラー
手段を有する形式の、半導体基板に形成された演
算振幅器集積回路を前記利用回路が有している装
置が提供される。
本発明の上記および他の目的、特徴、利点は添
付図面を参照した次の詳細な説明からさらに良く
理解されるであろう。
付図面を参照した次の詳細な説明からさらに良く
理解されるであろう。
第１図は、適切な方向に電流パルスを流すこと
によつて調整される半導体ウエーハ上のRTMM
抵抗の上面図である。
によつて調整される半導体ウエーハ上のRTMM
抵抗の上面図である。
第２図は、第１図のRTMM抵抗の断面図であ
る。
る。
第３図は、不適切な方向に電流を通すことによ
つて調整される半導体ウエーハ上のRTMM抵抗
の上面図である。
つて調整される半導体ウエーハ上のRTMM抵抗
の上面図である。
第４図は、入力オフセツト電圧が計算される方
法を示す概略図である。
法を示す概略図である。
第５図は、本発明による演算増幅器回路の概略
図である。
図である。
第６図および第７図は、調整されなければなら
ないパラメータを示す任意の回路に関連して
RTMM抵抗が用いられる一般的態様を示す図で
ある。
ないパラメータを示す任意の回路に関連して
RTMM抵抗が用いられる一般的態様を示す図で
ある。
発明を実施するための最良の形態
第１図は、上に拡散抵抗１２を有する１１１方
位シリコンウエーハ１０の上面分解図である。抵
抗の対向端でそれぞれ金属（たとえばアルミニウ
ム）コンタクト１８および２０に接触するために
コンタクトパツド１４と１６が備えられている。
さらに、複数の中間金属コンタクト２２が設けら
れている。
位シリコンウエーハ１０の上面分解図である。抵
抗の対向端でそれぞれ金属（たとえばアルミニウ
ム）コンタクト１８および２０に接触するために
コンタクトパツド１４と１６が備えられている。
さらに、複数の中間金属コンタクト２２が設けら
れている。
第２図は、第１図に示された抵抗が構成される
一般的な態様を示す断面図である。Ｐ型シリコン
基板２４はＮ型エピタキシヤル層２６によつて覆
われた層である。抵抗領域１２はたとえば、Ｎ型
ドーパントをエピタキシヤル層２６に拡散するこ
とによつて形成される。好ましくは窒化物である
絶縁層２８がエピタキシヤル層２６上に被着さ
れ、開口３０がその中にエツチされる。金属層３
２が絶縁層２８上および開口３０中へ被着され、
これにより金属コンタクト１８，１９，２０，２
１，２２，２３が形成される。保護ガラス層３４
が金属３２上に被着され、開口３６，３８がその
中に形成され、パツド１４，１６への通路
（access）が与えられる。
一般的な態様を示す断面図である。Ｐ型シリコン
基板２４はＮ型エピタキシヤル層２６によつて覆
われた層である。抵抗領域１２はたとえば、Ｎ型
ドーパントをエピタキシヤル層２６に拡散するこ
とによつて形成される。好ましくは窒化物である
絶縁層２８がエピタキシヤル層２６上に被着さ
れ、開口３０がその中にエツチされる。金属層３
２が絶縁層２８上および開口３０中へ被着され、
これにより金属コンタクト１８，１９，２０，２
１，２２，２３が形成される。保護ガラス層３４
が金属３２上に被着され、開口３６，３８がその
中に形成され、パツド１４，１６への通路
（access）が与えられる。
［110］平面４０に平行に走る拡散抵抗１２を
有する１１１方位シリコンウエーハ１０を用いる
とき、負端子に向つてシリコンに入るアルミニウ
ム流の形に違いがあり、それはトリミングの間に
抵抗１２における電子流の方向に依存することが
発見された。すなわち、底部（６時）に平面４０
を有する第１図のウエーハ１０において、電子流
が右から左へ流れ、電流が矢印４４で示されるよ
うに左から右へ流れるとすると、アルミニウム４
２の線条（narrowfilament）はシリコンへのコ
ンタクト１８および２２からそのコンタクトの右
へ伸びるのが観察される。しかし、調整の間に電
子流が左から右へ流れ、電流が第３図の矢印４６
で示されるように右から左へ流れるとすると、ア
ルミニウムコンタクトの左にアルミニウム４８の
比較的大きな領域が形成される。
有する１１１方位シリコンウエーハ１０を用いる
とき、負端子に向つてシリコンに入るアルミニウ
ム流の形に違いがあり、それはトリミングの間に
抵抗１２における電子流の方向に依存することが
発見された。すなわち、底部（６時）に平面４０
を有する第１図のウエーハ１０において、電子流
が右から左へ流れ、電流が矢印４４で示されるよ
うに左から右へ流れるとすると、アルミニウム４
２の線条（narrowfilament）はシリコンへのコ
ンタクト１８および２２からそのコンタクトの右
へ伸びるのが観察される。しかし、調整の間に電
子流が左から右へ流れ、電流が第３図の矢印４６
で示されるように右から左へ流れるとすると、ア
ルミニウムコンタクトの左にアルミニウム４８の
比較的大きな領域が形成される。
この現象はアルミニウム−シリコン合金線条の
成長の方向に対するシリコンの１１１結晶面の方
向による。１１１面は最密面（close−packed
planes）で、これらの面に垂直な方向でシリコン
を分解するのを最も困難にしている。シリコンの
分解は１１１面に垂直でない方向においてより容
易に生じる。したがつて、１１１面に垂直な場合
よりも、１１１面の交差（intersection）に対応
する３つの方向のうちの任意の方向でシリコンは
ずつと容易に分解することになる。調整されるべ
き抵抗がウエーハ平面に平行に形成されるとき
は、アルミニウム−シリコン合金の線条は、調整
高電流電子が（６時のウエーハ面で見て）左に流
れるときは右に延びることになる。線条は、それ
を広くすると、１１１面に垂直な成分を含む方向
での分解を必要とするから、かなり細くなる。
成長の方向に対するシリコンの１１１結晶面の方
向による。１１１面は最密面（close−packed
planes）で、これらの面に垂直な方向でシリコン
を分解するのを最も困難にしている。シリコンの
分解は１１１面に垂直でない方向においてより容
易に生じる。したがつて、１１１面に垂直な場合
よりも、１１１面の交差（intersection）に対応
する３つの方向のうちの任意の方向でシリコンは
ずつと容易に分解することになる。調整されるべ
き抵抗がウエーハ平面に平行に形成されるとき
は、アルミニウム−シリコン合金の線条は、調整
高電流電子が（６時のウエーハ面で見て）左に流
れるときは右に延びることになる。線条は、それ
を広くすると、１１１面に垂直な成分を含む方向
での分解を必要とするから、かなり細くなる。
他方、電子が上記配向された抵抗内で左から右
へ移動するように調整電流が反転された場合、ア
ルミニウム−シリコン合金の非常に広幅の線条が
コンタクトの左へ伸びることになる。これは、１
１１面に垂直な方向よりもそれに平行な方向でシ
リコンが結晶から分解することが容易であるから
である。
へ移動するように調整電流が反転された場合、ア
ルミニウム−シリコン合金の非常に広幅の線条が
コンタクトの左へ伸びることになる。これは、１
１１面に垂直な方向よりもそれに平行な方向でシ
リコンが結晶から分解することが容易であるから
である。
１１１配向された結晶にはエツチピツト面が３
つの方向で交差するから、抵抗を構成できる最適
方向は３つある。これらは120°離れ、〔１１２〕，
〔１２１〕および〔２１１〕の結晶方向にある。
電子流がエツチピツトの１点の方へ向けられた場
合、合金の細い線条は電子流と反対の方向にオー
ム性接触から成長することになる。同様に、電子
流がエツチピツトの平面の方に向けられた場合、
太い線条が電子流の方向と反対にオーム性接触か
ら成長することになる。
つの方向で交差するから、抵抗を構成できる最適
方向は３つある。これらは120°離れ、〔１１２〕，
〔１２１〕および〔２１１〕の結晶方向にある。
電子流がエツチピツトの１点の方へ向けられた場
合、合金の細い線条は電子流と反対の方向にオー
ム性接触から成長することになる。同様に、電子
流がエツチピツトの平面の方に向けられた場合、
太い線条が電子流の方向と反対にオーム性接触か
ら成長することになる。
１００配向シリコンウエーハの場合、１１１面
が交差して４面ピラミツド型エツチピツトを形成
する２つの方向がある。したがつて、トリミング
可能な抵抗をそれに沿つて構成でき、電子流の反
対方向に細い線条が生成されることになる２つの
方向がある。それは、〔０１０〕と〔００１〕方
向で、〔０１１〕配向平面から角度45°および135°
の位置にある。シリコンウエーハの結晶学的配向
は、デユアン・オー・タウンリー（Duane O.
Townley）の文献“OPTIMUM
CRYSTALLOGRAPHIC ORIENTATION
FOR SILICON DEVICE FABRICATION”
Solid State Technology、1973年１月、37−41
ページにより詳細に説明されている。
が交差して４面ピラミツド型エツチピツトを形成
する２つの方向がある。したがつて、トリミング
可能な抵抗をそれに沿つて構成でき、電子流の反
対方向に細い線条が生成されることになる２つの
方向がある。それは、〔０１０〕と〔００１〕方
向で、〔０１１〕配向平面から角度45°および135°
の位置にある。シリコンウエーハの結晶学的配向
は、デユアン・オー・タウンリー（Duane O.
Townley）の文献“OPTIMUM
CRYSTALLOGRAPHIC ORIENTATION
FOR SILICON DEVICE FABRICATION”
Solid State Technology、1973年１月、37−41
ページにより詳細に説明されている。
上に示唆したように、抵抗を構成でき、所望の
自然線条成長を示す方向はウエーハの結晶学的方
向に関連している。すなわち、１１１シリコンの
エツチピツトは４面体型ピツトを構成する３つの
交差する１１１面からなる。１１１面の交差部は
それぞれ120°離れた３つの方向を指す。２つの１
１１面の交差部を含むエツチピツト点はウエーハ
の平面に平行に右に向けられることに注意を要す
る。エツチピツトの左には、１１１面が存在す
る。こうして、１１１面から左の方向へよりも２
つの１１１面の交差部に沿つて右へシリコンを結
晶から合金へ分解する（dissolve）ことが容易に
なる。
自然線条成長を示す方向はウエーハの結晶学的方
向に関連している。すなわち、１１１シリコンの
エツチピツトは４面体型ピツトを構成する３つの
交差する１１１面からなる。１１１面の交差部は
それぞれ120°離れた３つの方向を指す。２つの１
１１面の交差部を含むエツチピツト点はウエーハ
の平面に平行に右に向けられることに注意を要す
る。エツチピツトの左には、１１１面が存在す
る。こうして、１１１面から左の方向へよりも２
つの１１１面の交差部に沿つて右へシリコンを結
晶から合金へ分解する（dissolve）ことが容易に
なる。
第４図は、それぞれ電流IAおよびIBを発生する
電流源７４および７５、各々ベース電極が差動入
力信号に結合された第１および第２のPNP入力
トランジスタ７６および７８、および抵抗RAを
有するエミツタ抵抗８０を備えた演算増幅器の入
力段を示す。図示のように、抵抗８０はトランジ
スタ７６のエミツタとトランジスタ７８のエミツ
タの間に接続されている。たとえば、IA＝IBで、
同様の要素はほぼ同じに整合しているとすると、
トランジスタ７６および７８のコレクタはそれぞ
れ、電流IAおよびIBを流すことになる。また、電
流IRはゼロに等しくなる。トランジスタ７６およ
び７８のコレクタは電流ミラー回路８６によく知
られた態様で接続されているから、トランジスタ
７６および７８のコレクタ電流（およびエミツタ
電流）の比は、IAまたはIBに関係なく一定のまま
である。
電流源７４および７５、各々ベース電極が差動入
力信号に結合された第１および第２のPNP入力
トランジスタ７６および７８、および抵抗RAを
有するエミツタ抵抗８０を備えた演算増幅器の入
力段を示す。図示のように、抵抗８０はトランジ
スタ７６のエミツタとトランジスタ７８のエミツ
タの間に接続されている。たとえば、IA＝IBで、
同様の要素はほぼ同じに整合しているとすると、
トランジスタ７６および７８のコレクタはそれぞ
れ、電流IAおよびIBを流すことになる。また、電
流IRはゼロに等しくなる。トランジスタ７６およ
び７８のコレクタは電流ミラー回路８６によく知
られた態様で接続されているから、トランジスタ
７６および７８のコレクタ電流（およびエミツタ
電流）の比は、IAまたはIBに関係なく一定のまま
である。
トランジスタ７６および７８のベース端子にあ
らわれる入力オフセツト電圧VOSは次のように定
義できる。
らわれる入力オフセツト電圧VOSは次のように定
義できる。
VOS＝O1−RA（IA−IB）／２−O2
ここで、O1およびO2はそれぞれトランジスタ
７６および７８のベース−エミツタ電圧である。
オフセツト電圧が存在する場合、IBに対してIAの
値を、またはIAに対してIBの値を変化させて抵抗
RAを流れる電流を変化させることによつて上記
オフセツト電圧はほぼ除去できる。
７６および７８のベース−エミツタ電圧である。
オフセツト電圧が存在する場合、IBに対してIAの
値を、またはIAに対してIBの値を変化させて抵抗
RAを流れる電流を変化させることによつて上記
オフセツト電圧はほぼ除去できる。
第５図はRTMM抵抗８８および９０を含む演
算増幅器の入力段の概略図である。図示されてい
るように、入力PNPトランジスタ９２および９
４はベース端子がそれぞれ入力ＡおよびＢに接続
されている。抵抗８９はトランジスタ９２のエミ
ツタとトランジスタ９４のエミツタとの間に結合
されている。トランジスタ９２および９４のコレ
クタはNPNトランジスタ１００およびダイオー
ド１０２からなる電流ミラー回路に結合されてい
る。第１および第２のPNP電流源トランジスタ
１０１および１０３はそれぞれベース電極が抵抗
９３を介して基準電圧（VREF）に結合されてい
る。トランジスタ１０１のエミツタはRTMM抵
抗８８の第１の端子に結合され、トランジスタ１
０１のコレクタはトランジスタ９２のエミツタと
抵抗８９の間の接続点に結合されている。トラン
ジスタ１０３はエミツタがRTMM抵抗９０の第
１の端子に結合され、コレタクがトランジスタ９
４のエミツタと抵抗８９の間の接続点に結合され
ている。RTMM抵抗８８および９０の第２の端
子は電圧電源（Ｖ＋）を介して結合されている。
第１のダイオード１０４は陽極が入力端子Ａに結
合され、陰極はトランジスタ１０１のエミツタと
RTMM抵抗８８の第１の端子の間に共通ノード
に結合されている。第２のダイオード１０６は陽
極が入力端子Ｂに結合され、陰極はトランジスタ
１０３のエミツタとRTMM抵抗９０の第１の端
子の間に共通ノードに結合されている。
算増幅器の入力段の概略図である。図示されてい
るように、入力PNPトランジスタ９２および９
４はベース端子がそれぞれ入力ＡおよびＢに接続
されている。抵抗８９はトランジスタ９２のエミ
ツタとトランジスタ９４のエミツタとの間に結合
されている。トランジスタ９２および９４のコレ
クタはNPNトランジスタ１００およびダイオー
ド１０２からなる電流ミラー回路に結合されてい
る。第１および第２のPNP電流源トランジスタ
１０１および１０３はそれぞれベース電極が抵抗
９３を介して基準電圧（VREF）に結合されてい
る。トランジスタ１０１のエミツタはRTMM抵
抗８８の第１の端子に結合され、トランジスタ１
０１のコレクタはトランジスタ９２のエミツタと
抵抗８９の間の接続点に結合されている。トラン
ジスタ１０３はエミツタがRTMM抵抗９０の第
１の端子に結合され、コレタクがトランジスタ９
４のエミツタと抵抗８９の間の接続点に結合され
ている。RTMM抵抗８８および９０の第２の端
子は電圧電源（Ｖ＋）を介して結合されている。
第１のダイオード１０４は陽極が入力端子Ａに結
合され、陰極はトランジスタ１０１のエミツタと
RTMM抵抗８８の第１の端子の間に共通ノード
に結合されている。第２のダイオード１０６は陽
極が入力端子Ｂに結合され、陰極はトランジスタ
１０３のエミツタとRTMM抵抗９０の第１の端
子の間に共通ノードに結合されている。
とりあえず、抵抗８８と９０およびダイオード
１０４と１０６を無視すると、入力段はよく知ら
れた態様で動作する。端子Ａの電圧が端子Ｂの電
圧を越えると、トランジスタ９２を流れる電流は
トランジスタ９４を流れる電流より小さくなる。
電流ミラー回路の動作により、トランジスタ１０
０はトランジスタ９２のコレクタに流れる電流に
ほぼ等しい電流をノード１０８から引こうとす
る。これはトランジスタ９４のコレクタからノー
ド１０８に流れる電流より小さいから、ノード１
０８の電圧が上昇する。逆に、ノードＡの電圧が
ノードＢの電圧より低いと、トランジスタ９４の
コレクタよりトランジスタ９２のコレクタに多く
の電流が流れる。しかし、電流ミラー作用のため
にノード１０８に供給されている電流よりも多く
の電流をトランジスタ１００がそこから引こうと
し、その結果ノード１０８の電圧は低下する。
１０４と１０６を無視すると、入力段はよく知ら
れた態様で動作する。端子Ａの電圧が端子Ｂの電
圧を越えると、トランジスタ９２を流れる電流は
トランジスタ９４を流れる電流より小さくなる。
電流ミラー回路の動作により、トランジスタ１０
０はトランジスタ９２のコレクタに流れる電流に
ほぼ等しい電流をノード１０８から引こうとす
る。これはトランジスタ９４のコレクタからノー
ド１０８に流れる電流より小さいから、ノード１
０８の電圧が上昇する。逆に、ノードＡの電圧が
ノードＢの電圧より低いと、トランジスタ９４の
コレクタよりトランジスタ９２のコレクタに多く
の電流が流れる。しかし、電流ミラー作用のため
にノード１０８に供給されている電流よりも多く
の電流をトランジスタ１００がそこから引こうと
し、その結果ノード１０８の電圧は低下する。
入力端子ＡおよびＢ間に正のオフセツト電圧が
存在するとすれば、その電圧は、第４図に関連し
て前述したように、抵抗８９を流れる電流（IR）
を増大することによつてかなり減少できる。これ
は、I2に対してI1を増大することによつて達成で
きる。VBE101をトランジスタ１０１のベース−エ
ミツタ間電圧、R88はRIMT抵抗８８の抵抗値で
あるものとすると、I1は（VCC−VBE101−
VREF）／R88に等しいから、I1はRTMM抵抗８８
の抵抗値を減少することによつて増大できること
は明らかであろう。
存在するとすれば、その電圧は、第４図に関連し
て前述したように、抵抗８９を流れる電流（IR）
を増大することによつてかなり減少できる。これ
は、I2に対してI1を増大することによつて達成で
きる。VBE101をトランジスタ１０１のベース−エ
ミツタ間電圧、R88はRIMT抵抗８８の抵抗値で
あるものとすると、I1は（VCC−VBE101−
VREF）／R88に等しいから、I1はRTMM抵抗８８
の抵抗値を減少することによつて増大できること
は明らかであろう。
通常は、入力端子ＡおよびＢに現われる信号は
上、下電源電圧（たとえば、接地電圧とＶ＋）の
間にどこかにある。したがつて、ダイオード１０
４と１０６は通常逆バイアスされたままである。
正電圧VOSを減少させるために、RTMM抵抗８
８の抵抗値を減少することが望まれる場合、入力
端子ＡをＶ＋以上に引き上げてダイオード１０４
を順方向バイアスし、これによりRTMM抵抗８
８を通して大電流を流すだけでよい。前述したよ
うに、このため、RTMM抵抗８８の抵抗値が金
属マイグレーシヨンによつて減少する。RTMM
抵抗８８の抵抗値を減少することによつて、電流
I1は差動電流（Ｉ）だけ増大し、電流IR＝（Ｉ／
２）が抵抗８９を流れてVOSに（Ｉ／２）R89の
変化が生じる。電流ミラー動作のために、トラン
ジスタ９２のベース電流およびコレクタ電流はな
お、トランジスタ９４のベース電流およびコレク
タ電流に等しい。
上、下電源電圧（たとえば、接地電圧とＶ＋）の
間にどこかにある。したがつて、ダイオード１０
４と１０６は通常逆バイアスされたままである。
正電圧VOSを減少させるために、RTMM抵抗８
８の抵抗値を減少することが望まれる場合、入力
端子ＡをＶ＋以上に引き上げてダイオード１０４
を順方向バイアスし、これによりRTMM抵抗８
８を通して大電流を流すだけでよい。前述したよ
うに、このため、RTMM抵抗８８の抵抗値が金
属マイグレーシヨンによつて減少する。RTMM
抵抗８８の抵抗値を減少することによつて、電流
I1は差動電流（Ｉ）だけ増大し、電流IR＝（Ｉ／
２）が抵抗８９を流れてVOSに（Ｉ／２）R89の
変化が生じる。電流ミラー動作のために、トラン
ジスタ９２のベース電流およびコレクタ電流はな
お、トランジスタ９４のベース電流およびコレク
タ電流に等しい。
負のオフセツト電圧が存在する場合、それは同
様に、入力端子ＢをＶ＋以上にしてダイオード１
０６を順方向バイアスし、大電流をRTMM抵抗
９０を通して流しその抵抗を減少することによつ
て減少できる。
様に、入力端子ＢをＶ＋以上にしてダイオード１
０６を順方向バイアスし、大電流をRTMM抵抗
９０を通して流しその抵抗を減少することによつ
て減少できる。
ここまで、入力端子から正レールまでのトリミ
ング技術を第５図に示した演算増幅器に関連して
説明した。しかし、このような技術は、そこに流
入する電流を修正することによつて内部パラメー
タが修正される任意の利用回路にも適切に用いる
ことができることは明らかである。たとえば、第
６図において、利用回路１１０は第１の電源端子
１１２（たとえばグランド）および第２の電源端
子１１４（Ｖ＋）を有する。さらに、この利用回
路は入力信号を受ける第１の入力１１６および電
流ISを受ける第２の入力１１８を有する。図示の
ように、ダイオード１２０は入力１１６に結合さ
れた陽極と入力１１８に結合された陰極を有す
る。RTMM抵抗１２２は入力１１８とＶ＋の間
に結合されている。入力１１６をＶ＋以上に引き
上げると、ダイオード１２０は順方向バイアスさ
れ、大電流が抵抗１２２を流れ、その抵抗値が減
少する。このようにして、利用回路１１０に流入
する電流ISは所望の内部パラメータ変化を生じる
ように変化できる。
ング技術を第５図に示した演算増幅器に関連して
説明した。しかし、このような技術は、そこに流
入する電流を修正することによつて内部パラメー
タが修正される任意の利用回路にも適切に用いる
ことができることは明らかである。たとえば、第
６図において、利用回路１１０は第１の電源端子
１１２（たとえばグランド）および第２の電源端
子１１４（Ｖ＋）を有する。さらに、この利用回
路は入力信号を受ける第１の入力１１６および電
流ISを受ける第２の入力１１８を有する。図示の
ように、ダイオード１２０は入力１１６に結合さ
れた陽極と入力１１８に結合された陰極を有す
る。RTMM抵抗１２２は入力１１８とＶ＋の間
に結合されている。入力１１６をＶ＋以上に引き
上げると、ダイオード１２０は順方向バイアスさ
れ、大電流が抵抗１２２を流れ、その抵抗値が減
少する。このようにして、利用回路１１０に流入
する電流ISは所望の内部パラメータ変化を生じる
ように変化できる。
第７図において、利用回路１１０もまた、第１
の電源端子１１２、第２の電源端子１１４、第１
の入力１１６および第２の入力１１８を有する。
しかし、この場合は、ツエナーダイオードは陰極
が入力１１６に結合され、陽極が入力１１８に結
合され、RTMM抵抗１２２は入力１１８と電源
端子１１２（通常、グランド）の間に結合されて
いる。RTMM抵抗１２２の抵抗値を変化させる
ことが望まれる場合にのみ、その抵抗を通して電
流が流れるようにするためには、ツエナーダイオ
ード１２４は所定の降伏電圧（たとえば、７ボル
ト）を持つように選ばれる。複数個のツエナーダ
イオードを異なつた電圧の要求のために用いるこ
とができるであろう。それにもかかわらず、第１
の供給電圧１１２に対して入力１１６に十分な高
電圧を印加することによつてRTMM抵抗１２２
を通して電流が流れ、その抵抗値が変化し、ISが
変化する。
の電源端子１１２、第２の電源端子１１４、第１
の入力１１６および第２の入力１１８を有する。
しかし、この場合は、ツエナーダイオードは陰極
が入力１１６に結合され、陽極が入力１１８に結
合され、RTMM抵抗１２２は入力１１８と電源
端子１１２（通常、グランド）の間に結合されて
いる。RTMM抵抗１２２の抵抗値を変化させる
ことが望まれる場合にのみ、その抵抗を通して電
流が流れるようにするためには、ツエナーダイオ
ード１２４は所定の降伏電圧（たとえば、７ボル
ト）を持つように選ばれる。複数個のツエナーダ
イオードを異なつた電圧の要求のために用いるこ
とができるであろう。それにもかかわらず、第１
の供給電圧１１２に対して入力１１６に十分な高
電圧を印加することによつてRTMM抵抗１２２
を通して電流が流れ、その抵抗値が変化し、ISが
変化する。
こうして、入力オフセツト電圧または任意の他
の電流依存のパラメータが、入力端子と電力供給
レールの１つの間に結合されたRTMM抵抗を用
いることによつて変化できる回路を図示し、説明
した。
の電流依存のパラメータが、入力端子と電力供給
レールの１つの間に結合されたRTMM抵抗を用
いることによつて変化できる回路を図示し、説明
した。
上述の説明は例示的なものである。形式および
詳細の変化は、添付請求の範囲に画定した発明の
範囲から離れることなく当業者によつてなし得る
であろう。
詳細の変化は、添付請求の範囲に画定した発明の
範囲から離れることなく当業者によつてなし得る
であろう。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US908,858 | 1986-09-18 | ||
| US06/908,858 US4725791A (en) | 1986-09-18 | 1986-09-18 | Circuit utilizing resistors trimmed by metal migration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01500707A JPH01500707A (ja) | 1989-03-09 |
| JPH0568104B2 true JPH0568104B2 (ja) | 1993-09-28 |
Family
ID=25426332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62504115A Granted JPH01500707A (ja) | 1986-09-18 | 1987-06-29 | 金属マイグレーションによって調整される抵抗を用いた回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4725791A (ja) |
| EP (1) | EP0283479B1 (ja) |
| JP (1) | JPH01500707A (ja) |
| KR (1) | KR940007975B1 (ja) |
| DE (1) | DE3779751T2 (ja) |
| HK (1) | HK82095A (ja) |
| WO (1) | WO1988002197A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945762A (en) * | 1989-01-24 | 1990-08-07 | Sensym, Inc. | Silicon sensor with trimmable wheatstone bridge |
| US5679275A (en) * | 1995-07-03 | 1997-10-21 | Motorola, Inc. | Circuit and method of modifying characteristics of a utilization circuit |
| US6026013A (en) * | 1998-09-30 | 2000-02-15 | Motorola, Inc. | Quantum random address memory |
| EP1669832A1 (en) * | 2004-12-03 | 2006-06-14 | Dialog Semiconductor GmbH | An accurate high current circuit |
| CN114556113A (zh) * | 2019-11-01 | 2022-05-27 | 国立研究开发法人科学技术振兴机构 | 电流传感器和电力转换电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1408341A (fr) * | 1964-07-02 | 1965-08-13 | Materiel Electrique S W Le | Amplificateur différentiel |
| US3870967A (en) * | 1972-05-22 | 1975-03-11 | Motorola Inc | Method and apparatus for adjustment of offset voltage of a differential amplifier |
-
1986
- 1986-09-18 US US06/908,858 patent/US4725791A/en not_active Expired - Lifetime
-
1987
- 1987-06-29 KR KR1019880700551A patent/KR940007975B1/ko not_active IP Right Cessation
- 1987-06-29 WO PCT/US1987/001503 patent/WO1988002197A1/en active IP Right Grant
- 1987-06-29 JP JP62504115A patent/JPH01500707A/ja active Granted
- 1987-06-29 DE DE8787904464T patent/DE3779751T2/de not_active Expired - Fee Related
- 1987-06-29 EP EP87904464A patent/EP0283479B1/en not_active Expired - Lifetime
-
1995
- 1995-05-25 HK HK82095A patent/HK82095A/xx not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0283479A1 (en) | 1988-09-28 |
| KR880702003A (ko) | 1988-11-07 |
| US4725791A (en) | 1988-02-16 |
| EP0283479A4 (en) | 1989-01-18 |
| WO1988002197A1 (en) | 1988-03-24 |
| JPH01500707A (ja) | 1989-03-09 |
| EP0283479B1 (en) | 1992-06-10 |
| KR940007975B1 (ko) | 1994-08-31 |
| HK82095A (en) | 1995-06-01 |
| DE3779751T2 (de) | 1993-02-04 |
| DE3779751D1 (de) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197955B1 (en) | Method for resistor trimming by metal migration | |
| US4870472A (en) | Method for resistor trimming by metal migration | |
| JPH0568104B2 (ja) | ||
| US5557139A (en) | Buried base vertical bipolar power transistor with improved current gain and operation area | |
| US4713680A (en) | Series resistive network | |
| US4683442A (en) | Operational amplifier circuit utilizing resistors trimmed by metal migration | |
| US4717886A (en) | Operational amplifier utilizing resistors trimmed by metal migration | |
| EP0210376A1 (en) | Low Voltage clamp | |
| US5298785A (en) | Semiconductor device | |
| EP0409571B1 (en) | Integrated constant current circuit with a BJT and a JFET | |
| US4814852A (en) | Controlled voltage drop diode | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| US5237195A (en) | Semiconductor integrated circuit arrangement for preventing latch up | |
| US4160990A (en) | Semiconductor devices and circuit arrangements including such devices | |
| JPS6331943B2 (ja) | ||
| JP3331523B2 (ja) | カレントミラー回路 | |
| JP2993535B2 (ja) | 受光素子 | |
| KR920000633B1 (ko) | Pnp 트랜지스터의 제조방법 | |
| JP2003115549A (ja) | 半導体集積回路装置 | |
| JPS6141247Y2 (ja) | ||
| JPS61150229A (ja) | 集積回路 | |
| JPS60245265A (ja) | 半導体集積回路装置 | |
| JPS5842266A (ja) | 半導体集積回路装置 | |
| JPS6285459A (ja) | 半導体装置 | |
| JPH05326823A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 14 |