JPS6285459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6285459A JPS6285459A JP22522685A JP22522685A JPS6285459A JP S6285459 A JPS6285459 A JP S6285459A JP 22522685 A JP22522685 A JP 22522685A JP 22522685 A JP22522685 A JP 22522685A JP S6285459 A JPS6285459 A JP S6285459A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- vbe
- region
- terminal
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
一導電型の半導体領域内に反対導電型の半導体領域を形
成してこれを抵抗として用いる半導体装置であって、一
導電型の半導体領域の電位を抵抗両端の入力電圧のいず
れか一方に設定することを可能とする。
成してこれを抵抗として用いる半導体装置であって、一
導電型の半導体領域の電位を抵抗両端の入力電圧のいず
れか一方に設定することを可能とする。
本発明は半導体装置に関するものであり、さらに詳しく
言えば抵抗端子に入力する電圧値による抵抗値に変動が
少ない抵抗を有する半導体装置に関する。
言えば抵抗端子に入力する電圧値による抵抗値に変動が
少ない抵抗を有する半導体装置に関する。
第４図は従来例に係る半導体装置であり、ｌはＰ型半導
体基板、２はエピタキシャル成長により形成されたＮ型
領域、３は素子分離用のＰ型頭域、４は埋め込み層とし
ての高濃度のＮ型領域である。また５はＰ型頭域を形成
している。端子１．２は抵抗の端子であり、６は絶縁膜
である。
体基板、２はエピタキシャル成長により形成されたＮ型
領域、３は素子分離用のＰ型頭域、４は埋め込み層とし
ての高濃度のＮ型領域である。また５はＰ型頭域を形成
している。端子１．２は抵抗の端子であり、６は絶縁膜
である。
なお従来例ではＰ型領域５を抵抗として使用する場合、
Ｐ−Ｎ接合が順方向バイアスされて順方向電流が流れな
いように、Ｎ型領域２を高電圧電源に接続している。
Ｐ−Ｎ接合が順方向バイアスされて順方向電流が流れな
いように、Ｎ型領域２を高電圧電源に接続している。
ところで従来例にかかる半導体装置によれば、端子１（
又は端子２）の電圧値が変動すればＰ型領域３の抵抗値
も大幅に変動することになる。これは端子１の電圧値が
高いときと低いときではＮ型領域２とＰ型銅域５との間
にかかる逆バイアス電圧が異なるので、空乏層の広がり
に差が生じるからである。すなわちＰ型銅域５の抵抗値
は端子ｌに入力する電圧が小さければ小さいほど空乏層
が広がるから、抵抗値は高くなる。
又は端子２）の電圧値が変動すればＰ型領域３の抵抗値
も大幅に変動することになる。これは端子１の電圧値が
高いときと低いときではＮ型領域２とＰ型銅域５との間
にかかる逆バイアス電圧が異なるので、空乏層の広がり
に差が生じるからである。すなわちＰ型銅域５の抵抗値
は端子ｌに入力する電圧が小さければ小さいほど空乏層
が広がるから、抵抗値は高くなる。
またリニア回路では一定の抵抗比の抵抗対を入力部に備
えることが多いが、この抵抗比は回路の動作中も一定で
あることが望ましい。しかし従来例によれば入力電圧値
によって抵抗値が変動するものであるから、それぞれの
抵抗に入力する電圧の値が異なるとき抵抗比もそれに従
って変動することになる。このため従来例の抵抗によれ
ば、高精度のリニアＩＣ回路を実現することができない
という問題点がある。
えることが多いが、この抵抗比は回路の動作中も一定で
あることが望ましい。しかし従来例によれば入力電圧値
によって抵抗値が変動するものであるから、それぞれの
抵抗に入力する電圧の値が異なるとき抵抗比もそれに従
って変動することになる。このため従来例の抵抗によれ
ば、高精度のリニアＩＣ回路を実現することができない
という問題点がある。
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、入力電圧の大きさによって抵抗値が変動するの
を抑制した抵抗を備えた半導体装置の提供を目的とする
。
であり、入力電圧の大きさによって抵抗値が変動するの
を抑制した抵抗を備えた半導体装置の提供を目的とする
。
本発明は一導電型の半導体領域内に反対導電型の半導体
領域を形成し、該反対導電型の半導体領域を抵抗として
用いる半導体装置において、前記一導電型の半導体領域
の電位が前記反対導電型の半導体領域の抵抗両端の入力
電圧いずれか一方に設定されることを特徴とする。
領域を形成し、該反対導電型の半導体領域を抵抗として
用いる半導体装置において、前記一導電型の半導体領域
の電位が前記反対導電型の半導体領域の抵抗両端の入力
電圧いずれか一方に設定されることを特徴とする。
一導電型の半導体領域の電位は反対導電型の半導体領域
の抵抗両端の入力電圧の一方に設定されるので、両生導
体領域間にはほとんど逆／くイアスミ圧が印加しない。
の抵抗両端の入力電圧の一方に設定されるので、両生導
体領域間にはほとんど逆／くイアスミ圧が印加しない。
従って抵抗値は入力端子の大きさに依存することなく一
定に保たれる。
定に保たれる。
次に図を参照しながら本発明の実施例につｌ、Ｎて説明
する。第１図は本発明の実施例に係る半導体装置の回路
図であり、第２図、第３図はその断面図である。図にお
いて第４図と同じ符号ものは同じ機能のものを示してい
る。
する。第１図は本発明の実施例に係る半導体装置の回路
図であり、第２図、第３図はその断面図である。図にお
いて第４図と同じ符号ものは同じ機能のものを示してい
る。
Ｒ１はＰ型銅域５によって形成された抵抗であり、Ｄｌ
はＰ型銅域５とＮ型領域２とによって形成されたダイオ
ードである。Ｔｌは縦型ｎｐｎトランジスタであり、コ
レクタが電源に、ベースが端子ｌに接続されている。Ｔ
２も縦型ｎｐｎトランジスタであり、コレクタがＶｃｃ
に、ベースが端子２に接続されている。Ｔ３は横型Ｐｎ
Ｐ）ランジスタであり、コレクタがＶＳＳに、エミッタ
が定電流源２を介して電源Ｖｃｃに接続されて＋、Ｘる
。エミッタはＤｌのカソード側のＮ型領域２にも接続さ
れている。またＴ１のエミッタ、Ｔ２のエミッタおよび
Ｔ３のベースは共通接続され、定電流源ｌを介して電源
ＶＳＳに接続されている。
はＰ型銅域５とＮ型領域２とによって形成されたダイオ
ードである。Ｔｌは縦型ｎｐｎトランジスタであり、コ
レクタが電源に、ベースが端子ｌに接続されている。Ｔ
２も縦型ｎｐｎトランジスタであり、コレクタがＶｃｃ
に、ベースが端子２に接続されている。Ｔ３は横型Ｐｎ
Ｐ）ランジスタであり、コレクタがＶＳＳに、エミッタ
が定電流源２を介して電源Ｖｃｃに接続されて＋、Ｘる
。エミッタはＤｌのカソード側のＮ型領域２にも接続さ
れている。またＴ１のエミッタ、Ｔ２のエミッタおよび
Ｔ３のベースは共通接続され、定電流源ｌを介して電源
ＶＳＳに接続されている。
次に本発明の実施例の動作について説明する。
いま端子ｌの電圧ｖｌが端子２の電圧ｖ２よりも大きい
とする。このときＴ１がオンしてＴ２がオフするから、
Ｔ３のベース電圧はＶｌよりＶＢＥ（Ｔｌ）だけ低い電
圧Ｖ １−ＶＢＦ （Ｔ Ｉ） トなる。一方Ｔ３のエ
ミッタ電圧はこれよりＶＢＥ（Ｔ３）だけ高い電圧とな
るから、ＤＩのＮ型領域２の電圧は、 Ｖ ｌ −’ＶＢＥ （Ｔ １ ） ＋ ＶＢＥ （Ｔ
２）とナル。一般にＶＢ「（ＴＩ）、！＝ＶｎＥ（Ｔ
２）はほぼ等しいから、結局Ｄ１のＮ型領域２の電圧は
ｖｌとなる。
とする。このときＴ１がオンしてＴ２がオフするから、
Ｔ３のベース電圧はＶｌよりＶＢＥ（Ｔｌ）だけ低い電
圧Ｖ １−ＶＢＦ （Ｔ Ｉ） トなる。一方Ｔ３のエ
ミッタ電圧はこれよりＶＢＥ（Ｔ３）だけ高い電圧とな
るから、ＤＩのＮ型領域２の電圧は、 Ｖ ｌ −’ＶＢＥ （Ｔ １ ） ＋ ＶＢＥ （Ｔ
２）とナル。一般にＶＢ「（ＴＩ）、！＝ＶｎＥ（Ｔ
２）はほぼ等しいから、結局Ｄ１のＮ型領域２の電圧は
ｖｌとなる。
また同様にして■２の方がｖｌよりも大きいときにはＮ
型領域２の電圧はＶ２となる。
型領域２の電圧はＶ２となる。
このようにＮ型領域２の電圧は、端子ｌ又は端子２のい
ずれか高い方の電圧に設定されることになる。すなわち
抵抗端子の電圧とＮ型領域２の電圧は、抵抗端子に入力
する電圧の大きさに依存することなく等しく設定される
ので、従来例のように逆バイアス電圧が加わって抵抗値
が変動することはない。
ずれか高い方の電圧に設定されることになる。すなわち
抵抗端子の電圧とＮ型領域２の電圧は、抵抗端子に入力
する電圧の大きさに依存することなく等しく設定される
ので、従来例のように逆バイアス電圧が加わって抵抗値
が変動することはない。
このようにアナログ信号など入力電圧値が変動してもほ
ぼ一定の抵抗値を得ることができるから、高精度の抵抗
比が要求されるリニア回路等に用いれば特にその効果は
大きい。
ぼ一定の抵抗値を得ることができるから、高精度の抵抗
比が要求されるリニア回路等に用いれば特にその効果は
大きい。
このように本発明によれば、一導電型の半導体領域の電
位を抵抗を形成する反対導電型の半導体領域の抵抗端子
に入力する電圧と等しく設定することができるので、逆
バイアス電圧による抵抗値の変動を防止することができ
る。
位を抵抗を形成する反対導電型の半導体領域の抵抗端子
に入力する電圧と等しく設定することができるので、逆
バイアス電圧による抵抗値の変動を防止することができ
る。
特に高精度の抵抗比が要求されるリニアＩＣ回路に用い
れば、その効果は大きい。
れば、その効果は大きい。
第１図は本発明の実施例に係る回路図であり、第２図、
第３図はその断面図である。第４図は従来例に係る断面
図である。 ｌ・・・Ｐ型基板 ２・・・Ｎ型基板 Ｒ１・・・抵抗 ＤＩ・・・ダイオード ＴＩ、Ｔ２・・・ｎｐｎ）ランジスタ Ｔ３・・・ｐｎｐ ）ランジスタ 又・ｒし、：；
第３図はその断面図である。第４図は従来例に係る断面
図である。 ｌ・・・Ｐ型基板 ２・・・Ｎ型基板 Ｒ１・・・抵抗 ＤＩ・・・ダイオード ＴＩ、Ｔ２・・・ｎｐｎ）ランジスタ Ｔ３・・・ｐｎｐ ）ランジスタ 又・ｒし、：；
Claims (1)
- 【特許請求の範囲】 一導電型の半導体領域内に反対導電型の半導体領域を形
成し、該反対導電型の半導体領域を抵抗として用いる半
導体装置において、 前記一導電型の半導体領域の電位が前記反対導電型の半
導体領域の抵抗両端の入力電圧のいずれか一方に設定さ
れることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22522685A JPS6285459A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22522685A JPS6285459A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285459A true JPS6285459A (ja) | 1987-04-18 |
Family
ID=16825959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22522685A Pending JPS6285459A (ja) | 1985-10-09 | 1985-10-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285459A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0459633U (ja) * | 1990-09-28 | 1992-05-21 |
-
1985
- 1985-10-09 JP JP22522685A patent/JPS6285459A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0459633U (ja) * | 1990-09-28 | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6232522A (ja) | Ｎｐｎバンドギヤツプ電圧発生器 | |
| US4024417A (en) | Integrated semiconductor structure with means to prevent unlimited current flow | |
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| US4283674A (en) | Constant voltage output circuit | |
| EP0196893A2 (en) | Temperature compensated active resistor | |
| US4220877A (en) | Temperature compensated switching circuit | |
| US4689651A (en) | Low voltage clamp | |
| US4807009A (en) | Lateral transistor | |
| CA1097752A (en) | Current mirror circuit | |
| US4954766A (en) | Power supply circuit and semiconductor integrated circuit device using it | |
| JPS6285459A (ja) | 半導体装置 | |
| EP0104777B1 (en) | A constant current source circuit | |
| US6768139B2 (en) | Transistor configuration for a bandgap circuit | |
| KR19980023935A (ko) | 반도체 집적회로 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JP2560010B2 (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| GB2344689A (en) | Analogue switch | |
| US5721512A (en) | Current mirror with input voltage set by saturated collector-emitter voltage | |
| JPH08256019A (ja) | トランジスタの動作電流安定化回路装置 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH02136563A (ja) | 半導体スイッチング回路 | |
| JPS6223605A (ja) | バイポ−ラ型集積回路 | |
| JPH028917A (ja) | 定電圧回路 |