JPH0567094B2

JPH0567094B2 -

Info

Publication number: JPH0567094B2
Application number: JP15967585A
Authority: JP
Inventors: Yukya Higuchi
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1985-07-17
Filing date: 1985-07-17
Publication date: 1993-09-24
Also published as: JPS6218848A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、コンピユータを備えた装置間のデー
タ伝送を行うデータの伝送装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data transmission device for transmitting data between devices equipped with computers.

〔従来技術〕従来、コンピユータを備えた装置間におけるデ
ータの伝送には、標準デイジタルバスである
IEEE−488が用いられていた。[Prior Art] Conventionally, standard digital buses have been used to transmit data between devices equipped with computers.
IEEE-488 was used.

しかしながら、上記のバスは、計測器向けの汎
用的なものであり、制御信号の種類が８種類とい
うように、多種類必要であるため論理構成が複雑
であつた。このため、上記のバスを使用する装置
のコストアツプを招来する等の問題点を有してい
る。 However, the above-mentioned bus is a general-purpose bus for measuring instruments, and requires a large number of types of control signals, such as eight types, resulting in a complex logical configuration. For this reason, there are problems such as an increase in the cost of devices using the above-mentioned bus.

装置間においてデータを高速転送する例が、特
願昭59−108129号公報に開示されている。これに
よれば、共通のバスに接続される複数の処理ブロ
ツクと、これらの処理ブロツクを制御する制御ブ
ロツクと、大量のデータに対して同一の処理をす
る時に、制御ブロツクに対して、処理ブロツク間
の送信および受信の関係（接続関係）をそれぞれ
予め記述するプロセツサとから構成されており、
処理ブロツク間でデータ転送が必要回数行われた
後、最終的に制御ブロツクを通してプロセツサは
目的とするデータを受信できるようになつてい
る。 An example of high-speed data transfer between devices is disclosed in Japanese Patent Application No. 108129/1982. According to this, when multiple processing blocks are connected to a common bus, a control block that controls these processing blocks, and a large amount of data are subjected to the same processing, the processing block and a processor that describes the transmission and reception relationships (connection relationships) between the two in advance.
After data transfer is performed a necessary number of times between processing blocks, the processor is finally able to receive the desired data through the control block.

しかしながら、上記構成によれば、プロセツサ
及び制御ブロツクの介在なしに、処理ブロツク間
でデータ伝送は行えない。つまり、制御ブロツク
と処理ブロツクとは対等の関係ではなくて主従の
関係（制御−被制御の関係）にある。又、全ての
処理ブロツクに同じデータを伝送する場合、同じ
伝送処理を処理ブロツクの数だけ繰り返し行う必
要があるので、データ伝送の処理速度が著しく遅
くなる。更に、或る送出ブロツク（制御ブロツク
でもよいし、処理ブロツクでもよい）から、他の
複数の受信ブロツクに対して、受信ブロツクの処
理速度に関係なく、同じデータを非同期で伝送す
ることはできない。加えて、伝送されたデータの
正誤を判断できない等の問題点を有している。 However, according to the above configuration, data transmission cannot be performed between processing blocks without the intervention of a processor and a control block. In other words, the control block and the processing block are not in an equal relationship, but in a master-slave relationship (control-controlled relationship). Furthermore, when transmitting the same data to all processing blocks, it is necessary to repeat the same transmission process by the number of processing blocks, which significantly slows down the data transmission processing speed. Furthermore, it is not possible to asynchronously transmit the same data from a certain sending block (which may be a control block or a processing block) to a plurality of other receiving blocks, regardless of the processing speed of the receiving blocks. In addition, there are other problems such as the inability to determine whether the transmitted data is correct or incorrect.

更に、装置間におけるデータ転送の他の例が、
特願昭57−207497号公報に開示されている。これ
によれば、一つの主制御機器と複数の従属機器と
の間で一つのデータ線を用いて直列データを伝送
する場合に、主制御機器および従属機器それぞれ
の回路構成を簡単化できると共に、データ線の利
用効率を高く且つ主制御機器と複数の従属機器と
の間の信号線の数を少なくできるようになつてい
る。 Additionally, another example of data transfer between devices is
It is disclosed in Japanese Patent Application No. 57-207497. According to this, when transmitting serial data between one main control device and a plurality of slave devices using one data line, the circuit configurations of the main control device and the slave devices can be simplified, and This makes it possible to increase data line usage efficiency and reduce the number of signal lines between the main control device and the plurality of subordinate devices.

しかしながら、上記構成によれば、主制御機器
−従属機器間の直列データ転送は行なえるが、従
属機器−従属機器間の並列データ転送は行えな
い。主制御機器と従属機器とは、対等の関係では
なくて、前記のように主従の関係にある。又、転
送されたデータの正誤を判断できない等の問題点
を有している。 However, according to the above configuration, although serial data transfer between the main control device and the slave devices can be performed, parallel data transfer between the slave devices and the slave devices cannot be performed. The main control device and the subordinate devices are not in an equal relationship, but in a master-slave relationship as described above. Further, there are problems such as the inability to determine whether the transferred data is correct or incorrect.

[Purpose of the invention]

本発明は、上記従来の問題点を考慮してなされ
たものであつて、内部にコンピユータを有する複
数の装置間において、任意の１つの装置と、残り
の他の装置との間でデータ伝送を非同期で行うこ
とを目的としている。 The present invention has been made in consideration of the above-mentioned conventional problems, and allows data transmission between any one device and the remaining devices among a plurality of devices each having a computer inside. It is intended to be done asynchronously.

又、本発明の他の目的は、論理構成を単純化す
ることにより、接続される装置間のインターフエ
イスが容易に構成でき、かつコストダウンを促す
ことができ、さらに、信頼性の高いデータ伝送を
行うことができるデータの伝送装置を提供するこ
とにある。 Another object of the present invention is that by simplifying the logical configuration, it is possible to easily configure the interface between connected devices, reduce costs, and provide highly reliable data transmission. The object of the present invention is to provide a data transmission device that can perform the following steps.

[Structure of the invention]

特許請求の範囲第１項の発明に係るデータの伝
送装置は、内部にコンピユータを有すると共に、
データ入出力部を有し、互いに対等な関係にある
複数の装置に、バスの専有を求めるデータ送出要
求信号の入出力手段と、データの受け入れ準備の
完了を知らせるデータ受け入れ準備信号の入出力
手段と、データの送出を知らせるデータ送出信号
の入出力手段と、データの受信を知らせるデータ
受信認知信号の入出力手段とを備え、上記複数の
装置の同一機能を有する各入出力手段同士及び各
データ入出力部同士を、各々同一のバスにて接続
し、上記複数の装置のうち何れか一つの装置がデ
ータ送出を行うと共に、残りの全ての装置がデー
タ受信を非同期で行う構成である。 The data transmission device according to the invention of claim 1 has a computer inside, and
An input/output means for sending a data transmission request signal that requests exclusive use of the bus to a plurality of devices having a data input/output unit in an equal relationship with each other, and an input/output means for sending a data acceptance preparation signal to notify completion of preparation for accepting data. , an input/output means for a data sending signal to notify the sending of data, and an input/output means for a data reception recognition signal to notify the reception of data, and each input/output means having the same function of the plurality of devices and each data The input/output units are connected to each other by the same bus, and one of the plurality of devices sends out data, while all the remaining devices receive data asynchronously.

上記構成によれば、上記装置同士は互いに対等
の関係にあるので、何れか一つの装置がデータ送
出装置として選択されると、このデータ送出装置
は、データ送出要求信号をバスに出力する。残り
のデータ受信装置は、入出力手段を会して上記バ
ス上のデータ送出要求信号をそれぞれ受信する。
各データ受信装置は、データ送出要求信号を受信
すると、データ受け入れ状態にあればデータ受け
入れ準備信号をバスに出力する。データ送出装置
が入出力手段を介して上記バス上のデータ受け入
れ準備信号を受信すると、データ送出信号をバス
に出力すると共に、送出すべきデータをデータ入
出力部を介してデータバスに出力する。データ受
け入れ状態にあるデータ受信装置は、データ入出
力部を介してデータバス上の上記送出データを受
信した後、入出力手段にデータ受信認知信号を出
力する。 According to the above configuration, since the devices are in an equal relationship with each other, when any one device is selected as a data sending device, this data sending device outputs a data sending request signal to the bus. The remaining data receiving devices each receive the data transmission request signal on the bus through input/output means.
Upon receiving the data sending request signal, each data receiving device outputs a data acceptance preparation signal to the bus if it is in the data acceptance state. When the data sending device receives the data acceptance preparation signal on the bus via the input/output means, it outputs the data sending signal to the bus and outputs the data to be sent to the data bus via the data input/output section. The data receiving device in the data receiving state outputs a data reception acknowledgment signal to the input/output means after receiving the transmission data on the data bus via the data input/output section.

そして、全てのデータ受信装置が上記送出デー
タの受信を完了した時点で、データ受信認知信号
がバスに出力される。データ送出装置は、このデ
ータ受信認知信号を入出力手段を介して受信する
ことによつて、送出したデータが全てのデータ受
信装置により受信されたことを確認する。この受
信確認後、データ送出信号はデータ送出装置から
出力されなくなると共に、データ受信認識信号が
データ受信装置から出力されなくなる。以上のよ
うにして、１つのデータ送出装置から、残りの複
数のデータ受信装置に非同期でデータの伝送が行
われる。 Then, at the point in time when all the data receiving devices have completed receiving the above-mentioned sent data, a data reception acknowledgment signal is output to the bus. The data sending device confirms that the sent data has been received by all the data receiving devices by receiving this data reception acknowledgment signal via the input/output means. After this reception confirmation, the data sending signal is no longer output from the data sending device, and the data reception recognition signal is no longer being output from the data receiving device. As described above, data is asynchronously transmitted from one data sending device to the remaining plural data receiving devices.

又、特許請求の範囲第２項の発明に係るデータ
の伝送装置は、特許請求の範囲第１項の発明の構
成において、上記データ送出を行う装置が、上記
のデータ受け入れ準備信号とデータ受信認知信号
とを受信した場合にのみ、データ伝送が正しく行
われたと判断する構成である。 Further, in the data transmission device according to the invention set forth in claim 2, in the structure of the invention set forth in claim 1, the data transmission device transmits the data reception preparation signal and data reception recognition signal. This configuration determines that data transmission has been performed correctly only when a signal is received.

上記の構成によれば、前述のようにして、デー
タがデータバスを介して、データ送出装置からデ
ータ受信装置に伝送されると、データ送出装置
は、データ受信装置から出力されるデータ受け入
れ準備信号およびデータ受信認知信号に基づい
て、データ伝送の正誤を判断する。すなわち、デ
ータ送出装置は、データ受け入れ準備信号および
データ受信認知信号の両方を受信した場合にのみ
データ伝送が正しく行われたと判断する一方、そ
れ以外の場合には誤つてデータ伝送が行われたと
判断する。 According to the above configuration, when data is transmitted from the data sending device to the data receiving device via the data bus as described above, the data sending device receives the data acceptance preparation signal output from the data receiving device. and determine whether the data transmission is correct or incorrect based on the data reception recognition signal. That is, the data transmission device determines that the data transmission was performed correctly only when it receives both the data acceptance preparation signal and the data reception acknowledgment signal, and otherwise determines that the data transmission was performed in error. do.

〔Example〕

本発明の一実施例を第１図及び第２図に基づい
て以下に説明する。 An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

コンピユータの内蔵された装置１には、／
REQ信号（データ送出要求信号）の入力ポート
２ａと出力ポート２ｂ、RDY信号（データ受け
入れ準備信号）の入力ポート３ａと出力ポート３
ｂ、／STB信号（データ送出信号）の入力ポー
ト４ａと出力ポート４ｂ及びACK信号（データ
受信認知信号）の入力ポート５ａと出力ポート５
ｂが設けられている。上記４種類の制御信号の各
入力ポートには、インバータ６…によりインバー
タバツフアが構成されており、上記の各出力ポー
トはトランジスタ７…によりオープンコレクタ出
力とされている。上記入力ポート２ａのインバー
タ６入力側と上記出力ポート２ｂのトランジスタ
７のコレクタとの接続部は／REQ入出力部８と
なつており、これと同様に、RDY入出力部
９、／STB入出力部１０及びACK入出力部１１
が設けられている。また、装置１にはデータD₀，
D₁，D₂，D₃の入力ポート１２…、出力ポート１
３…及び各入力ポート１２と出力ポート１３の接
続部となるデータ入出力部１４…が設けられてい
る。以上に説明した装置１は、この装置１と同様
の機能を有する装置１５と、バス１６〜２３によ
り各々対応する入出力部同士が接続されている。
上記のバス１６〜２３は複合抵抗２４と接続され
ており、この複合抵抗２４により電圧を5Vにプ
ルアツプされている。このため、上記バス１６〜
２３の電圧は通常Highレベルとなつており、上
記装置１，１５のいずれかの制御信号がLowレ
ベルとなればそのバスの電圧はLowレベルとな
る。 The device 1 with a built-in computer has /
Input port 2a and output port 2b for REQ signal (data sending request signal), input port 3a and output port 3 for RDY signal (data acceptance preparation signal)
b, input port 4a and output port 4b for /STB signal (data sending signal) and input port 5a and output port 5 for ACK signal (data reception acknowledgment signal)
b is provided. An inverter buffer is configured by inverters 6 at each input port of the four types of control signals, and each output port is made into an open collector output by transistors 7. The connection between the input side of the inverter 6 of the input port 2a and the collector of the transistor 7 of the output port 2b is the /REQ input/output section 8, and similarly, the RDY input/output section 9, the /STB input/output section. section 10 and ACK input/output section 11
is provided. In addition, the device 1 has data D ₀ ,
D ₁ , D ₂ , D ₃ input port 12..., output port 1
3... and a data input/output section 14 serving as a connection section between each input port 12 and output port 13. The device 1 described above has a device 15 having the same function as the device 1, and corresponding input/output units are connected to each other by buses 16 to 23.
The buses 16 to 23 mentioned above are connected to a composite resistor 24, and the voltage is pulled up to 5V by this composite resistor 24. For this reason, the above bus 16~
The voltage of the bus 23 is normally at a high level, and when the control signal of either of the devices 1 and 15 becomes a low level, the voltage of that bus becomes a low level.

上記の構成において、／REQ信号はデータを
送出する装置（ここでは装置１とする）からの、
バス２０〜２３の専有を要求するリクエスト信号
であり、アクテイブLowである。RDY信号はデ
ータを受信する装置（ここでは装置１５とする）
からのデータ受け入れ準備完了のレデイ信号であ
り、アクデイブHighである。／STB信号は上記
装置１からバス２０〜２３にデータを送出したこ
とを知らせるストローブ信号であり、アクテイブ
Lowである。ACK信号は上記装置１５がバス２
０〜２３からデータを受け入れたことを示すアク
ノリツジ信号であり、アクテイブHighである。 In the above configuration, the /REQ signal is sent from the device that sends data (here, device 1).
This is a request signal requesting exclusive use of the buses 20 to 23, and is active Low. The RDY signal is a device that receives data (device 15 here)
This is a ready signal indicating that the device is ready to accept data from the device, and is active high. The /STB signal is a strobe signal that indicates that data has been sent from the device 1 to the buses 20 to 23, and is active.
It is Low. The ACK signal is sent by the device 15 to bus 2.
This is an acknowledge signal indicating that data from 0 to 23 has been accepted, and is active High.

上記装置１からの上記装置１５へのデータ伝送
過程を第２図により説明すると、上記装置１から
バス２０〜２３にデータが送出される際には、装
置１にて／REQ信号が非アクテイブｃかつ／
STB信号が非アクテイブｂであることが確認さ
れ、上記／REQ信号がアクテイブｄにされる。
装置１５では上記／REQ信号がアクテイブｅに
なつたことを検知すると、ACK信号が非アクテ
イブｇにされる。また、上記装置１５ではデータ
受け入れ準備が完了したときにはRDY信号がア
クテイブｆにされる。上記装置１では、上記
RDY信号がアクテイブｆかつ上記ACK信号が非
アクテイブｈであるのを確認すると、データの送
出が開始され、／STB信号がアクテイブｊにさ
れる（これらの動作を応答動作とする）。上記
装置１５では、／STB信号がアクテイブｋであ
ることを確認してRDY信号を非アクテイブｉと
し、上記データD₀〜D₃の読み込みが行われ、
ACK信号がアクテイブｌにされる。ここで、上
記装置１５以外にも装置１５と同様の、データを
受信する装置が上記バス１６〜２３に接続されて
いる場合には、上記データを受信するすべての装
置が上記データの読み込みを完了し、上記ACK
信号がアクテイブｌとされた場合にのみ、バス１
９のACK信号はアクテイブｌとなる。即ち、上
記装置１からのデータの伝達は非同期となり、上
記データを受信する装置の処理速度に関係なく確
実に行われる。上記装置１５では上記データの読
み込みが完了され、次に送られて来るデータの読
み込み準備が例えば、RDY信号がアクテイブｑ
にされる。上記装置１ではACK信号がアクテイ
ブｍであるのを確認した後、／STB信号が非ア
クテイブｎにされる。上記装置１５では／STB
信号が非アクテイブｏであることを確認した後、
ACK信号を非アクテイブｐにすることにより、
上記装置１，１５間における１単位のデータの送
出及び読み込みが完了する。さらに上記装置１か
らの送出されるべきデータがある場合には、／
REQ信号がアクテイブｒに維持され、前記応答
動作以後の動作が繰り返される。一方、上記装
置１からのデータ伝送を終了する場合には、最後
に送出したデータの／STB信号がアクテイブt₁に
されると同時に、／REQ信号が非アクテイブs₁
にされる。上記装置１５では、／STB信号がア
クテイブv₁かつ／REQ信号が非アクテイブｕで
あるのを検知すると、データ伝送の終了であると
判断する。これにより、上記装置１５では、
RDY信号が非アクテイブw₁にされて、上記最後
のデータの読み込みが行われ、その後、ACK信
号がアクテイブy₁にされる。上記装置１５では、
上記データの読み込み終了後、このデータ伝送の
正誤が判断されその結果により以下の動作が行わ
れる。即ち、データが正である場合には、に示
すように、ACK信号はアクテイブy₁に維持され、
RDY信号がアクテイブz₁にされる。一方、デー
タが誤である場合には、に示すように、RDY
信号がアクテイブz₂にされ、このとき同時に
ACK信号が非アクテイブy₃にされる。つまり、
伝送されたデータが１つでも誤であれば上記
ACK信号は非アクテイブy₃にされ、上記装置１
に対しデータの誤伝達が報知される。上記装置１
では、上記装置１５から送出されるRDY信号が
アクテイブz₂にされるときの上記ACK信号を読
み込むことにより、データ伝送の正誤が確認され
る。上記装置１では上記ACK信号の読み込み終
了時に、／STB信号が非アクテイブ＊にされる。
上記装置１５では、上記装置１の／STB信号が
非アクテイブ＊にされたことを確認すると、上記
ACK信号がアクテイブ＃にされ、上記装置１と
装置２間の応答動作が終了される。 The data transmission process from the device 1 to the device 15 will be explained with reference to FIG. 2. When data is sent from the device 1 to the buses 20 to 23, the /REQ signal in the device 1 is and/
It is confirmed that the STB signal is inactive b, and the /REQ signal is made active d.
When the device 15 detects that the /REQ signal becomes active e, the ACK signal becomes inactive g. Furthermore, in the device 15, the RDY signal is set to active f when preparations for data reception are completed. In the above device 1, the above
When it is confirmed that the RDY signal is active f and the ACK signal is inactive h, data transmission is started and the /STB signal is made active j (these operations are referred to as response operations). The device 15 confirms that the /STB signal is active k, sets the RDY signal to inactive i, and reads the data D ₀ to D ₃ .
The ACK signal is made active. Here, if other devices similar to the device 15 that receive data other than the device 15 are connected to the buses 16 to 23, all the devices that receive the data have completed reading the data. and the above ACK
Bus 1 only if the signal is made active
The ACK signal of 9 becomes active l. That is, the data transmission from the device 1 is asynchronous and is performed reliably regardless of the processing speed of the device receiving the data. In the device 15, the reading of the data is completed and preparations for reading the next data are made, for example, when the RDY signal becomes active q.
be made into In the above device 1, after confirming that the ACK signal is active m, the /STB signal is made inactive n. In the device 15 above, /STB
After confirming that the signal is inactive,
By making the ACK signal inactive p,
Sending and reading of one unit of data between the devices 1 and 15 is completed. Furthermore, if there is data to be sent from the device 1, /
The REQ signal is kept active r, and the operations after the response operation are repeated. On the other hand, when data transmission from the device 1 is terminated, the /STB signal of the last transmitted data is made active _t1 , and at the same time the /REQ signal is made inactive _s1.
be made into When the device 15 detects that the /STB signal is active v ₁ and the /REQ signal is inactive u, it determines that data transmission has ended. As a result, in the device 15,
The RDY signal is made inactive _w1 to read the last data, and then the ACK signal is made active _y1 . In the device 15,
After reading the data, it is determined whether the data transmission is correct or not, and the following operations are performed depending on the result. That is, if the data is positive, the ACK signal is kept active y ₁ , as shown in
RDY signal is made active _z1 . On the other hand, if the data is incorrect, RDY
The signal is made active z ₂ and at the same time
The ACK signal is made inactive _y3 . In other words,
If even one of the transmitted data is incorrect, the above
The ACK signal is made inactive y ₃ and the above device 1
erroneous data transmission is reported. The above device 1
Now, by reading the ACK signal when the RDY signal sent from the device 15 becomes active _z2 , the correctness of the data transmission is confirmed. In the device 1, the /STB signal is made inactive* at the end of reading the ACK signal.
When the device 15 confirms that the /STB signal of the device 1 is made inactive,
The ACK signal is made active #, and the response operation between the devices 1 and 2 is completed.

尚、本実施例では、バス２０〜２３から成るデ
ータバスは３ステートの出力ポートとTTLレベ
ルの入力ポートが使用されており、一層回路が簡
単になつている。また、上記実施例では、内部に
コンピユータを有する２つの装置間での接続を示
したが、上記の装置の数が増えても、上記実施例
と同様にそれぞれのバスに接続することにより、
それらの装置へのデータ伝送及びこの伝送データ
に対する返答動作を行うことができる。 In this embodiment, the data bus consisting of buses 20 to 23 uses a 3-state output port and a TTL level input port, which further simplifies the circuit. Further, in the above embodiment, connection between two devices each having a computer inside was shown, but even if the number of the above devices increases, by connecting to each bus in the same way as in the above embodiment,
It is possible to transmit data to those devices and to respond to the transmitted data.

〔Effect of the invention〕

特許請求の範囲第１項の発明に係るデータの伝
送装置は、以上のように、データ送出要求信号、
データ受け入れ準備信号、データ送出信号及びデ
ータ受信認知信号の４種類の制御信号がそれぞれ
同一のバスに接続され、複数の装置同士が互いに
対等の関係にあるので、何れか１つのデータ送出
装置から残りの全てのデータ受信装置に対してデ
ータ伝送が非同期で行われる構成である。 As described above, the data transmission device according to the invention of claim 1 transmits a data transmission request signal,
Four types of control signals: a data acceptance preparation signal, a data transmission signal, and a data reception acknowledgment signal are connected to the same bus, and multiple devices are in an equal relationship with each other. The configuration is such that data transmission is performed asynchronously to all data receiving devices.

それゆえ、上記装置同士は互いに対等の関係に
あるので、上記複数の装置のうち任意の一つの装
置から、残りの他の複数の装置に対して、これら
残りの装置の処理速度に関係なく、同じデータを
非同期で伝送することができる。又、内部にコン
ピユータを有する複数の装置間のデータ伝送の制
御における論理構成を単純化できる。従つて、上
記制御信号を伝達するバスの数も４となり、少数
のバスにて賄うことができ、コストダウンを促す
ことができる。また、上記コンピユータを備えた
装置間のインターフエイスを容易に構成すること
ができ、本データの伝送装置に接続される装置の
数が増加されても、上記インターフエイスを変更
することなく対応できるという効果を併せて奏す
る。 Therefore, since the above-mentioned devices are in an equal relationship with each other, any one of the above-mentioned plurality of devices can communicate with the remaining plurality of devices regardless of the processing speed of these remaining devices. The same data can be transmitted asynchronously. Furthermore, the logical configuration for controlling data transmission between a plurality of devices each having an internal computer can be simplified. Therefore, the number of buses for transmitting the control signals is also four, which can be achieved by a small number of buses, which can help reduce costs. In addition, it is possible to easily configure an interface between devices equipped with the above-mentioned computer, and even if the number of devices connected to the data transmission device increases, it can be handled without changing the above-mentioned interface. The effect is played together.

又、特許請求の範囲第２項の発明に係るデータ
の伝送装置は、以上のように、特許請求の範囲第
１項の発明の構成において、上記データ送出を行
う装置が、上記のデータ受け入れ準備信号とデー
タ受信認知信号とを受信した場合にのみ、データ
伝送が正しく行われたと判断する構成である。 Further, in the data transmission device according to the invention set forth in claim 2, in the configuration of the invention set forth in claim 1, as described above, the data transmission device performs the data reception preparation as described above. The configuration is such that it is determined that the data transmission has been performed correctly only when the signal and the data reception acknowledgment signal are received.

それゆえ、特許請求の範囲第１項の発明に係る
効果に加えて、伝送データの正誤の判断機能が備
えられており信頼性の高い装置が得られるという
効果を併せて奏する。 Therefore, in addition to the effect of the invention as claimed in claim 1, there is also the effect of providing a highly reliable device that is equipped with a function to determine whether the transmitted data is correct or incorrect.

[Brief explanation of the drawing]

第１図は本発明の一実施例を示す回路図、第２
図ａとｂは第１図に示したデータの伝送装置にお
けるデータ伝送時及び伝送データが正であつたと
きの各制御信号のタイムチヤートと、上記伝送デ
ータが誤であつたときの上記各制御信号のタイム
チヤートである。１，１５は装置、２ａ，３ａ，４ａ，５ａ，１
２は入力ポート、２ｂ，３ｂ，４ｂ，５ｂ，１３
は出力ポート、６はインバータ、７はトランジス
タ、１６〜２３はバス、２４は複合抵抗である。 Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
Figures a and b are time charts of each control signal during data transmission in the data transmission device shown in Figure 1, when the transmitted data is correct, and each of the above controls when the transmitted data is incorrect. This is a time chart of the signal. 1 and 15 are devices, 2a, 3a, 4a, 5a, 1
2 is an input port, 2b, 3b, 4b, 5b, 13
is an output port, 6 is an inverter, 7 is a transistor, 16 to 23 are buses, and 24 is a composite resistor.

Claims

[Claims] 1. An input/output means for sending a data transmission request signal for requesting exclusive use of a bus to a plurality of devices having an internal computer and a data input/output section and having an equal relationship with each other; The method includes an input/output means for a data acceptance preparation signal indicating completion of acceptance preparation, an input/output means for a data sending signal indicating data sending, and an input/output means for a data reception acknowledgment signal indicating data reception, and Each input/output means having the same function of the device and each data input/output section are connected to each other by the same bus,
A data transmission device characterized in that any one of the plurality of devices transmits data, and all the remaining devices receive data asynchronously. 2. Claim 1, characterized in that the data sending device determines that the data transmission has been performed correctly only when it receives the data acceptance preparation signal and the data reception acknowledgment signal. data transmission equipment.