JPH0564849B2 - - Google Patents

Info

Publication number
JPH0564849B2
JPH0564849B2 JP60091796A JP9179685A JPH0564849B2 JP H0564849 B2 JPH0564849 B2 JP H0564849B2 JP 60091796 A JP60091796 A JP 60091796A JP 9179685 A JP9179685 A JP 9179685A JP H0564849 B2 JPH0564849 B2 JP H0564849B2
Authority
JP
Japan
Prior art keywords
growth
crystal
substrate
temperature
liquid phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60091796A
Other languages
English (en)
Other versions
JPS61251022A (ja
Inventor
Junichi Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP9179685A priority Critical patent/JPS61251022A/ja
Publication of JPS61251022A publication Critical patent/JPS61251022A/ja
Publication of JPH0564849B2 publication Critical patent/JPH0564849B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

【発明の詳細な説明】 〔産業上の利用分野・従来の技術〕 本発明は化合物半導体の液相エピタキシヤル成
長法及び成長装置に関する。従来発光ダイオード
や半導体レーザダイオードなどのオプトエレクト
ロニクス用の結晶の成長法としては最も結晶性の
良好なものが得られる液相エピタキシヤル成長法
が主として用いられてきた。この成長法にはアー
ル シー エー レビユー(R C A
Review)24(1963)P.603に掲載された徐冷降温
法あるいは米国応用物理学会誌(J.Appl.Phys.)
44(1973)P.1638に発表された温度差液相成長法
があり、これらの方法のうち、第5図にGaAsの
液相エピタキシヤル成長装置の例を示すがグラフ
アイトからなるボート中に溶媒のGa及び溶質の
GaAsを投入し、この溶液の下部に基板を挿入し
て過飽和分のGaAsを基板結晶上に成長すること
を特徴としたものである。しかしながら、この方
法では、高価なGa、GaAsを多量に消費し、実際
に成長に用いられるのは投入した材料の数%以下
で残余したGa、GaAsは成長後廃棄している。更
にこの成長法では薄い膜の成長厚さ制御が困難な
こと及び結晶成長が厚いGa層を通して行なわれ
るので、成長前の昇温中に生じた基板結晶面から
のAsの解離を補償することが困難などの欠点を
有していた。
更には、液相成長法としては唯一量産に適する
温度差液相成長法においても、成長厚みが大きく
異なる多層成長層を連続して成長することが不可
能なことなどの欠点を有しており良好な結晶性の
ものは得られていたが経済性の面で実際に成長に
必要な100倍以上の余分な素材を必要とするなど
の欠点があつた。
一方、薄膜成長層を得る方法としては、非常に
高い真空度でGaとAsとを同時に別々のルツボか
ら蒸発させて、表面で化合析出させる方法で、厚
みの制御が容易な分子線エピタキシヤル成長法
〔例えば米国真空科学技術誌、10巻、1973年、11
頁(J.Vac.Sci.Technol.10(1973)P.11)〕が開発
されている。この成長装置は莫大な費用がかかる
割には得られる結晶の結晶性はさほど良くない。
その理由としては、この成長法では、結晶に吸着
した粒子が表面で泳動することができないので結
晶性の良好なエピタキシヤル成長層を得ることが
できず、液相成長法で得られる半導体装置と比較
すると特性が格段に劣つている。更にいづれの成
長法においても装置を運転するために莫大なる電
力を必要とし省エネルギーの点でも合わせ大きな
欠点を有していた。
〔発明が解決しようとする問題点〕
本発明は、これら従来法の欠点を除去して経済
的でかつ結晶性の良好な薄膜結晶を厚さの再現性
良く成長することの出来る全く新規な成長法を提
供することにある。
〔発明の構成〕
問題点を解決するための手段 化合物半導体のうち説明を分り易くするために
GaAsを例に掲げ記述する。GaAs基板上に結晶
成長する際には、昇温の過程で基板結晶表面から
高蒸気圧成分元素のAsが解離しており、この上
に直ぐに結晶成長を行なうと基板と成長層との境
界には、Asの格子欠陥が多数存在し、発光装置
の損失の一つとなつているので、この欠陥を補償
するために、結晶成長開始時には、まずV族元素
のAsのみを付けるか、あるいはGaよりもAsの蒸
発量を多くする。次にGaAsの結晶成長を行なう
のであるが、結晶成長中、成長表面には常に少な
くとも一原子層の薄いGaの液相膜が存在する様
な状態でソース材料であるGa及びAsを蒸着など
の手段により供給してGaの薄い液相を介して結
晶成長させることにより結晶性の良好な薄膜成長
が可能である。液相を存在させる具体的な手段と
しては、成長開始時にGaのみをまず蒸着して形
成することが最もプリミテイブなものであるが、
結晶成長中に液相を存在させる方法としては、
Gaの方がAsよりも余分に付く様な蒸発条件でGa
とAsとを成長中同一割合で蒸着させるかもしく
は成長途中でGaあるいはAsのいづれかの温度を
変えてGa膜が余分に形成される条件で行なう方
法などがある。この様な構成要件でGa及びAsを
蒸発させて、各ルツボ上に設けたシヤツターの開
閉により成長の開始、終了を行なうことにより成
長膜厚の精密制御ができ、かつ素材の消費を最少
限に抑え、しかも結晶性の良好な結晶を成長する
ことが可能となる。又、各元素を含むルツボ上の
シヤツターの開閉によりヘテロ接合や、成長途中
で不純物源の温度を変えて急峻な密度分布なども
容易に形成することができる。
第1図に本発明の結晶成長に用いられた成長装
置の基本構造を示す。簡単な例としてGaAs基板
上へのGaAsエピタキシヤル成長について説明す
る。内部を真空排気できる構造のベルジヤー1内
にGaAsの基板結晶2を設置できるボート3、ソ
ース材料のGa及びAsをそれぞれ設置できる構造
を有するボート11及び12を基板に対向する様
に配置する。
基板結晶は裏面がグラフアイトなどで構成され
たボートに接する様にセツトすれば表面からは蒸
着物乃至イオン推積物がつくと運動エネルギーが
蓄えられ、高温となるので成長面は基板面より高
温となり、低温の基板面より熱が逃げ、ボートが
ヒートシンクの役割を果し、基板裏面から熱が奮
われ液相中に自然に温度差を形成できる。
又、ソース材料の蒸発法としては抵抗加熱の例
を用いて説明する。ルツボの一例として第2図a
のようにタングステン線などの上にAl2O3などを
コートしたバスケツト構造のヒータ中にグラフア
イトやPBNなどの投入素材と反応しにくい物質
をセツトして用いる。又、各ルツボの加熱は、通
常の真空蒸着装置と同様に電気絶縁物を介して真
空室外部に取り出した電極間に電力を供給するこ
とにより行なつた。
基板及びGa、Asの測温は、それぞれのボート
及びルツボ近傍に配置した熱電対21,22,2
3をハーメチツクシールなどを介して真空室外ヘ
リードして真空室外部で行なつた。また測定精度
に多少問題はあるが、余分な物質を真空室内に入
れないで真空室外部で測温出来る輻射を測定する
方法を用いることも有効である。
各部を成長中一定温度に保つために温度調節器
による制御も合わせ行なつた方が良い。又、各元
素を配置したルツボ上にはステンレス板、タンタ
ル板などで構成されたベルジヤー外部で操作可能
なシヤツター4を配置して、各ルツボの温度が所
定値に保たれるまで両者を遮断する。
図示していないが、ベルジヤー内は酸化を防ぐ
意味で少なくとも10-6Torrより良い真空度が必
要で、10-8Torr程度で殆んど酸化しない雰囲気
がつくられ、10-10Torrよりよい場合に完璧に成
長が可能となる。成長する結晶の性質や成長の目
的に応じて適する真空排気装置を接続する。
結晶成長時の雰囲気としては、真空排気後直ぐ
に結晶の構成元素を蒸発させた状態で成長を行な
うことが基本であるが、酸化物の除去のために真
空排気後、水素ガスなどを数%〜数10%の範囲で
流入した後に再び真空排気するか、あるいは数%
程度のH2やN2、Arなどが含有された雰囲気中で
結晶成長しても相当結晶性の良好なものが得られ
る。
更に結晶成長中に成長した結晶からの高蒸気圧
成分元素の解離が生ずる条件で結晶成長を行なう
場合には、成長雰囲気の高蒸気圧成分元素の密度
を増加することによつてある程度の蒸気圧制御が
可能である。このためには、成長用のルツボとは
別体の高蒸気圧成分元素(As)を含むルツボを
設置することが必要である。成長室内のAs圧の
設定としては、ソース材料のGa及びAsを基板結
晶上に蒸発するとともに蒸気圧制御用のAsの蒸
気を行ない成長室内雰囲気の蒸気圧を設定する。
この際成長用のGa及びAsが基板結晶に達する前
に一部化合物を形成したとしても等価的には同一
の供給が行なわれているとみなして良い。即ち、
ソース材料のAsの蒸発により決まる蒸気圧より
も若干余分のAs蒸気圧になる様に蒸気圧制御用
のAsの温度設定を行なうことにより結晶成長中
のAs圧制御が可能となる。
本発明は混晶の成長も当然可能であり、例えば
GaAs上にGa1−xAlxAsを成長する場合には、
Ga、Al、Asと3つの元素のソースを設け、各々
独立に温度制御を行ない、例えばGaの液相が存
在する条件下でGa、Al、Asを蒸発させれば、
GaとAlの蒸発比で組成Xが決まり、このまま同
一条件で成長を行なえば厚さ方向で同一組成の
Ga1−xAlxAs層を成長することができる。又、
結晶成長途中でGa又はAlの温度を変えることに
より組成比xを変えることができ、しかも薄い液
相を介しての組成制御なので液相中の密度勾配を
大きくできるので組成変化のための温度操作から
目的とした組成を有する結晶を得るまでの時間遅
れが殆んどないので急唆なステツプ状の組成分布
を実現できる利点を有している。その結果として
薄い成長層よりなる多層ヘテロ接合を厚さの制御
性よく、かつ結晶性の良好な結晶で構成すること
が容易に可能である。
この構成は、同様に結晶中の不純物の密度分布
を変える際に適用できることは云うまでもなく、
例えばGaAsをエピタキシヤル成長する際に不純
物源としてn形のTe及びp形のZnを含むルツボ
を準備して、一回の結晶成長でp−n接合の製作
が可能である。即ち、例えばn形GaAsを基板結
晶として用いた場合には、単結晶GaAsが得られ
るGa及びAsルツボの温度を決めるとともに、所
定の不純物密度が得られるようにTeを含むルツ
ボの温度を設定し、Ga、As、Teとも蒸発させて
n形GaAs層を形成後、Teルツボ上のシヤツター
を閉じ、Znルツボ上のシヤツターを開いてp形
結晶を成長が行なえ、p−n接合を形成すること
ができる。この際、抵抗接触を取り易くするため
や注入効率を増す目的で同一電気伝導形結晶の成
長途中で不純物密度を変化させる場合にも不純物
源のルツボの温度を変化させれば、混晶の組成制
御の場合の同じ理由で厚さ方向に対して急唆なス
テツプ状の不純物密度分布を有する結晶のエピタ
キシヤル成長ができることは云うまでもない。
これらの効果は、前述した化合物に限られるこ
となく、他の化合物や混晶あるいは多層ヘテロ接
合の成長にも応用できることは云うまでもない。
各材料を蒸発させる手段としては、第2図a乃至
cに各ルツボの一例を示したが、第2図aは、W
タングステン、Taタンタル、Moなどの線、板、
容器状ヒータ3に電力を供給して抵抗加熱により
蒸発させる方法で、最も簡単な設備で行なうこと
ができ、各素材と蒸発材料との反応を防ぐ点で若
干の難点があるが、これも各ルツボ中に素材との
反応が少なく汚染物質の蒸発量の少ないグラフア
イトやPBNなどのルツボを配置すれば殆んど解
決することができる。
更に高純度な成長層を必要とする場合には第2
図bの水冷されたルツボ1に蒸発材2を入れてこ
れに電子ビーム3を直接あてて加熱する電子ビー
ム蒸発法を用いることが有効であるが、抵抗加熱
法と比較すると電源設備に費用がかかる欠点を有
する。
又、薄膜を作るべく蒸発した蒸気が途中で一部
イオン化され、基板に向けて加速されて付着する
第2図cのイオンプレーテイングなども付着強度
を上げるために、本成長法への応用が有効であ
る。
即ち、基板に向けて進んだイオンは衝突前に電
荷を失うが、基板に突入後も大きいエネルギーを
もつので基板表面をより泳動しやすくなることに
より良好な結晶が得られる利点があるが、高エネ
ルギーイオンの衝撃により基板面に多くの欠陥を
生じるなどの欠点も合わせ有しているので他の方
法との併用によつて有効性を発揮するものであ
る。
〔作用・効果〕
昇温中に基板結晶か解離するAsの欠陥を成長
開始前に補償することにより、基板と成長層との
間に存在する吸収に関与する欠陥取り除くことに
より、実際のデバイス構造において、この領域に
おける電気的、光学的な損失を無くすことが出
来、高効率デバイスを提供できる。更に成長層の
結晶性は、基板結晶に吸着した粒子が比較的低い
温度で粒子が位置を換え得る液相を介して表面泳
動して結晶上に付着するので非常に良好なものが
得られる。
又、成長厚さは、蒸発量と吸着割合とによつて
決まるので成長厚みの制御を極めて精密に行なう
ことができる。
更に、液相材料は少なくとも一原子層付着して
いれば良いのでGa、Inなどの消費が極めて少な
くて良い。
しかも量産方式も清浄な状態で容易に行なえる
ので、安価でかつ特性の良い半導体デバイスを製
造することができる。
実施例 1 第1図の成長装置を用いてGaAs基板上に
GaAs結晶のエピタキシヤル成長を試みた。基板
温度を550℃、Ga温度を720℃、As温度を300℃
として、As上のシヤツターを1分間開いて蒸着
後、Asのシヤツターを閉じ、次にGa上のシヤツ
ターを開いて4分間Gaを付着(約500Å)させた
後As上のシヤツターも開いて、20分間、Ga及び
Asを蒸着させることによりGaAs層の結晶成長を
行なつた。
結晶成長時に印加するAsの温度をパラメータ
として成長速度、エピタキシヤル成長層の結晶性
を調べると、成長速度はAsルツボの温度即ちAs
蒸気圧とともに増加する傾向にあることが、As
蒸気圧(温度)と成長速度の関係第3図に示すよ
うに求められた。このグラフの縦軸に示された絶
対値は基板のセツトの仕方(基板とボートの接触
を良くする)や成長温度を高くすることにより10
倍以上高くすることも容易に可能であり、発光ダ
イオードなどに対する実用的な成長速度は容易に
得られる。
又、各As部の温度により得られた結晶の結晶
性がどのように変化するかを電子線回折により測
定した。各As圧条件下で成長した結晶の電子線
回折像の写真を第4図a乃至dに示す。基板温度
を550℃、Ga部温度を720℃とした場合にAs部の
温度が300℃の場合に単結晶のなつており、他の
As温度では多結晶となることが示されている。
この単結晶の得られるAs温度範囲としては285℃
〜320℃の間であることが確認された。
この単結晶の得られるAs温度の範囲としては、
基板温度、Ga部温度に依存することは言うまで
もない。
更に成長層を劈開して調べると基板と成長層と
の境界面には欠陥が存在しないので、ステンエツ
チングによつても境界面を明確に現わすことが難
しかつた。
少なくとも液相エピタキシヤル成長における
GaAsの結晶成長最低限の600℃以下で非常に結
晶性の良好なエピタキシヤル成長層が非常に均一
な膜厚分布(±5%以内)で得られたことは、半
導体レーザなどのオプトエレクトロニクスデバイ
スを製作する上で極めて有望な成長法であると云
える。
実施例 2 液相Gaを介してAsを気相から供給することに
より単結晶が得られることも次の実験で確認され
た。
成長前の基板処理は実施例1と同様に行なつた
後、基板温度を550℃、Gaを720℃で6分間基板
結晶上に付着した後に実施例1で単結晶が得られ
た条件(As部温度300℃)で結晶成長するとGa
の供給はないのでAsが液相に溶け込みGaAsを形
成するとともにGaの不足が生じ表面に球状Gaを
生じ、これ以上の成長厚さは得られないことが、
第6図aの結晶表面写真に示されている。しかし
ながらAs部の温度を最適値に保つているので得
られた結晶の電子線回折像は写真第6図bに示す
ように単結晶となつていることが明らかとなつ
た。
以上GaAsの不純物無添加の結晶成長ついて説
明したが、液相は成長開始時にのみ付着させるの
でなく、結晶成長中に存在する様にすれば良いこ
とは言うまでもない。又混晶のGa1−xAlxAsな
どを成長する場合には、Alを配置したルツボを
上記第1図真空装置内に追加し、GaとAlルツボ
の温度即ちそれぞれの蒸気圧を所定の混晶比が形
成できるように調節すれば良く、例えば液相とし
てGaを基板に付着させた後、x=0.3の成長層を
得る場合にはGa部温度を700℃、Al部温度を650
℃にしてAs圧を300℃に設定し550℃にて結晶成
長するとGaAs基板上にGa0.7Al0.3As成長層を得
ることができる。又、成長途中でAlの組成を0.5
にする場合にはAl部の温度を680℃程度にすれば
良い。又、p形あるいはn形結晶を得る際にも不
純物源となる元素を含むルツボを追加すれば、こ
のルツボを昇温することにより不純物の添加が可
能となる。このルツボの温度を高くする程蒸発量
が増加するので高不純物密度の成長層が得られる
ことになる。不純物源としては−族間化合物
の場合には、n形に対してはS、Se、Te p形に
対してはZn、Cdなどが適当で、−族間化合
物においてはn形に対しては族、族元素、p
形に対しては族、族元素を用いる。
従つて例えば基板結晶上にGa0.7Al0.3As、p−
n接合を形成する場合には、基板結晶上に前述の
Ga0.7Al0.3As層の成長条件でかつ同時にn形不純
物源を所定の温度にセツトした後Ga、Al、As及
び不純物源のシヤツターを同時に開き、n形成長
層が得られたら4つのシヤツターを同時に閉じ、
次にGa、Al、As及びp形不純物源を所定の温度
にした後同時にシヤツターを開くことによりp形
成長層がn形成長層上の形成することができシヤ
ツター操作のみで成長層中の不純物分布を自在に
制御することができる。
当然、4層、5層などの成長性えかつ組成比を
各々変えた構造のデバイスなどを得る場合も上記
の方法と同様であることは云うまでもない。
この実施例では、Ga、Al、Asの蒸発源を一つ
設けて、p−n接合を形成する例を示したが、
Ga、Al及びAsの蒸発源を2組用意し、第1組に
はGa、Al、As及びTeの4つのルツボを、第2
組としてGa、Al、As、Znの4つのルツボを準備
して、4つのルツボ上に一つのシヤツターを設
け、それぞれの温度が一定になるまでシヤツター
を閉じておき、所定の温度に達したら、第1組の
シヤツターを開き基板結晶上にn形成長層を所定
時間成長し、成長終了とともに第1組のシヤツタ
ーを閉じ、第2のシヤツターを開きp形成長層の
成長を行なえば、時間遅れなくp−n接合の成長
を短時間で行なうことが可能である。両蒸発源の
相互の汚染を防ぐために、両蒸発源の間に衝立状
のしきりを入れるか、一方を蒸発させている時に
は、他方の温度を下げておくなどの操作も有効で
ある。
蒸発源を多数配置した場合の利点としては、組
成の異なる成長層を連続して得たい場合などは短
時間でステツプ状の組成分布のヘテロ接合が得ら
れるので、一組の蒸発源の場合と比べるとはるか
に制御性が良い。
以上の実施例では、主として1枚の基板に対す
る多層エピタキシヤル成長の例を中心に説明した
が、本発明で量産形式を実現することができる。
実施例 3 第7図に示したのはバツチ方式によるもので、
第1図に示された電源、シヤツター、熱電対は図
示していないが、実際の装置にはいづれも設置さ
れている。一例として3層のヘテロ接合を形成す
るための装置が示されており、所望の組成の成長
層を得るためのルツボが、各層に対して3つづ
つ、残りは各層に不純物を添加するための不純物
を設置したルツボの計4ケより成る蒸発源群が一
層当り一個設置されている。更に、各層の蒸着の
指向性が良くない場合の蒸発源を用いる場合に
は、各層の蒸発源の混合を防ぐために各蒸発群間
についたて(衝立)2などを設置することなども
有効である。勿論必要のない場合は必ずしも設置
しなくとも良い。又、基板結晶3は、円板状の基
板抑え4に放射状に設定され、真空装置外部より
中心軸を回転することが可能な構造を有してい
る。第7図では6枚を設置した例を示している
が、2枚づつ同時に成長後(次の成長層を得るた
めに)120゜回転し、第2層を成長、更に120゜回転
し、第3層を得る構成を示している。しかし必ず
しもこの枚数に限定されるものでなく、更に多数
枚を同時にしかも3層に限らず更に多層の成長を
行なえることは云うまでもない。
実際の結晶成長は、各層が所定の組成、成長厚
み及び不純物密度になる様に蒸発源群の温度設置
後シヤツターを開き成長開始し、順次回転により
多層成長を行なうものである。各成長層の目標厚
みが異なる場合には、同一成長時間になる様に各
ルツボ群の温度条件を決めれば良いので、従来の
連続液相成長では実現することの出来なかつた厚
さの異なるヘテロ接合を同一時間成長で行なうこ
とが出来る。
この方式は、円板に設定された結晶の枚数によ
り成長個数が限定されてしまう欠点を有するが、
数10枚同時成長も可能で、成長中同一チヤンバー
内で成長が比較的容易に行なえるので量産方式と
しては設備費の点で効率の良い方式である。
実施例 4 更に量産効率を上げるためには第8図に示すよ
うなトンネル方式の成長炉が有効で、第7図と同
様に目的とする成長層の層数と同一の蒸発源群1
をチヤンバー2内に設置し、その上を間欠的に基
板を配置したスライダー3が移動する形式のもの
で、成長炉の前後に、真空室すなわち基板投入室
4、基板取り出し室5を設置してスライダー3の
投入と搬出を両室間に設けられたゲートバルブ6
を開閉して行なうものである。
この方式を用いれば蒸発材料が完全に無くなる
まで連続的に結晶成長が行なえるので量産性は極
めて優れているが、基板の出し入れの装置が余分
に必要なことと、成長中に新らたなスライダーを
出し入れによる雰囲気汚染が若干問題である。し
かしながら、成長終了後の結晶表面に金属を蒸着
する装置を直結して設けておけば、結晶を外に取
り出すことなくデバイス製造が可能となる利点も
伴わせ有している。
更に、液相成長の場合には、基板結晶の大きさ
を増すとともに設備費が莫大になるが、本成長法
では、基板寸法が大きくなつても殆んど設備費に
影響せず、しかも大きな基板でも均一厚さで高品
質の結晶が得られるので、その応用範囲は計りし
れないものである。
以上、−族間化合物を中心に述べたが、
−族間化合物、又はこれらの混晶の成長にも適
しており、当然のことながら極めて量産性に優れ
ているので従来の液相エピタキシヤル成長装置に
とつて換わることは云うまでもない。
【図面の簡単な説明】
第1図は本発明の結晶成長装置の一例、第2図
a乃至cは本発明における各元素の蒸発法の例
で、第2図aは抵抗加熱の一例、第2図bは電子
ビーム蒸着の一例第2図cはイオンプレーテイン
グの一例、第3図はAs蒸気圧(温度)と成長速
度の関係、第4図a乃至dは各As圧条件下で成
長した結晶の電子線回折像の写真、第5図は従来
の液相成長装置の一例、第6図aは結晶の表面写
真、第6図bは結晶の電子線回折像の写真、第7
図は本発明の成長装置の一例(回転円板に多数枚
の基板をセツトした例)、第8図は本発明の連続
成長装置の一例である。

Claims (1)

  1. 【特許請求の範囲】 1 化合物半導体の基板結晶上に該化合物半導体
    の少なくとも一つの構成元素を含む極薄液相を蒸
    着によつて形成し、該化合物半導体の他の構成元
    素を蒸着して付着させ、一定の高温の該液相表層
    からより一定の低温の基板結晶上に化合物半導体
    結晶粒子を泳動させ、該基板結晶上に化合物半導
    体の単結晶を一定の基板温度で成長させる工程を
    有する液相エピタキシヤル成長方法。 2 真空排気装置を具備した成長装置内に少なく
    とも3つの蒸発源を一組とする蒸発源群を複数個
    有し、該蒸発源群と対向する位置に複数個の基板
    結晶をほぼ等角度で放射状に配置した外部より回
    転可能な円板状基板抑えを有し、該円板状抑えに
    固定された基板結晶の単一な移動線上にのみ存在
    する細孔を有するシヤツターを基板結晶と蒸発源
    群の間に設けたことを特徴とする液相エピタキシ
    ヤル成長装置。 3 基板結晶を予備排気する基板セツト室と、該
    基板結晶を成長室に搬送する基板投入室と、結晶
    成長を行う成長室と、成長後の結晶を取りだす基
    板取りだし室を縦列接続して構成した真空排気装
    置を具備し、少なくとも3つの蒸発源を一組とす
    る蒸発源群を該成長室に複数個縦列させて配置
    し、前記複数の蒸発源群上に基板結晶を配置し間
    欠的に移動するスライダーを配置した液相エピタ
    キシヤル成長装置。
JP9179685A 1985-04-27 1985-04-27 化合物半導体の液相エピタキシヤル成長法及び成長装置 Granted JPS61251022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9179685A JPS61251022A (ja) 1985-04-27 1985-04-27 化合物半導体の液相エピタキシヤル成長法及び成長装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9179685A JPS61251022A (ja) 1985-04-27 1985-04-27 化合物半導体の液相エピタキシヤル成長法及び成長装置

Publications (2)

Publication Number Publication Date
JPS61251022A JPS61251022A (ja) 1986-11-08
JPH0564849B2 true JPH0564849B2 (ja) 1993-09-16

Family

ID=14036573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9179685A Granted JPS61251022A (ja) 1985-04-27 1985-04-27 化合物半導体の液相エピタキシヤル成長法及び成長装置

Country Status (1)

Country Link
JP (1) JPS61251022A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637601B2 (ja) * 2011-03-02 2014-12-10 日本碍子株式会社 窒化物単結晶の育成装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4877765A (ja) * 1972-01-18 1973-10-19
JPS4880275A (ja) * 1972-01-28 1973-10-27
JPS51142499A (en) * 1975-06-04 1976-12-08 Hitachi Ltd Crystal growing method
JPS53125761A (en) * 1977-04-08 1978-11-02 Nec Corp Manufacture for binary compound semiconductor thin film
JPS541675A (en) * 1977-06-06 1979-01-08 Kubota Ltd Damping force tester for braking device
JPS5552672U (ja) * 1978-09-30 1980-04-08
JPS60112692A (ja) * 1983-11-22 1985-06-19 Matsushita Electric Ind Co Ltd 分子線エピタキシアル成長法
JPS60167314A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 分子線エピタキシヤル装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4877765A (ja) * 1972-01-18 1973-10-19
JPS4880275A (ja) * 1972-01-28 1973-10-27
JPS51142499A (en) * 1975-06-04 1976-12-08 Hitachi Ltd Crystal growing method
JPS53125761A (en) * 1977-04-08 1978-11-02 Nec Corp Manufacture for binary compound semiconductor thin film
JPS541675A (en) * 1977-06-06 1979-01-08 Kubota Ltd Damping force tester for braking device
JPS5552672U (ja) * 1978-09-30 1980-04-08
JPS60112692A (ja) * 1983-11-22 1985-06-19 Matsushita Electric Ind Co Ltd 分子線エピタキシアル成長法
JPS60167314A (ja) * 1984-02-10 1985-08-30 Hitachi Ltd 分子線エピタキシヤル装置

Also Published As

Publication number Publication date
JPS61251022A (ja) 1986-11-08

Similar Documents

Publication Publication Date Title
d’Avitaya et al. Fabrication and structure of epitaxial Er silicide films on (111) Si
US3751310A (en) Germanium doped epitaxial films by the molecular beam method
JPH06508000A (ja) 高絶縁性単結晶窒化ガリウム薄膜の作製及びドープ方法
JP2003031846A (ja) シリコン基板上に形成された酸化亜鉛半導体部材
GB2146663A (en) Manufacture of cadmium mercury telluride
JP2014508415A (ja) 金属−非金属化合物の界面活性剤結晶成長のための方法
US7985713B2 (en) Superconducting magnesium boride thin-film and process for producing the same
JPH0360171B2 (ja)
US3139361A (en) Method of forming single crystal films on a material in fluid form
Jorke et al. Low temperature kinetics of Si (100) MBE growth
JP2522617B2 (ja) 炭素合金化立方晶窒化ホウ素膜
JPH0564849B2 (ja)
JPH0647515B2 (ja) 化合物半導体エピタキシャル成長法
US4925700A (en) Process for fabricating high density disc storage device
JPH11260724A (ja) 化合物半導体薄膜の製造方法および製造装置
Herman et al. Molecular beam epitaxy
JPH05263219A (ja) セレン化銅インジウム薄膜の製造方法
CN103276443B (zh) 一种快速制备晶体外延薄膜的装置和方法
JPH04182317A (ja) 酸化物超電導薄膜の作製方法
Eckertová et al. Mechanism of film formation
US6368983B1 (en) Multi-layer wafer fabrication
JPS6263419A (ja) 多結晶シリコン薄膜の形成方法
JPH05166726A (ja) 化合物薄膜の製造方法
US4950644A (en) Method for the epitaxial preparation of a layer of a metal-oxide superconducting material with a high transition temperature
JPS62132312A (ja) 半導体薄膜の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees