JPH056395U - 時 計 - Google Patents

Abstract

(57)【要約】 【目的】時計回路と複数の負荷回路の共通な電源が電池
である場合の電池寿命を延命する時計を提供する。 【構成】メロディ演奏回路２から出力する駆動出力が複
数の負荷３に入力する前に遅延回路５で駆動出力を順次
タイミングをずらすことにより回路のピーク電流を小さ
くする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、複数の負荷を時計と共通の電池を用いて駆動する時計に関するもの である。

【０００２】

【従来の技術】

時計からの出力に応じて、複数の負荷を同時に駆動するものがある。例えば、 アラーム時刻になるとメロディを奏鳴すると同時に、このメロディ信号によって 複数の発光ダイオード（ＬＥＤ）が発光して、視覚的な効果も得られるようにし たものがある。

【０００３】

【考案が解決しようとする課題】

上記のものでは、複数の負荷に同時に電流が流れるため、回路のピ―ク電流が 非常に大きくなる。そのため、電池の内部抵抗による電圧降下が大きく、時計回 路の発振停止を引き起こすことがある。そこでこの種のものにおいて、電池寿命 表示を行う場合には、負荷の駆動によって発振停止を引き起こすことのないよう に、寿命表示を開始する電池電圧を高めに設定しておかなければならない。その ため結果的に電池寿命が短くなってしまうのである。

【０００４】 本考案の目的は、負荷駆動時のピ―ク電流を小さくし、電池寿命を延命するこ とである。

【０００５】

【課題を解決するための手段】

本考案は、駆動手段からの駆動出力を遅延手段で順次タイミングをずらして複 数の負荷に供給することによって上記目的を達成している。

【０００６】

【実施例】

以下、この考案を図面に示す一実施例に基いて具体的に説明する。

【０００７】 図１において、１は計時手段を構成する計時回路、２は駆動手段を構成するメ ロディ演奏回路、３ａ〜３ｆは負荷でＬＥＤ等で構成する。４は駆動回路で各負 荷を駆動させる。５ａ〜５ｆは遅延手段を構成する遅延回路で、遅延回路５ａ、 ５ｂ、５ｃ、の各遅延時間は５ａ＜５ｂ＜５ｃに設定してあり、遅延回路５ｄ、 ５ｅ、５ｆの各遅延時間は５ｄ＜５ｅ＜５ｆに設定してあり、各遅延回路の差は １０〜２０ｍｓ程度である。６は電池で図示の回路構成全ての電源となるもので ある。７はスピーカで音を出力する。

【０００８】 次に動作について説明する。計時回路１からのアラーム出力、または、毎正時 の出力によりメロディ演奏回路２が作動し、スピーカ７からメロディ音が発生す る。このメロディ音は、主旋律となるメロディ信号と伴奏信号とからなり、この うちのメロディ信号が遅延回路５ａ、５ｂ、５ｃに、伴奏信号が遅延回路５ｄ、 ５ｅ、５ｆに供給される。そのためＬＥＤ３ａ、３ｂ、３ｃは１０〜２０ｍｓ程 度ずつ順次タイミングがずらされて駆動され、ＬＥＤ３ｄ、３ｅ、３ｆも１０〜 ２０ｍｓ程度ずつ順次タイミングがずらされて駆動され、ピーク電流を低減する ことができる。しかも駆動タイミングのずれは僅かな時間であるため、見た目に は同時点灯されたように見え、ＬＥＤ３ａ〜３ｃがメロディ信号に、ＬＥＤ３ｄ 〜３ｆが伴奏信号に同期して点灯される。

【０００９】 なお、負荷はＬＥＤに限らずランプ、電磁的な装飾駆動機構等でも同様の効果 が得られる。

【００１０】

【考案の効果】

以上詳述したように、本考案によれば、遅延回路の遅延動作により夫々の負荷 で電流の流れる時間がずれるので、回路のピーク電流を小さくすることができ、 しいては、電池寿命を長寿命化することができる。

【図面の簡単な説明】

【図１】本考案の一実施例のブロック回路図である。

【符号の説明】

１ 計時手段 ２ 駆動手段 ５ 遅延手段 ６ 電池

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 計時手段と、 この計時手段の出力によって複数の負荷の駆動出力を生
   じる駆動手段と、 上記計時手段と上記各負荷に共通の電源となる電池と、 上記駆動手段からの上記駆動出力を遅延して上記各負荷
   に順次タイミングをずらして供給する遅延手段と、 を具備したことを特徴とする時計。