JPH0563052B2 - - Google Patents
Info
- Publication number
- JPH0563052B2 JPH0563052B2 JP61233647A JP23364786A JPH0563052B2 JP H0563052 B2 JPH0563052 B2 JP H0563052B2 JP 61233647 A JP61233647 A JP 61233647A JP 23364786 A JP23364786 A JP 23364786A JP H0563052 B2 JPH0563052 B2 JP H0563052B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor pair
- ecl
- type transistor
- signal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000001378 electrochemiluminescence detection Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、発光素子駆動回路に関し、特に、監
視信号等の副信号を主デジタルデータ信号に重畳
する方式に関する。
視信号等の副信号を主デジタルデータ信号に重畳
する方式に関する。
従来、監視信号等の副信号を伝送する方法とし
て、主デジタルデータ信号に対し、副信号のデジ
タル信号を前もつてデジタル回路にて信号処理を
ほどこし、主信号パルス列に、副信号パルス列を
挿入して得られるデジタル信号を発光素子駆動回
路に入力し、光出力信号として出力されるもので
あつた。
て、主デジタルデータ信号に対し、副信号のデジ
タル信号を前もつてデジタル回路にて信号処理を
ほどこし、主信号パルス列に、副信号パルス列を
挿入して得られるデジタル信号を発光素子駆動回
路に入力し、光出力信号として出力されるもので
あつた。
しかし、上述した従来の回路方式によると、副
信号の情報を主デイジタルデータ信号に時分割多
重方法によつて取り入れるためには、別のデジタ
ル回路による信号処理技術が必要なこと、そのデ
ジタル信号処理回路の回路規模が大きいこと、デ
ジタル信号処理回路の回路消費電力が大きいこ
と、デジタル信号処理回路の回路技術が難しいこ
と、および主デイジタルデータ信号のビツトレー
トが上がること等の各欠点を有していた。
信号の情報を主デイジタルデータ信号に時分割多
重方法によつて取り入れるためには、別のデジタ
ル回路による信号処理技術が必要なこと、そのデ
ジタル信号処理回路の回路規模が大きいこと、デ
ジタル信号処理回路の回路消費電力が大きいこ
と、デジタル信号処理回路の回路技術が難しいこ
と、および主デイジタルデータ信号のビツトレー
トが上がること等の各欠点を有していた。
本発明の目的は非常の欠点を解除した発光素子
駆動回路を提供することにある。
駆動回路を提供することにある。
本発明の発光素子駆動回路は、第１のECL型
トランジスタ対のそれぞれの又はどちらか一方の
ベース入力端子にデジタルデータ信号が供給さ
れ、デジタルデータ信号の１レベルに対応して電
流が増大する側のコレクタ出力端子に発光素子の
カソード端子を接続し、第１のECL型トランジ
スタ対のエミツタ接続部に第２のECL型トラン
ジスタ対を接続し、第２のECL型トランジスタ
対の一方のベース入力端子にタイミング信号が供
給され、さらに第２のECL型トランジスタ対の
エミツタ接続部抵抗を接続して成る発光素子駆動
回路において、第１あるいは第２のECL型トラ
ンジスタ対のエミツタ接続部にアナログ信号とし
ての副信号を増幅するための増幅回路の出力端子
を接続したものである。
トランジスタ対のそれぞれの又はどちらか一方の
ベース入力端子にデジタルデータ信号が供給さ
れ、デジタルデータ信号の１レベルに対応して電
流が増大する側のコレクタ出力端子に発光素子の
カソード端子を接続し、第１のECL型トランジ
スタ対のエミツタ接続部に第２のECL型トラン
ジスタ対を接続し、第２のECL型トランジスタ
対の一方のベース入力端子にタイミング信号が供
給され、さらに第２のECL型トランジスタ対の
エミツタ接続部抵抗を接続して成る発光素子駆動
回路において、第１あるいは第２のECL型トラ
ンジスタ対のエミツタ接続部にアナログ信号とし
ての副信号を増幅するための増幅回路の出力端子
を接続したものである。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図は、本発明の第１の実施例の回路図であ
る。
る。
第１図によれば、トランジスタ２，３で構成さ
れる第１のECL型トランジスタ対のそれぞれの
ベース入力端子ａ，ｂ又はどちらか一方のベース
入力端子に主デジタルデータ信号が印加される。
印加された主デジタルデータ信号の１レベルに対
応して、電流が増大する側のコレクタ端子に発光
素子１のカソード端子が接続される。第１図では
トランジスタ２のコレクタ側とする。第１の
ECL型トランジスタ対のエミツタ接続部にはト
ランジスタ４，５によつて構成される第２の
ECL型トランジスタ対が接続され、そのエミツ
タ端子に抵抗６と、ｅ端子を入力とし副信号を出
力する副信号増幅回路９とを接続する。
れる第１のECL型トランジスタ対のそれぞれの
ベース入力端子ａ，ｂ又はどちらか一方のベース
入力端子に主デジタルデータ信号が印加される。
印加された主デジタルデータ信号の１レベルに対
応して、電流が増大する側のコレクタ端子に発光
素子１のカソード端子が接続される。第１図では
トランジスタ２のコレクタ側とする。第１の
ECL型トランジスタ対のエミツタ接続部にはト
ランジスタ４，５によつて構成される第２の
ECL型トランジスタ対が接続され、そのエミツ
タ端子に抵抗６と、ｅ端子を入力とし副信号を出
力する副信号増幅回路９とを接続する。
次に第１図の回路の基本動作を説明する。
第１のECL型トランジスタ対のベース入力端
子ａ，ｂの両方、又は、一方に主デジタルデータ
信号を印加する。主デジタルデータ信号を両方の
ベース端子に供給する場合、互いに反転した信号
を供給する。又、このどちらか一方に主デジタル
データ信号を供給する場合は、発光素子１の接続
されるトランジスタのベース入力側にデータ信号
を供給し、他方のトランジスタのベース入力端子
をリフアレンスとして回路を決定する。次に、第
１のECL型トランジスタ対のエミツタ接続部と
第２のECL型トランジスタ対のコレクタ端子が
接続されているトランジスタ４のベース入力端Ｃ
には、タイミング信号を入力する。又、他方のト
ランジスタ５のベース入力端ｄをリフアレンスと
して設定すると、タイミング信号とこのリフアレ
ンスの設定によつて第２のECL型トランジスタ
対に流れる電流i1が決まるが、電流i1は定電流と
なつているため、一定となる。このリフアレンス
電圧をオフセツトとして、端子Ｃに加わるタイミ
ング信号のスイツチング動作によつて流れるi1が
第１のECL型トランジスタ対の主デジタルデー
タ信号をON、OFFさせる。このスイツチングさ
れた出力信号が発光素子１を発光させる。これは
従来の発光素子駆動回路と同じ動作原理である。
子ａ，ｂの両方、又は、一方に主デジタルデータ
信号を印加する。主デジタルデータ信号を両方の
ベース端子に供給する場合、互いに反転した信号
を供給する。又、このどちらか一方に主デジタル
データ信号を供給する場合は、発光素子１の接続
されるトランジスタのベース入力側にデータ信号
を供給し、他方のトランジスタのベース入力端子
をリフアレンスとして回路を決定する。次に、第
１のECL型トランジスタ対のエミツタ接続部と
第２のECL型トランジスタ対のコレクタ端子が
接続されているトランジスタ４のベース入力端Ｃ
には、タイミング信号を入力する。又、他方のト
ランジスタ５のベース入力端ｄをリフアレンスと
して設定すると、タイミング信号とこのリフアレ
ンスの設定によつて第２のECL型トランジスタ
対に流れる電流i1が決まるが、電流i1は定電流と
なつているため、一定となる。このリフアレンス
電圧をオフセツトとして、端子Ｃに加わるタイミ
ング信号のスイツチング動作によつて流れるi1が
第１のECL型トランジスタ対の主デジタルデー
タ信号をON、OFFさせる。このスイツチングさ
れた出力信号が発光素子１を発光させる。これは
従来の発光素子駆動回路と同じ動作原理である。
本実施例の特徴は、第２のECL型トランジス
タ対のエミツタ端子に、副信号の定電流i2を出力
するトランジスタ７を含む副信号増幅回路９が接
続されていることである。この副信号増幅回路９
のｅ端子から副信号が供給され、増幅器８によつ
て増幅される。トランジスタ７から出力される電
流i2は、定電流源であるので、第２のECL型トラ
ンジスタのエミツタ電流i1を電流i2の変化分だけ
変化させた電流i3となる。すなわち、電流i3は電
流i2がエミツタ電流i1に重畳された形の電流にな
る。第１のECL型トランジスタ対のコレクタ出
力からは、第２のECL型トランジスタ対の入力
ベース端Ｃから入力されるタイミング信号が、副
信号である第２のタイミング信号によつてスイツ
チングされた第３のタイミング信号によつて、第
１のECL型トランジスタ対のベース入力端子か
ら供給される主デジタルデータ信号がスイツチン
グされる。このスイツチングされた主デジタルデ
ータ信号、いいかえば、副信号が重畳された主デ
ジタルデータ信号が出力信号となり、発光素子１
によつて発光され、光出力データ信号となる。し
たがつて第１のECL型トランジスタ対と、第２
のECL型トランジスタ対と、副信号増幅回路９
とのANDゲート動作と考えられる。
タ対のエミツタ端子に、副信号の定電流i2を出力
するトランジスタ７を含む副信号増幅回路９が接
続されていることである。この副信号増幅回路９
のｅ端子から副信号が供給され、増幅器８によつ
て増幅される。トランジスタ７から出力される電
流i2は、定電流源であるので、第２のECL型トラ
ンジスタのエミツタ電流i1を電流i2の変化分だけ
変化させた電流i3となる。すなわち、電流i3は電
流i2がエミツタ電流i1に重畳された形の電流にな
る。第１のECL型トランジスタ対のコレクタ出
力からは、第２のECL型トランジスタ対の入力
ベース端Ｃから入力されるタイミング信号が、副
信号である第２のタイミング信号によつてスイツ
チングされた第３のタイミング信号によつて、第
１のECL型トランジスタ対のベース入力端子か
ら供給される主デジタルデータ信号がスイツチン
グされる。このスイツチングされた主デジタルデ
ータ信号、いいかえば、副信号が重畳された主デ
ジタルデータ信号が出力信号となり、発光素子１
によつて発光され、光出力データ信号となる。し
たがつて第１のECL型トランジスタ対と、第２
のECL型トランジスタ対と、副信号増幅回路９
とのANDゲート動作と考えられる。
第２図は本発明の第２の実施例を示す回路図で
ある。図において、基本的動作は第１の実施例と
同等であるが、副信号増幅回路１１が定電力出力
とするトランジスタ１０を含む回路となつている
点が相違している。すなわち、第１の実施例で
は、第２のECL型トランジスタ対（トランジス
タ４，５）のエミツタ電流に副信号の定電流i2を
流れ込ませてスイツチ動作をさせたが、第２の実
施例は定電圧のトランジスタ１０を第２のECL
型トランジスタ対のエミツタ端子に接続すること
によつて、このエミツタ電流i1と、定電圧源から
流れる電流i6の和である電流i3はつねに一定に保
たれることになる。つまり、電流i6が変化して電
流i1に合流する。この場合、エミツタ電圧は一定
であるので、この電流i6の変化分だけ電流i1が変
化するように動作する。すなわち、この電流i6の
変化分が副信号となる。これ以後は第１の実施例
と同様の動作により、最終的には主デジタルデー
タ信号に副信号が重畳される形の信号となる。
ある。図において、基本的動作は第１の実施例と
同等であるが、副信号増幅回路１１が定電力出力
とするトランジスタ１０を含む回路となつている
点が相違している。すなわち、第１の実施例で
は、第２のECL型トランジスタ対（トランジス
タ４，５）のエミツタ電流に副信号の定電流i2を
流れ込ませてスイツチ動作をさせたが、第２の実
施例は定電圧のトランジスタ１０を第２のECL
型トランジスタ対のエミツタ端子に接続すること
によつて、このエミツタ電流i1と、定電圧源から
流れる電流i6の和である電流i3はつねに一定に保
たれることになる。つまり、電流i6が変化して電
流i1に合流する。この場合、エミツタ電圧は一定
であるので、この電流i6の変化分だけ電流i1が変
化するように動作する。すなわち、この電流i6の
変化分が副信号となる。これ以後は第１の実施例
と同様の動作により、最終的には主デジタルデー
タ信号に副信号が重畳される形の信号となる。
本発明の第３の実施例は第３図に示すように、
第１のECL型トランジスタ対と第２のECL型ト
ランジスタ対の素子をそれぞれデユアル型トラン
ジスタ１２，１３に変えたもので、動作、その他
は、第１及び第２の実施例と同等である。
第１のECL型トランジスタ対と第２のECL型ト
ランジスタ対の素子をそれぞれデユアル型トラン
ジスタ１２，１３に変えたもので、動作、その他
は、第１及び第２の実施例と同等である。
本発明の第４の実施例は第４図に示すように、
第１のECL型トランジスタ対の素子をFET１４，
１５に、また第２のECL型トランジスタ対の素
子をFET１６，１７に変えたものである。この
場合は、FETによつて、第１及び第２のSCFL型
トランジスタ対の構成となる。動作原理は、第１
と第２の実施例と同じであるが、ECL型トラン
ジスタ対のコレクタ端子がドレイン端子へ、ベー
ス端子がゲート端子へ、そしてエミツタ端子がソ
ース端子と変更される。また、デユアル部FET
を使用しても可能である。
第１のECL型トランジスタ対の素子をFET１４，
１５に、また第２のECL型トランジスタ対の素
子をFET１６，１７に変えたものである。この
場合は、FETによつて、第１及び第２のSCFL型
トランジスタ対の構成となる。動作原理は、第１
と第２の実施例と同じであるが、ECL型トラン
ジスタ対のコレクタ端子がドレイン端子へ、ベー
ス端子がゲート端子へ、そしてエミツタ端子がソ
ース端子と変更される。また、デユアル部FET
を使用しても可能である。
本発明の第５の実施例は、第５図に示すよう
に、第１のECL型トランジスタ対（トランジス
タ２，３）のエミツタ接続部に副信号を出力する
副信号増幅器９が接続されており、他の構成は第
１図と同じである。本実施例では第１のECL型
トランジスタ対のベース入力端子ａ，ｂの両方又
は一方に主デイジタル信号を印加する。主デジタ
ルデータ信号を両方のベース端子に供給する場
合、互いに反転した信号を供給する。又、このど
ちらか一方に主デジタルデータ信号を供給する場
合は、発光素子１の接続されるトランジスタのベ
ース入力側にデータ信号を供給し、他方のトラン
ジスタのベース入力端子をリフアレンスとして回
路を決定する。次に、第１のECL型トランジス
タ対のエミツタ接続部と第２のECL型トランジ
スタ対のコレクタ端子が接続されているトランジ
スタ４のベース入力端Ｃには、タイミング信号を
入力する。又、他方のトランジスタ５のベース入
力端ｄをリフアレンスとして設定すると、タイミ
ング信号とこのリフアレンスの設定によつて、第
２のECL型トランジスタ対に流れる電流i4が決ま
るが、電流i4は定電流となつているため、一定と
なる。又、電流i4が定電流となつていることか
ら、タイミング信号によつて流れる電流i1はこの
リフアレンス電圧をオフセツトとして、端子ｃに
加わるタイミング信号のスイツチング動作によつ
て流れる定電流とみなせる。また、この電流i1が
第１のECL型トランジスタ対の主デジタルデー
タ信号をON、OFFさせる。このスイツチングさ
れた出力信号が発光素子１を発光させる。
に、第１のECL型トランジスタ対（トランジス
タ２，３）のエミツタ接続部に副信号を出力する
副信号増幅器９が接続されており、他の構成は第
１図と同じである。本実施例では第１のECL型
トランジスタ対のベース入力端子ａ，ｂの両方又
は一方に主デイジタル信号を印加する。主デジタ
ルデータ信号を両方のベース端子に供給する場
合、互いに反転した信号を供給する。又、このど
ちらか一方に主デジタルデータ信号を供給する場
合は、発光素子１の接続されるトランジスタのベ
ース入力側にデータ信号を供給し、他方のトラン
ジスタのベース入力端子をリフアレンスとして回
路を決定する。次に、第１のECL型トランジス
タ対のエミツタ接続部と第２のECL型トランジ
スタ対のコレクタ端子が接続されているトランジ
スタ４のベース入力端Ｃには、タイミング信号を
入力する。又、他方のトランジスタ５のベース入
力端ｄをリフアレンスとして設定すると、タイミ
ング信号とこのリフアレンスの設定によつて、第
２のECL型トランジスタ対に流れる電流i4が決ま
るが、電流i4は定電流となつているため、一定と
なる。又、電流i4が定電流となつていることか
ら、タイミング信号によつて流れる電流i1はこの
リフアレンス電圧をオフセツトとして、端子ｃに
加わるタイミング信号のスイツチング動作によつ
て流れる定電流とみなせる。また、この電流i1が
第１のECL型トランジスタ対の主デジタルデー
タ信号をON、OFFさせる。このスイツチングさ
れた出力信号が発光素子１を発光させる。
第６図は本発明の第６の実施例を示す回路図で
ある。図において、基本的動作は、第２の実施例
（第２図）と同等である。本実施例では定電圧の
トランジスタ１０を第１のECL型トランジスタ
対のエミツタ端子に接続することによつて、この
エミツタ電流i1と、定電圧源から流れる電流i6の
和である電流i3はつねに一定に保たれる。つま
り、電流i6が変化して電流i1に合流する。この場
合、エミツタ電圧は一定であるので、この電流i6
の変化分だけ電流i1が変化するように動作する。
すなわち、この電流i6の変化分が副信号となる。
これ以後は第５の実施例と同等の動作により、最
終的には主デジタルデータ信号に副信号が重畳さ
れる形の信号となる。
ある。図において、基本的動作は、第２の実施例
（第２図）と同等である。本実施例では定電圧の
トランジスタ１０を第１のECL型トランジスタ
対のエミツタ端子に接続することによつて、この
エミツタ電流i1と、定電圧源から流れる電流i6の
和である電流i3はつねに一定に保たれる。つま
り、電流i6が変化して電流i1に合流する。この場
合、エミツタ電圧は一定であるので、この電流i6
の変化分だけ電流i1が変化するように動作する。
すなわち、この電流i6の変化分が副信号となる。
これ以後は第５の実施例と同等の動作により、最
終的には主デジタルデータ信号に副信号が重畳さ
れる形の信号となる。
本発明では他に、第５図の第１、第２のECL
型トランジスタ対の代わりにそれぞれデユアル型
トランジスタを使用してもよい。また第１、第２
のECL型トランジスタ対にそれぞれドレイン結
合型のFETトランジスタ対を使用してもよい。
型トランジスタ対の代わりにそれぞれデユアル型
トランジスタを使用してもよい。また第１、第２
のECL型トランジスタ対にそれぞれドレイン結
合型のFETトランジスタ対を使用してもよい。
なお、第１図から第６図では直流バイアス回路
等は省略されている。
等は省略されている。
以上説明したように本発明は、発光素子駆動回
路の主デジタルデータ信号に副信号を重畳するこ
とによつて、別のデジタル回路で信号処理するこ
とが不要となり、回路が比較的簡略化できる上、
消費電力が少なく、又、主デジタルデータ信号の
ビツトレートが上がる必要もなく、多くの情報量
を提供できる効果がある。
路の主デジタルデータ信号に副信号を重畳するこ
とによつて、別のデジタル回路で信号処理するこ
とが不要となり、回路が比較的簡略化できる上、
消費電力が少なく、又、主デジタルデータ信号の
ビツトレートが上がる必要もなく、多くの情報量
を提供できる効果がある。
第１図は本発明の実施例を示す回路図、第２
図、〜第６図はそれぞれ本発明の他の実施例を示
す図である。 １……発光素子、２〜５……トランジスタ、６
……第２のECL型トランジスタのエミツタ抵抗、
７，１０……副信号トランジスタ、８……副信号
増幅器、９，１１……副信号増幅回路、１２，１
３……第１及び第２のECL型トランジスタ対を
構成するデユアルトランジスタ、１４〜１７……
第１及び第２のSCFL型トランジスタ対を構成す
るFET、１８……第２のSCFL型トランジスタ対
のソース抵抗、１９……カツプリングコンデン
サ、VE……電源。
図、〜第６図はそれぞれ本発明の他の実施例を示
す図である。 １……発光素子、２〜５……トランジスタ、６
……第２のECL型トランジスタのエミツタ抵抗、
７，１０……副信号トランジスタ、８……副信号
増幅器、９，１１……副信号増幅回路、１２，１
３……第１及び第２のECL型トランジスタ対を
構成するデユアルトランジスタ、１４〜１７……
第１及び第２のSCFL型トランジスタ対を構成す
るFET、１８……第２のSCFL型トランジスタ対
のソース抵抗、１９……カツプリングコンデン
サ、VE……電源。
Claims (1)
- 【特許請求の範囲】 １ トランジスタ対の両方又はどちらか一方のベ
ース入力端子にデジタルデータ信号が供給される
第１のエミツタ結合（ECL）型トランジスタ対
と、前記デジタルデータ信号の１レベルに対応し
て電流が増大する側のコレクタ出力端子にカソー
ド端子を接続した発光素子と、前記第１のECL
型トランジスタ対のエミツタ接続部に一方のトラ
ンジスタが接続された第２のECL型トランジス
タ対とを含み、前記第２のECL型トランジスタ
対の一方のトランジスタのベース入力端子にタイ
ミング信号が供給され、前記第２のECL型トラ
ンジスタ対のエミツタ接続部に抵抗が接続された
発光素子駆動回路において、前記第２のECL型
トランジスタ対のエミツタ接続部に副信号を供給
する副信号増幅回路が接続されたことを特徴とす
る発光素子駆動回路。 ２ トランジスタ対の両方又はどちらか一方のベ
ース入力端子にデジタルデータ信号が供給される
第１のエミツタ結合（ECL）型トランジスタ対
と、前記デジタルデータ信号の１レベルに対応し
て電流が増大する側のコレクタ出力端子にカソー
ド端子を接続した発光素子と、前記第１のECL
型トランジスタ対のエミツタ接続部に一方のトラ
ンジスタが接続された第２のECL型トランジス
タ対とを含み、前記第２のECL型トランジスタ
対の一方のトランジスタのベース入力端子にタイ
ミング信号が供給され、前記第２のECL型トラ
ンジスタ対のエミツタ接続部に抵抗が接続された
発光素子駆動回路において、前記第１のECL型
トランジスタ対のエミツタ接続部に副信号を供給
する副信号増幅回路が接続されたことを特徴とす
る発光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233647A JPS6387820A (ja) | 1986-09-30 | 1986-09-30 | 発光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233647A JPS6387820A (ja) | 1986-09-30 | 1986-09-30 | 発光素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387820A JPS6387820A (ja) | 1988-04-19 |
| JPH0563052B2 true JPH0563052B2 (ja) | 1993-09-09 |
Family
ID=16958318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233647A Granted JPS6387820A (ja) | 1986-09-30 | 1986-09-30 | 発光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387820A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296936A (ja) * | 1988-06-01 | 1990-04-09 | Canon Inc | レーザダイオード駆動回路 |
| JPH0311832A (ja) * | 1989-06-08 | 1991-01-21 | Mitsubishi Electric Corp | 光送信器 |
-
1986
- 1986-09-30 JP JP61233647A patent/JPS6387820A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6387820A (ja) | 1988-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| EP0495576B1 (en) | laser driver for an optical disk drive | |
| US4431972A (en) | Push-pull amplifier | |
| JP2703983B2 (ja) | 過渡電流ブーストを備えた線形増幅器 | |
| JPS63199518A (ja) | 差動ｅｃｌラインドライバ | |
| EP0334545B1 (en) | Single-level multiplexer | |
| US4837523A (en) | High slew rate linear amplifier | |
| US4827223A (en) | Buffer amplifier | |
| KR850004674A (ko) | 곱셈 회로 | |
| JPH0563052B2 (ja) | ||
| KR100357967B1 (ko) | 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기 | |
| US4928024A (en) | Referenceless ECL logic circuit | |
| JP2995971B2 (ja) | 半導体レーザ駆動回路 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| US6420804B1 (en) | Circuit for switching direction of current | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JP3901328B2 (ja) | 信号伝送回路 | |
| JPS622835Y2 (ja) | ||
| JPH028560Y2 (ja) | ||
| JPS6234428A (ja) | レ−ザダイオ−ド駆動回路 | |
| SU1653129A1 (ru) | Составной транзистор | |
| JP2797519B2 (ja) | 振幅比較回路 | |
| JP2918777B2 (ja) | シリアル伝送路用中継器 | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JPH02112332A (ja) | 発光素子駆動回路 |