JPH028560Y2 - - Google Patents

Description

【考案の詳細な説明】 こ考案は電気時計用有極信号増幅器に関し、特
に負荷から発生する逆起電力を小さい電圧に抑え
ることができる有極信号増幅器を提供しようとす
るものである。

電気時計では周知のように親時計から30秒毎に
パルス信号が出力され、そのパルス信号を有極信
号増幅器によつて正負の有極信号に変換しその有
極信号を子時計群に供給して子時計を駆動するよ
うにしている。

一般に有極信号増幅器は互に相補動作するよう
に接続された一対の出力トランジスタによる直列
回路が二つ用意され、この二つの相補接続回路の
接続点間に負荷を接続し、その二つの相補接続回
路の各一方のトランジスタをたすきがけに導通さ
せて負荷に一方の極性のパルス信号を与え、相補
接続回路の各他方のトランジスタをたすきがけに
導通させて負荷に他方の極性のパルス信号を与え
るように構成される。

従来は電力消費量を軽減する目的で無信号状態
ではこれら相補接続された出力トランジスタの全
てをオフに保持するように構成している。このよ
うに出力トランジスタの全てをオフに保持してお
くときは負荷側から見て信号線インピーダンスが
高く見える。よつて子時計群への配線が長い場合
等において、その配線に誘導雑音等が誘起される
と、その誘導雑音が有極信号増幅器の出力回路に
大きく発生し、これが増幅器の回路を逆流して例
えば親時計の基準発振器の動作に妨害を与えたり
する不都合が発生する。

また負荷が子時計の駆動コイルのようにインダ
クタンス成分を持つ場合には有極信号が断になる
毎にその負荷から大きな電圧を持つ逆起電力が発
生する。従来はこの逆起電力を吸収するために各
出力トランジスタのエミツターコレクタ間にダイ
オードを並列接続し、このダイオードを通じて逆
起電力により電流を流し吸収するようにしてい
る。然し乍ら従来は逆起電力による電流は電源回
路を介して上述のダイオードを流れる。よつて負
荷の両端は少なくとも電源の電圧に相当する逆向
の電圧が発生し、この逆向の電圧が例えば中継器
に供給されることによつて有極信号の外に逆起電
力による不要な信号を中継してしまうこととなり
子時計が誤動作してしまう欠点もある。

この考案の第１の目的は負荷側からの誘導雑音
による影響を軽減することができる有極信号増幅
器を提供するにある。

この考案の第２の目的は負荷から発生する逆起
電力を充分小さい値の電圧に抑えることができる
時計用有極信号増幅器を提供するにある。

以下にこの考案の一実施例を図面を用いて詳細
に説明する。

図はこの考案の一実施例を示す。図中１ａ，１
ｂは入力端子を示す。この入力端子１ａ，１ｂに
は、親時計（特に図示しない）に設けられたスイ
ツチ素子２ａ，２ｂが接続され、スイツチ素子２
ａが例えば正分時オンとされ、２ｂが30秒時にオ
ンに操作されるように構成されているものとす
る。入力端子１ａ，１ｂには抵抗器３ａ，３ｂ及
び４ａ，４ｂを通じて第１、第２制御トランジス
タのベースが接続される。

つまり、５ａ，５ｂはここでは第１制御トラン
ジスタと称することとし、６ａ，６ｂを第２制御
トランジスタと称することとする。これら第１制
御トランジスタ５ａ，５ｂと、第２制御トランジ
スタ６ａ，６ｂは互に導電形を異にするトランジ
スタを用いる。この例では第４制御トランジスタ
５ａ，５ｂをPNP形トランジスタとし、第２制
御トランジスタ６ａ，６ｂをNPN形トランジス
タとした場合を示す。第１制御トランジスタ５
ａ，５ｂは共に無信号時にオフに保持され入力端
子１ａ，１ｂに供給される信号によつて各別にオ
ンに制御される。第２制御トランジスタ６ａ，６
ｂは無信号時オンに保持される。つまり第２制御
トランジスタ６ａ，６ｂの各ベースには常時バイ
アス供給用抵抗器３ｃ−３ａ−３ｂと４ｃ−４ａ
−４ｂを通じてベース電流が供給されオンに保持
される。

ここでスイツチ素子２ａがオンになるとトラン
ジスタ５ａがオンとなりトランジスタ６ｂがオフ
に制御される。このときトランジスタ５ｂ，６ｂ
には変化がない。一方30秒時にスイツチ素子２ｂ
がオンになるとトランジスタ５ｂがオンとなり、
トランジスタ６ｂがオフに制御される。このとき
はトランジスタ５ａ，６ａには変化がない。

第２制御トランジスタ６ａ，６ｂによつて第
１、第２出力トランジスタ７と８が制御され、第
１制御トランジスタ５ａ，５ｂによつて第３、第
４出力トランジスタ９及び１０が制御さる。これ
ら各出力トランジスタ７，８，９，１０はこの例
ではエミツタホロワ形の二段増幅回路によつて構
成した場合を示すが、それぞれ１本のトランジス
タで構成することもできる。第１、第２出力トラ
ンジスタ７及び８はPNP形トランジスタで構成
されそのエミツタが正極電源線１１に接続され
る。これら出力トランジスタ７と８は無信号時は
第２制御トランジスタ６ａ，６ｂにより活性状態
に保持される。

第３、第４出力トランジスタ９と１０はNPN
形トランジスタで構成され、そのエミツタは共通
電位側１２に接続される。これら第３、第４出力
トランジスタ９と１０は第１、第２出力トランジ
スタ７と８のそれぞれと直列接続される。つまり
この例では第１出力トランジスタ７と第３出力ト
ランジスタ９を直列接続し、第２出力トランジス
タ８と第４出力トランジスタ１０を直列接続した
場合を示す。尚ここで各出力トランジスタ７〜１
０の各前後のトランジスタ７ａ，８ａ，９ａ，１
０ａに関しては第１出力トランジスタ７の前段の
トランジスタ７ａは第４出力トランジスタ１０の
前段のトランジスタ１０ａと直列接続し、第２出
力トランジスタ８の前段のトランジスタ８ａは第
３出力トランジスタ９の前段のトランジスタ９ａ
と直列接続するようにたすきがけに接続している
が、出力電流に関して見れば出力トランジスタ７
と９及び８と１０が相補動作するように直列接続
されているものとして見ることができる。第３、
第４出力トランジスタ９と１０は第１制御トラン
ジスタ５ａ，５ｂによつて無信号時はオフに保持
される。よつて無信号時に第１、第２出力トラン
ジスタ７と８が活性状態に制御されていてもこれ
ら第１、第２出力トランジスタ７と８に電流が流
れることはない。

第１及び第３出力トランジスタ７と９の接続点
Ａと第２及び第４出力トランジスタ８と１０の接
続点Ｂの間に負荷１３を接続する。この負荷は一
般には子時計群であり主に子時計の駆動コイルが
複数並列接続されて構成される。また場合によつ
ては子時計群の他に中継増幅器等が接続される場
合もある。

このように構成することにより無信号時は第
１、第２出力トランジスタ７と８は第２制御トラ
ンジスタ６ａ，６ｂの導通電流により活性化され
ているが、第３、第４トランジスタ９と１０がオ
フに保持されているため出力電流は流れない状態
に保持される。ここで入力端子１ａがスイツチ素
子２ａのオンにより共通電位に接続されるとトラ
ンジスタ６ａがオフとなつて第１トランジスタ７
をオフに制御しトランジスタ５ａがオンとなつて
第３トランジスタ９をオンに制御する。よつてこ
のときは第２と第３出力トランジスタ８と９がた
すきがけにオンとなり負荷１３にはＢ点からＡ点
に向つて電流が流れ負荷１３を一方の状態に駆動
する。尚このとき第２出力トランジスタ８の前段
のトランジスタ８ａのコレクタ電流はトランジス
タ９ａを通じて流すようにしている。スイツチ２
ａがオンしている時間はごくわずかである。スイ
ツチ素子２ａがオフに戻ると出力トランジスタ９
がオフとなり、また出力トランジスタ７はオンの
状態に復帰する。スイツチ素子２ｂがオンとなる
とトランジスタ６ｂがオフとなり、これにより第
２出力トランジスタ８をオフに制御すると共にト
ランジスタ５ｂがオンとなつて第４トランジスタ
１０をオンに制御する。よつて今度は負荷１３に
はＡ点からＢ点に向う電流が流れ負荷１３を他方
の状態に駆動する。尚このとき第１出力トランジ
スタ７の前段のトランジスタ７ａのコレクタ電流
は第４出力トランジスタ１０の前段のトランジス
タ１０ａを通じて流れる。このようにしてスイツ
チ素子２ａ，２ｂが交互にオンとなることにより
負荷１３に正と負の有極信号を与えことができ
る。

このような有極信号増幅器においてこの考案に
よれば第１、第２出力トランジスタ７と８が無信
号時活性化されていることによつて負荷１３の両
端はほぼ短絡されている状態として見ることがで
きる。よつて負荷１３側で雑音等が誘起されても
信号源インピーダンスが低いからその雑音は低イ
ンピーダンスの信号線で吸収されＡ点とＢ点間に
大きな雑音電圧が発生することはない。よつて負
荷１３側から到来した雑音が増幅回路を逆流して
親時計側に混入することを阻止することができ
る。

ところで上述においてはスイツチ素子２ａ，２
ｂがオンとなるとき第１又は第２出力トランジス
タ７又は８がオフとなり、これと共に第４又は第
３出力トランジスタ１０又は９がオンとなるもの
として説明した。然し乍ら実際には例えばスイツ
チ素子２ａがオンとなつたとき第１出力トランジ
スタ７が完全にオフに戻らない状態において第３
出力トランジスタ９がオンとなつてしまう。また
他方のスイツチ素子２ｂがオンとなつたときは第
２出力トランジスタ８がオフに戻らないうちに第
４出力トランジスタ１０がオンとなつてしまい何
れの状態でも互に直列接続された出力トランジス
タ７と９及び８と１０が同時にオンとなりわずか
な時間であるが短絡電流が流れてしまう欠点があ
つた。このため出力トランジスタ７〜１０は電流
容量の大きいものを使用してその短絡電流によつ
てトランジスタが破損しないようにしていた。こ
のためコスト高となる欠点がある。またこの有極
信号増幅器をIC化する場合にはこの短絡電流に
よる出力トランジスタの破損が大きな障害となつ
ている。

このためこの実施例では第３、第４出力トラン
ジスタ９又は１０がオンになる前に第１、第２出
力トランジスタ７又は８をオフに制御するための
手段を設けるものである。この手段としては抵抗
器３ａ，３ｂ及び４ａ，４ｂとコンデンサ１４，
１５とから成る時定数回路１６，１７によつて構
成することができる。この時定数１６，１７を設
けることによりスイツチ素子２ａ，２ｂがオンと
なつたときトランジスタ５ａ，６ａ及び５ｂ，６
ｂの各ベース共通接続点ＣとＤの電位変化に時定
数を持たせることができる。このようにトランジ
スタ５ａ，６ａ及び５ｂ，６ｂのベース共通接続
点ＣとＤの電位変化に時定数を持たせることによ
り例えばスイツチ素子２ａがオンとなつたときＣ
点の電位は抵抗器３ａ，３ｂの抵抗値とコンデン
サ１４の時定数に従つて漸次低下する。よつて
NPN形のトランジスタ６ａが先にオフとなつて
後、Ｃ点の電位がそのときの電位から更に約0.7
×２ボルト分だけ低下するとPNP形トランジス
タ５ａがオンとなる。従つて第１出力トランジス
タ７がオフとなつた後に第３出力トランジスタ９
がオンとなり短絡電流が流れることはない。スイ
ツチ素子２ｂがオンとなつたときも同様にしてＤ
点の電位が時定数回路１７の時定数に従つて漸次
低下するからトランジスタ６ｂが先にオフとな
り、その後トランジスタ５ｂがオンとなるから第
２出力トランジスタ８がオフとなつて後に第４出
力トランジスタ１０がオンとなりこの直列回路に
短絡電流が流れることはない。

以上説明したようにこの考案による実施例に示
すように構成すれば互に相補動作するように直列
接続された有極信号増幅器の出力トランジスタ回
路において、その直列接続された出力トランジス
タ間に短絡電流が流れることを阻止することがで
きる。よつて出力トランジスタ７，８，９，１０
としては負荷１３を駆動するに充分な電流容量を
持てばよく、それ以上の電流容量のトランジスタ
を用いなくてよい。また短絡電流が全く流れない
から出力トランジスタが破損することはない。よ
つてIC化しても信頼性の高いICを得ることがで
きる利点が得られる。

ところで第３、第４出力トランジスタ９及び１
０がオフに戻り第１、第２出力トランジスタ７及
び８がオンに戻るとき負荷１３に逆起電力が発生
する。この逆起電力は従来は各出力トランジスタ
７，８，９，１０に並列接続したダイオード２
７，２８，３１，３２を通じて負荷１３に帰路さ
せている。つまり第１出力トランジスタ７と第４
出力トランジスタ１０がオンとなりＡ点からＢ点
に向つて出力電流が流れ、その電流が断になる
と、その電流を流し続けようとして負荷１３にＢ
点側が正でＡ点側が負とする逆起電力−Ｅが発生
する。この逆起電力による電流I₁はダイオード２
８−正電源線１１−電源３３−共通電位１２−ダ
イオード３１−負荷１３の経路で流れる。この電
流I₁はＡ点とＢ点間の電圧が電源３３の電圧を越
えたとき流れ始める。よつてＡ−Ｂ点間には少な
くとも電源３３の電圧以上の逆起電圧が発生す
る。この逆起電圧が負荷１３に供給されると負荷
１３が誤動作するおそれがある。つまり負荷１３
に中継器が含まれていると、中継器は電圧入力形
回路であるためその逆起電圧を増幅して中継出力
してしまうためその中継器に接続された子時計群
が誤動作するおそれがある。

またこのとき第１出力トランジスタ７がオンに
戻つていればこれを通じて逆起電力を流すことが
できるが、特に第１〜第４出力トランジスタ７〜
１０の各後段のトランジスタ７ｂ，８ｂ，９ｂ，
１０ｂは電力用の大形トランジスタであるため応
答が遅い。よつて負荷１３に逆起電力が発生して
いる間にこれらのトランジスタ、特に第１、第２
出力トランジスタ７ｂ，８ｂがオンとなることが
ない。然もこれらのトランジスタ７ｂ，８ｂに電
源３３の電圧に相当する逆電圧が与えられるか
ら、これら出力トランジスタ７ｂ，８ｂは逆耐電
圧が高いトランジスタを用いなければならない。

この考案ではこのような不都合を一掃すべく、
これら第１、第２出力トランジスタ７と８の制御
電流通路とコレクタの間にダイオード２９と３０
を接続したものである。この実施例では第１、第
２出力トランジスタ７と８の前段のトランジスタ
７ａ及び８ａのコレクタと後段のトランジスタ７
ｂ，８ｂのコレクタ間にダイオード２９，３０を
接続した場合を示す。つまり前後のトランジスタ
７ａ，８ａは後段のトランジスタ７ｂ，８ｂの制
御電流通路を構成するものである。従つてこれら
前段のトランジスタ７ａ，８ａは電流容量が小さ
い従つて応答速度が速いトランジスタを用いるこ
とができる。よつて第２制御トランジスタ６ａ又
は６ｂがオンの状態に戻るとこれら前段のトラン
ジスタ７ａ，８ａは直ちにオンとなる。この結果
これら前段のトランジスタ７ａ，８ａとダイオー
ド２９，３０を通じて負荷１３に発生する逆起電
力を流すことができるため負荷１３の両端間には
大きな逆電圧が発生することがない。

つまりＡ−Ｂ点間に図示のように−Ｅの逆起電
力が発生したとすると、この考案によればダイオ
ード２９の存在によつて逆起電力はダイオード２
８−正電源線１１−トランジスタ７ａのエミツタ
−コレクタ−ダイオード２９−負荷の経路を通じ
て電流I₂として示すように流れる。よつてその電
流通路における電圧降下はダイオード２８，２９
の電圧降下とトランジスタ７ａの電圧降下とその
エミツタ抵抗の電圧降下の和の値である。トラン
ジスタ７ａ，８ａのエミツタ抵抗器の抵抗値は数
百オーム程度であるからその電圧降下は充分小さ
い。よつて逆起電力によつてＡ−Ｂ間に発生する
逆電圧は高々数ボルト程度とすることができる。

従つてこの考案によれば負荷１３の両端に大き
な逆起電圧が発生することがないから負荷１３に
中継器が接続されていても誤動作することがな
い。またＡ−Ｂ点間に発生する逆起電圧の値が数
ボルト程度に抑えることができるから出力トラン
ジスタ７及び８の後段のトランジスタ７ｂ，８ｂ
に大きな逆電圧が与えられることがない。よつて
これらのトランジスタ７ｂ，８ｂとして大きな逆
耐電圧を持つトランジスタを用いなくてよくコス
トダウンが期待でき、また逆電圧によつてこれら
トランジスタ７ｂ，８ｂが破損することもないか
ら信頼性の高い増幅回路を提供できる。

尚図示の実施例において１８はこの有極信号増
幅器が異常になつたことを知らせるための警報信
号出力端子である。増幅器の異常とはここでは出
力トランジスタ７〜１０が導通状態から戻らなく
なつたことを指す。従つて出力トランジスタ９及
び１０の共通接続点と共通電位点１２の間に電流
検出用抵抗器１９を接続し、この抵抗器１９に流
れる電流によつてトランジスタ２１をオンにさせ
警報信号を出力させるようにしている。ここでト
ランジスタ２２は入力信号によつてオンに制御さ
れ、入力信号が有る状態ではトランジスタ２１の
ベースを共通電位に落し入力信号がある間警報信
号が出されないようにしている。無信号時におい
て出力トランジスタ７〜１０の何れかに導通電流
が流れるとトランジスタ２１がオンとなり響報信
号を出力すると共にトランジスタ２３をオンに
し、発光ダイオード２４を点灯させる。これと共
にダイオード２５，２６を通じてトランジスタ５
ａ，６ａ及び５ｂ，６ｂのベースに正電圧を与
え、これにより第１制御トランジスタ５ａ，５ｂ
をオフに、第２制御トランジスタ６ａ，６ｂをオ
ンに保持し、爾後は入力信号によつて増幅器が動
作することを阻止するようにしている。

尚上述では出力トランジスタ７，８，９，１０
をそれぞれ２段増幅回路で構成したが１本のトラ
ンジスタで構成することもできる。このように１
本のトランジスタで出力トランジスタを構成した
場合にはダイオード２９と３０はその出力トラン
ジスタのベースとコレクタ間に接続すればよい。
また上述のように２本のトランジスタ７ａ，７ｂ
及び８ａ，８ｂで出力トランジスタ７と８を構成
した場合においてもダイオード２９と３０を後段
のトランジスタ７ｂと８ｂの各ベースとコレクタ
間に接続してもよい。

【図面の簡単な説明】

図はこの考案の一実例を示す接続図である。 １ａ，１ｂ：入力端子、５ａ，５ｂ：第１制御
トランジスタ、６ａ，６ｂ：第２制御トランジス
タ、７，８，９，１０：第１、第２、第３、第４
トランジスタ、１３：負荷、２９，３０：逆起電
力吸収用ダイオード。

Claims (1)

1. 【実用新案登録請求の範囲】 Ａ 入力信号が与えられる毎に一対の入力端子を
   交互に共通電位点に接続する一対のスイツチ素
   子と、 Ｂ このスイツチ素子がオフの状態で上記入力端
   子にバイアス電圧を与える一対のバイアス供給
   用抵抗器と、 Ｃ この一対のバイアス供給用抵抗器が供給する
   バイアス電圧によつてそれぞれオフに保持さ
   れ、上記入力端子が上記スイツチ素子を介して
   共通電位点に接続される毎にオンの状態に制御
   される一対の第１制御トランジスタと、 Ｄ エミツタが上記第１制御トランジスタのエミ
   ツタと共通接続されて第１制御トランジスタと
   相補動作するように第１制御トランジスタの導
   電型式と異なる導電型式のトランジスタによつ
   て構成され、上記バイアス供給用抵抗器が供給
   するバイアス電圧によつてオンの状態に制御さ
   れ、上記スイツチ素子の一方が入力信号の供給
   によつてオンになる毎にこのスイツチ素子に接
   続された側がオフの状態に制御される一対の第
   ２制御トランジスタと、 Ｅ ベース側に電流容量が小さく高速動作が可能
   なトランジスタが接続されてダーリントン接続
   構造とされ、ダーリントン接続された後段のト
   ランジスタのエミツタが電源の一方の端子に接
   続され、前段のトランジスタのベースが上記第
   ２制御トランジスタのコレクタに接続され、無
   信号時に上記第２制御トランジスタを通じて順
   方向バイアス電流が与えられて活性状態にに維
   持され、上記第２制御トランジスタの一方と他
   方がオフに制御されるのと連動してそれぞれオ
   フに制御される第１、第２出力トランジスタ
   と、 Ｆ ベース側に電流容量が小さく高速動作が可能
   なトランジスタが接続されてダーリントン接続
   構造とされ、後段のトランジスタのエミツタが
   共通電位側に接続され、この後段のトランジス
   タと第１出力トランジスタの後段のトランジス
   タとが直列接続され、上記第１制御トランジス
   タの一方によつて第１出力トランジスタと相補
   的にオン、オフ制御される第３出力トランジス
   タと、 Ｇ ベース側に電流容量が小さく高速動作が可能
   なトランジスタが接続されてダーリントン接続
   構造とされ、このダーリントン接続された後段
   のトランジスタのエミツタが共通電位側に接続
   され、この後段のトランジスタと上記第２出力
   トランジスタの後段のトランジスタとが直列接
   続され、上記第１制御トランジスタの他方によ
   つて第２出力トランジスタと相補的にオン、オ
   フ制御される第４出力トランジスタと、 Ｈ これら第１、第２及び第３、第４出力トラン
   ジスタによつて構成される直列回路の接続点間
   に接続された負荷と、 Ｉ 上記第１、第２、第３、第４出力トランジス
   タのエミツタとコレクタ間に並列接続され、上
   記負荷に発生する逆起動を放出させる４個のダ
   イオードと、 Ｊ 上記第１、第２出力トランジスタのそれぞれ
   を構成する前段と後段のトランジスタのそれぞ
   れのコレクタ間に接続され、無信号状態に戻さ
   れたとき上記負荷に発生する逆起電力を上記第
   １、第２出力トランジスタを構成する前段の各
   トランジスタを通じて高速度に放出させる２個
   のダイオードと、 Ｋ 上記第１出力トランジスタと第４出力トラン
   ジスタを構成する前段のトランジスタのコレク
   タの相互間を接続する接続回路と、 Ｌ 上記第２出力トランジスタと第３出力トラン
   ジスタを構成する前段のトランジスタのコレク
   タの相互間を接続する接続回路と、 Ｍ 上記第１制御トランジスタ及び第２制御トラ
   ンジスタの各ベースに接続され、上記第１出力
   トランジスタ及び第２出力トランジスタがオフ
   になつて後に上記第３出力トランジスタ及び第
   ４出力トランジスタをオンに制御する一対の時
   定数回路と、 によつて構成した電気時計用有極信号増幅器。