JPH0563048A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0563048A JPH0563048A JP3245176A JP24517691A JPH0563048A JP H0563048 A JPH0563048 A JP H0563048A JP 3245176 A JP3245176 A JP 3245176A JP 24517691 A JP24517691 A JP 24517691A JP H0563048 A JPH0563048 A JP H0563048A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- output terminal
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】 電源端子ＶCCと接地端子ＧＮＤとの間に抵抗
Ｒ1 ，Ｒ2 を直列に接続し、その相互接続点にＮＰＮト
ランジスタＱ1 及びＰＮＰトランジスタＱ2のエミッタ
を共通接続して出力端とする。入力端子Ｔ1 に抵抗Ｒ
1 ，Ｒ2 の相互接続点の電位より低いバイアス電圧を印
加し、入力端子Ｔ2 には抵抗Ｒ1 ，Ｒ2の相互接続点の
電位より高いバイアス電圧を印加することにより、トラ
ンジスタＱ1 ，Ｑ2 をいずれもカットオフさせる。出力
端子Ｔ0 に電流源を接続することによりトランジスタＱ
1 又はＱ2 を動作させて入力端子Ｔ1 又はＴ2 の入力信
号に基づく出力信号を出力端子Ｔ0 に選択的に出力させ
る。 【効果】 出力信号を出力端子Ｔ0 に選択的に出力する
ため半導体集積回路の端子数を削減することができる。
その素子数が従来より少ないので、半導体集積回路の製
造コストを低減することができる。
Ｒ1 ，Ｒ2 を直列に接続し、その相互接続点にＮＰＮト
ランジスタＱ1 及びＰＮＰトランジスタＱ2のエミッタ
を共通接続して出力端とする。入力端子Ｔ1 に抵抗Ｒ
1 ，Ｒ2 の相互接続点の電位より低いバイアス電圧を印
加し、入力端子Ｔ2 には抵抗Ｒ1 ，Ｒ2の相互接続点の
電位より高いバイアス電圧を印加することにより、トラ
ンジスタＱ1 ，Ｑ2 をいずれもカットオフさせる。出力
端子Ｔ0 に電流源を接続することによりトランジスタＱ
1 又はＱ2 を動作させて入力端子Ｔ1 又はＴ2 の入力信
号に基づく出力信号を出力端子Ｔ0 に選択的に出力させ
る。 【効果】 出力信号を出力端子Ｔ0 に選択的に出力する
ため半導体集積回路の端子数を削減することができる。
その素子数が従来より少ないので、半導体集積回路の製
造コストを低減することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に使用さ
れる出力回路に関し、特に、特性試験時にのみ使用され
る出力回路に関する。
れる出力回路に関し、特に、特性試験時にのみ使用され
る出力回路に関する。
【０００２】
【従来の技術】従来、半導体集積回路を種々の用途に応
用して使用する場合、半導体集積回路の特性を確認する
ために外部からその信号を測定する必要がある。この場
合、半導体集積回路の出力回路における所定の測定点に
夫々専用の出力端子を個別的に設けるか、又は複数個の
入力端子に特性確認すべき信号を夫々印加し、この信号
をスイッチ回路により切り換えることにより所定の出力
信号を得ている。
用して使用する場合、半導体集積回路の特性を確認する
ために外部からその信号を測定する必要がある。この場
合、半導体集積回路の出力回路における所定の測定点に
夫々専用の出力端子を個別的に設けるか、又は複数個の
入力端子に特性確認すべき信号を夫々印加し、この信号
をスイッチ回路により切り換えることにより所定の出力
信号を得ている。
【０００３】図２は従来のスイッチ回路を備えた出力回
路を示す回路図である。トランジスタＱ3 はそのベース
が入力端子Ｔ1 に接続され、そのコレクタが電源端子Ｖ
CCに接続されている。トランジスタＱ4 ，Ｑ5 はそのベ
ース及びコレクタが電流源Ｉ1 の一端に共通接続されて
いる。この電流源Ｉ1 はその他端が電源端子ＶCCに接続
されている。トランジスタＱ6 はそのベースが入力端子
Ｔ2 に接続され、そのコレクタが電源端子ＶCCに接続さ
れている。電流切換えスイッチＳＷはその接点Ａがトラ
ンジスタＱ3 ，Ｑ4 のエミッタに共通接続され、その接
点ＢがトランジスタＱ5 ，Ｑ6 のエミッタに共通接続さ
れ、その切換え接点が電流源Ｉ2 の一端に接続されてい
る。この電流源Ｉ2 はその他端が接地端子ＧＮＤに接続
されている。トランジスタＱ7 はそのベースが電流源Ｉ
1 の前記一端に接続され、そのコレクタが電源端子ＶCC
に接続され、そのエミッタが電流源Ｉ0 の一端に接続さ
れている。この電流源Ｉ0 はその他端が接地端子ＧＮＤ
に接続されている。出力端子Ｔ0 はトランジスタＱ7 の
エミッタに接続されている。
路を示す回路図である。トランジスタＱ3 はそのベース
が入力端子Ｔ1 に接続され、そのコレクタが電源端子Ｖ
CCに接続されている。トランジスタＱ4 ，Ｑ5 はそのベ
ース及びコレクタが電流源Ｉ1 の一端に共通接続されて
いる。この電流源Ｉ1 はその他端が電源端子ＶCCに接続
されている。トランジスタＱ6 はそのベースが入力端子
Ｔ2 に接続され、そのコレクタが電源端子ＶCCに接続さ
れている。電流切換えスイッチＳＷはその接点Ａがトラ
ンジスタＱ3 ，Ｑ4 のエミッタに共通接続され、その接
点ＢがトランジスタＱ5 ，Ｑ6 のエミッタに共通接続さ
れ、その切換え接点が電流源Ｉ2 の一端に接続されてい
る。この電流源Ｉ2 はその他端が接地端子ＧＮＤに接続
されている。トランジスタＱ7 はそのベースが電流源Ｉ
1 の前記一端に接続され、そのコレクタが電源端子ＶCC
に接続され、そのエミッタが電流源Ｉ0 の一端に接続さ
れている。この電流源Ｉ0 はその他端が接地端子ＧＮＤ
に接続されている。出力端子Ｔ0 はトランジスタＱ7 の
エミッタに接続されている。
【０００４】このように構成される出力回路において
は、電流切換えスイッチＳＷを切換えることにより、特
性を確認すべき信号を選択することができる。即ち、電
流切換えスイッチＳＷの切換え接点をＡ側に接続する
と、トランジスタＱ3 ，Ｑ4 が導通して端子Ｔ1 からの
入力信号が選択され、電流切換えスイッチＳＷの切換え
接点をＢ側に接続すると、トランジスタＱ5 ，Ｑ6 が導
通して端子Ｔ2 からの入力信号が選択されて、出力端子
Ｔ0 には所定の出力信号が出力される。
は、電流切換えスイッチＳＷを切換えることにより、特
性を確認すべき信号を選択することができる。即ち、電
流切換えスイッチＳＷの切換え接点をＡ側に接続する
と、トランジスタＱ3 ，Ｑ4 が導通して端子Ｔ1 からの
入力信号が選択され、電流切換えスイッチＳＷの切換え
接点をＢ側に接続すると、トランジスタＱ5 ，Ｑ6 が導
通して端子Ｔ2 からの入力信号が選択されて、出力端子
Ｔ0 には所定の出力信号が出力される。
【０００５】なお、電流切換えスイッチＳＷを切換える
ための選択信号は、通常、半導体集積回路に設けた他の
端子を兼用して入力することができる場合が多い。この
ため、電流切換えスイッチＳＷを設けることにより端子
数が増加することはない。
ための選択信号は、通常、半導体集積回路に設けた他の
端子を兼用して入力することができる場合が多い。この
ため、電流切換えスイッチＳＷを設けることにより端子
数が増加することはない。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の出力回路には以下に示す問題点がある。先ず、
全ての測定点に専用の出力端子を個別的に設ける場合
は、端子数が増加するため、半導体集積回路のパッケー
ジサイズが大きくなってしまう。
た従来の出力回路には以下に示す問題点がある。先ず、
全ての測定点に専用の出力端子を個別的に設ける場合
は、端子数が増加するため、半導体集積回路のパッケー
ジサイズが大きくなってしまう。
【０００７】一方、図２に示すように、電流切換えスイ
ッチＳＷを使用して出力信号を選択的に得る場合には、
端子数が増加することはないものの、半導体集積回路に
電流切換えスイッチＳＷを付加する必要があり、使用素
子数が増加するため、半導体集積回路の製造コストが増
大してしまう。
ッチＳＷを使用して出力信号を選択的に得る場合には、
端子数が増加することはないものの、半導体集積回路に
電流切換えスイッチＳＷを付加する必要があり、使用素
子数が増加するため、半導体集積回路の製造コストが増
大してしまう。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、半導体集積回路の端子数を削減することが
できると共に、その素子数が少なく製造コストを低減す
ることができる出力回路を提供することを目的とする。
のであって、半導体集積回路の端子数を削減することが
できると共に、その素子数が少なく製造コストを低減す
ることができる出力回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る出力回路
は、そのベースが第１の入力端子に接続されそのコレク
タが高電位側の第１の電圧基準点に接続されそのエミッ
タが出力端子に接続されたＮＰＮトランジスタと、その
ベースが第２の入力端子に接続されそのコレクタが低電
位側の第２の電圧基準点に接続されそのエミッタが前記
出力端子に接続されたＰＮＰトランジスタと、前記第１
の電圧基準点と前記出力端子との間に接続された第１の
抵抗と、前記第２の電圧基準点と前記出力端子との間に
接続された第２の抵抗とを有し、前記第１及び前記第２
の入力端子は夫々前記ＮＰＮトランジスタ及び前記ＰＮ
Ｐトランジスタを非導通にする電位に設定されているこ
とを特徴とする。
は、そのベースが第１の入力端子に接続されそのコレク
タが高電位側の第１の電圧基準点に接続されそのエミッ
タが出力端子に接続されたＮＰＮトランジスタと、その
ベースが第２の入力端子に接続されそのコレクタが低電
位側の第２の電圧基準点に接続されそのエミッタが前記
出力端子に接続されたＰＮＰトランジスタと、前記第１
の電圧基準点と前記出力端子との間に接続された第１の
抵抗と、前記第２の電圧基準点と前記出力端子との間に
接続された第２の抵抗とを有し、前記第１及び前記第２
の入力端子は夫々前記ＮＰＮトランジスタ及び前記ＰＮ
Ｐトランジスタを非導通にする電位に設定されているこ
とを特徴とする。
【００１０】
【作用】本発明においては、高電位側の第１の電圧基準
点及び低電位側の第２の電圧基準点と出力端子と間には
夫々第１及び第２の抵抗が接続されているため、第１の
入力端子に前記第１及び前記第２の抵抗の相互接続点の
電位より低いバイアス電圧を与えると共に、第２の入力
端子には前記第１及び前記第２の抵抗の相互接続点の電
位より高いバイアス電圧を与えることにより、ＮＰＮト
ランジスタ及びＰＮＰトランジスタはいずれも非導通状
態になる。このとき、半導体集積回路の信号源から前記
第１又は前記第２の入力端子に入力端子に入力信号が入
力されても、前記出力端子には前記第１及び前記第２の
抵抗の分圧による直流電位だけが現れる。そして、半導
体集積回路の特性を確認する場合は、前記出力端子の電
位を変化させることにより、前記第１又は前記第２の入
力端子の入力信号に基づく出力信号を前記出力端子に選
択的に出力させることができる。
点及び低電位側の第２の電圧基準点と出力端子と間には
夫々第１及び第２の抵抗が接続されているため、第１の
入力端子に前記第１及び前記第２の抵抗の相互接続点の
電位より低いバイアス電圧を与えると共に、第２の入力
端子には前記第１及び前記第２の抵抗の相互接続点の電
位より高いバイアス電圧を与えることにより、ＮＰＮト
ランジスタ及びＰＮＰトランジスタはいずれも非導通状
態になる。このとき、半導体集積回路の信号源から前記
第１又は前記第２の入力端子に入力端子に入力信号が入
力されても、前記出力端子には前記第１及び前記第２の
抵抗の分圧による直流電位だけが現れる。そして、半導
体集積回路の特性を確認する場合は、前記出力端子の電
位を変化させることにより、前記第１又は前記第２の入
力端子の入力信号に基づく出力信号を前記出力端子に選
択的に出力させることができる。
【００１１】例えば、半導体集積回路から電流を流出さ
せる方向の電流源を前記出力端子に接続すると、前記Ｎ
ＰＮトランジスタが動作するため、前記第１の入力端子
に入力された入力信号に基づく出力信号を得ることがで
きる。一方、半導体集積回路に電流を流入させる方向の
電流源を前記出力端子に接続すると、前記ＰＮＰトラン
ジスタが動作するため、前記第２の入力端子に入力され
た入力信号に基づく出力信号を得ることができる。
せる方向の電流源を前記出力端子に接続すると、前記Ｎ
ＰＮトランジスタが動作するため、前記第１の入力端子
に入力された入力信号に基づく出力信号を得ることがで
きる。一方、半導体集積回路に電流を流入させる方向の
電流源を前記出力端子に接続すると、前記ＰＮＰトラン
ジスタが動作するため、前記第２の入力端子に入力され
た入力信号に基づく出力信号を得ることができる。
【００１２】また、前記出力端子と低電位側の第２の電
圧基準点との間に第３の抵抗を接続して前記出力端子の
バイアス電圧を低くすると、前記ＮＰＮトランジスタが
動作するため、前記第１の入力端子に入力された入力信
号に基づく出力信号を得ることができる。逆に、前記出
力端子と高電位側の第１の電圧基準点との間に第３の抵
抗を接続して前記出力端子のバイアス電圧を高くする
と、前記ＰＮＰトランジスタが動作するため、前記第２
の入力端子に入力された入力信号に基づく出力信号を得
ることができる。
圧基準点との間に第３の抵抗を接続して前記出力端子の
バイアス電圧を低くすると、前記ＮＰＮトランジスタが
動作するため、前記第１の入力端子に入力された入力信
号に基づく出力信号を得ることができる。逆に、前記出
力端子と高電位側の第１の電圧基準点との間に第３の抵
抗を接続して前記出力端子のバイアス電圧を高くする
と、前記ＰＮＰトランジスタが動作するため、前記第２
の入力端子に入力された入力信号に基づく出力信号を得
ることができる。
【００１３】本発明によれば、第１又は第２の入力端子
の入力信号に基づく出力信号を出力端子に選択的に出力
することができるので、従来のように全ての測定点に専
用の出力端子を個別的に設ける場合とは異なって、半導
体集積回路の端子数を削減することができる。このた
め、半導体集積回路のパッケージサイズを小さくするこ
とができる。また、本発明に係る出力回路は、従来のス
イッチ回路を備えた出力回路に比して簡単な構成であっ
てその素子数が少ないので、半導体集積回路の製造コス
トを低減することができる。
の入力信号に基づく出力信号を出力端子に選択的に出力
することができるので、従来のように全ての測定点に専
用の出力端子を個別的に設ける場合とは異なって、半導
体集積回路の端子数を削減することができる。このた
め、半導体集積回路のパッケージサイズを小さくするこ
とができる。また、本発明に係る出力回路は、従来のス
イッチ回路を備えた出力回路に比して簡単な構成であっ
てその素子数が少ないので、半導体集積回路の製造コス
トを低減することができる。
【００１４】なお、半導体集積回路の特性を確認するた
めの出力信号は半導体集積回路外に出力されないので、
本発明に係る出力回路を備えた半導体集積回路を種々の
用途に応用して使用する場合、他の端子及び周辺の回路
に影響を与えるという不都合が生じることはない。
めの出力信号は半導体集積回路外に出力されないので、
本発明に係る出力回路を備えた半導体集積回路を種々の
用途に応用して使用する場合、他の端子及び周辺の回路
に影響を与えるという不都合が生じることはない。
【００１５】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１６】図１は本発明の実施例に係る出力回路を示
す回路図である。ＮＰＮ型のトランジスタＱ1 はそのベ
ースが入力端子Ｔ1 に接続され、そのコレクタが電源端
子ＶCCに接続され、そのエミッタが出力端子Ｔ0 に接続
されている。ＰＮＰ型のトランジスタＱ2 はそのベース
が入力端子Ｔ2 に接続され、そのコレクタが接地端子Ｇ
ＮＤに接続され、そのエミッタが出力端子Ｔ0 に接続さ
れている。抵抗Ｒ1 はその一端が電源端子ＶCCに接続さ
れ、その他端が出力端子Ｔ0 に接続されている。抵抗Ｒ
2 はその一端が接地端子ＧＮＤに接続され、その他端が
出力端子Ｔ0 に接続されている。なお、入力端子Ｔ1 に
は抵抗Ｒ1 ，Ｒ2 の相互接続点の電位より低いバイアス
電圧を印加しておき、入力端子Ｔ2 には抵抗Ｒ1 ，Ｒ2
の相互接続点の電位より高いバイアス電圧を印加してお
く。このような設定にすると、通常、トランジスタＱ
1 ，Ｑ2 はいずれもカットオフしており、入力端子Ｔ
1 ，Ｔ2 に信号振幅が与えられていても出力端子Ｔ0 に
は出力信号が出力されず、抵抗Ｒ1 ，Ｒ2 の分圧による
直流電位だけが現れる。但し、入力端子Ｔ1 ，Ｔ2 に入
力される信号振幅が大きい場合には、この信号振幅によ
ってトランジスタＱ1 ，Ｑ2 が動作しないように、入力
端子Ｔ1 ，Ｔ2 に印加するバイアス電圧を適切に設定す
る必要がある。
す回路図である。ＮＰＮ型のトランジスタＱ1 はそのベ
ースが入力端子Ｔ1 に接続され、そのコレクタが電源端
子ＶCCに接続され、そのエミッタが出力端子Ｔ0 に接続
されている。ＰＮＰ型のトランジスタＱ2 はそのベース
が入力端子Ｔ2 に接続され、そのコレクタが接地端子Ｇ
ＮＤに接続され、そのエミッタが出力端子Ｔ0 に接続さ
れている。抵抗Ｒ1 はその一端が電源端子ＶCCに接続さ
れ、その他端が出力端子Ｔ0 に接続されている。抵抗Ｒ
2 はその一端が接地端子ＧＮＤに接続され、その他端が
出力端子Ｔ0 に接続されている。なお、入力端子Ｔ1 に
は抵抗Ｒ1 ，Ｒ2 の相互接続点の電位より低いバイアス
電圧を印加しておき、入力端子Ｔ2 には抵抗Ｒ1 ，Ｒ2
の相互接続点の電位より高いバイアス電圧を印加してお
く。このような設定にすると、通常、トランジスタＱ
1 ，Ｑ2 はいずれもカットオフしており、入力端子Ｔ
1 ，Ｔ2 に信号振幅が与えられていても出力端子Ｔ0 に
は出力信号が出力されず、抵抗Ｒ1 ，Ｒ2 の分圧による
直流電位だけが現れる。但し、入力端子Ｔ1 ，Ｔ2 に入
力される信号振幅が大きい場合には、この信号振幅によ
ってトランジスタＱ1 ，Ｑ2 が動作しないように、入力
端子Ｔ1 ，Ｔ2 に印加するバイアス電圧を適切に設定す
る必要がある。
【００１７】次に、入力端子Ｔ1 ，Ｔ2 に入力される入
力信号を選択して出力端子Ｔ0 に所定の出力信号を出力
させる場合について説明する。先ず、出力端子Ｔ0 に電
流を吸い出す方向の電流源を接続すると、トランジスタ
Ｑ1 が動作して出力端子Ｔ0には入力端子Ｔ1 の入力信
号に基づく出力信号が出力される。逆に、出力端子Ｔ0
に電流を注入する方向の電流源を接続すると、トランジ
スタＱ2 が動作して出力端子Ｔ0 には入力端子Ｔ2 の入
力信号に基づく出力信号が出力される。
力信号を選択して出力端子Ｔ0 に所定の出力信号を出力
させる場合について説明する。先ず、出力端子Ｔ0 に電
流を吸い出す方向の電流源を接続すると、トランジスタ
Ｑ1 が動作して出力端子Ｔ0には入力端子Ｔ1 の入力信
号に基づく出力信号が出力される。逆に、出力端子Ｔ0
に電流を注入する方向の電流源を接続すると、トランジ
スタＱ2 が動作して出力端子Ｔ0 には入力端子Ｔ2 の入
力信号に基づく出力信号が出力される。
【００１８】また、入力端子Ｔ1 ，Ｔ2 の入力信号に基
づく出力信号を出力端子Ｔ0 に選択的に出力させる場
合、必ずしも出力端子Ｔ0 に電流源を接続する必要はな
い。即ち、出力端子Ｔ0と接地端子ＧＮＤとの間に抵抗
を接続することにより、出力端子Ｔ0 のバイアス電圧を
ＮＰＮ型のトランジスタＱ1 が動作する程度まで低くす
れば、出力端子Ｔ0 には入力端子Ｔ1 の入力信号に基づ
く出力信号が出力される。逆に、出力端子Ｔ0 と電源端
子ＶCCとの間に抵抗を接続することにより、出力端子Ｔ
0 のバイアス電圧をＰＮＰ型のトランジスタＱ2 が動作
する程度まで高くすれば、出力端子Ｔ0 には入力端子Ｔ
2 の入力信号に基づく出力信号が出力される。
づく出力信号を出力端子Ｔ0 に選択的に出力させる場
合、必ずしも出力端子Ｔ0 に電流源を接続する必要はな
い。即ち、出力端子Ｔ0と接地端子ＧＮＤとの間に抵抗
を接続することにより、出力端子Ｔ0 のバイアス電圧を
ＮＰＮ型のトランジスタＱ1 が動作する程度まで低くす
れば、出力端子Ｔ0 には入力端子Ｔ1 の入力信号に基づ
く出力信号が出力される。逆に、出力端子Ｔ0 と電源端
子ＶCCとの間に抵抗を接続することにより、出力端子Ｔ
0 のバイアス電圧をＰＮＰ型のトランジスタＱ2 が動作
する程度まで高くすれば、出力端子Ｔ0 には入力端子Ｔ
2 の入力信号に基づく出力信号が出力される。
【００１９】本実施例によれば、入力端子Ｔ1 ，Ｔ2 の
入力信号に基づく出力信号を出力端子Ｔ0 に選択的に出
力することができるので、従来のように全ての測定点に
専用の出力端子を個別的に設ける場合とは異なって、半
導体集積回路の端子数を削減することができる。このた
め、半導体集積回路のパッケージサイズを小さくするこ
とができ、半導体集積回路を使用した機器の小型化に寄
与することができる。また、本実施例に係る出力回路
は、図２に示す従来のスイッチ回路を備えた出力回路に
比して簡単な構成であってその素子数が少ないので、半
導体集積回路のチップサイズの増大を最小限に止めるこ
とができ、その製造コストを低減することができる。
入力信号に基づく出力信号を出力端子Ｔ0 に選択的に出
力することができるので、従来のように全ての測定点に
専用の出力端子を個別的に設ける場合とは異なって、半
導体集積回路の端子数を削減することができる。このた
め、半導体集積回路のパッケージサイズを小さくするこ
とができ、半導体集積回路を使用した機器の小型化に寄
与することができる。また、本実施例に係る出力回路
は、図２に示す従来のスイッチ回路を備えた出力回路に
比して簡単な構成であってその素子数が少ないので、半
導体集積回路のチップサイズの増大を最小限に止めるこ
とができ、その製造コストを低減することができる。
【００２０】
【発明の効果】以上説明したように本発明によれば、高
電位側の第１の電圧基準点及び低電位側の第２の電圧基
準点と出力端子と間に夫々第１及び第２の抵抗を接続
し、第１の入力端子に前記第１及び前記第２の抵抗の相
互接続点の電位より低いバイアス電圧を与えると共に、
第２の入力端子には前記第１及び前記第２の抵抗の相互
接続点の電位より高いバイアス電圧を与えることによ
り、ＮＰＮトランジスタ及びＰＮＰトランジスタをいず
れも非導通にするから、半導体集積回路の特性を確認す
る場合、前記出力端子の電位を変化させることにより、
前記第１又は前記第２の入力端子の入力信号に基づく出
力信号を前記出力端子に選択的に出力させることができ
る。従って、従来のように全ての測定点に専用の出力端
子を個別的に設ける場合とは異なって、半導体集積回路
の端子数を削減することができ、半導体集積回路のパッ
ケージサイズを小さくすることができる。また、本発明
に係る出力回路は、その素子数が従来に比して少ないの
で、半導体集積回路の製造コストを低減することができ
る。
電位側の第１の電圧基準点及び低電位側の第２の電圧基
準点と出力端子と間に夫々第１及び第２の抵抗を接続
し、第１の入力端子に前記第１及び前記第２の抵抗の相
互接続点の電位より低いバイアス電圧を与えると共に、
第２の入力端子には前記第１及び前記第２の抵抗の相互
接続点の電位より高いバイアス電圧を与えることによ
り、ＮＰＮトランジスタ及びＰＮＰトランジスタをいず
れも非導通にするから、半導体集積回路の特性を確認す
る場合、前記出力端子の電位を変化させることにより、
前記第１又は前記第２の入力端子の入力信号に基づく出
力信号を前記出力端子に選択的に出力させることができ
る。従って、従来のように全ての測定点に専用の出力端
子を個別的に設ける場合とは異なって、半導体集積回路
の端子数を削減することができ、半導体集積回路のパッ
ケージサイズを小さくすることができる。また、本発明
に係る出力回路は、その素子数が従来に比して少ないの
で、半導体集積回路の製造コストを低減することができ
る。
【図１】本発明の実施例に係る出力回路を示す回路図で
ある。
ある。
【図２】従来のスイッチ回路を備えた出力回路を示す回
路図である。
路図である。
Ｑ1 乃至Ｑ7 ；トランジスタ Ｒ1 ，Ｒ2 ；抵抗 Ｉ0 ，Ｉ1 ，Ｉ2 ；電流源 Ｔ0 ，Ｔ1 ，Ｔ2 ；端子 ＳＷ；電流切換えスイッチ
Claims (3)
- 【請求項１】 そのベースが第１の入力端子に接続され
そのコレクタが高電位側の第１の電圧基準点に接続され
そのエミッタが出力端子に接続されたＮＰＮトランジス
タと、そのベースが第２の入力端子に接続されそのコレ
クタが低電位側の第２の電圧基準点に接続されそのエミ
ッタが前記出力端子に接続されたＰＮＰトランジスタ
と、前記第１の電圧基準点と前記出力端子との間に接続
された第１の抵抗と、前記第２の電圧基準点と前記出力
端子との間に接続された第２の抵抗とを有し、前記第１
及び前記第２の入力端子は夫々前記ＮＰＮトランジスタ
及び前記ＰＮＰトランジスタを非導通にする電位に設定
されていることを特徴とする出力回路。 - 【請求項２】 前記出力端子に電流源を接続することに
より前記ＮＰＮトランジスタ又は前記ＰＮＰトランジス
タを動作させることを特徴とする請求項１に記載の出力
回路。 - 【請求項３】 前記出力端子と前記第２又は前記第１の
電圧基準点との間に第３の抵抗を接続することにより前
記ＮＰＮトランジスタ又は前記ＰＮＰトランジスタを動
作させることを特徴とする請求項１に記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245176A JP3067311B2 (ja) | 1991-08-29 | 1991-08-29 | 出力端子の電位の制御に応じて複数の入力信号の１つを選択する方法及び出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245176A JP3067311B2 (ja) | 1991-08-29 | 1991-08-29 | 出力端子の電位の制御に応じて複数の入力信号の１つを選択する方法及び出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563048A true JPH0563048A (ja) | 1993-03-12 |
| JP3067311B2 JP3067311B2 (ja) | 2000-07-17 |
Family
ID=17129743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245176A Expired - Lifetime JP3067311B2 (ja) | 1991-08-29 | 1991-08-29 | 出力端子の電位の制御に応じて複数の入力信号の１つを選択する方法及び出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067311B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104597348A (zh) * | 2015-01-19 | 2015-05-06 | 浙江中控自动化仪表有限公司 | 一种检测万能输入端的输入信号类型的方法及系统 |
-
1991
- 1991-08-29 JP JP3245176A patent/JP3067311B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104597348A (zh) * | 2015-01-19 | 2015-05-06 | 浙江中控自动化仪表有限公司 | 一种检测万能输入端的输入信号类型的方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3067311B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385243A (en) | Automatic reset circuit | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US6255857B1 (en) | Signal level shifting circuits | |
| JPH0563048A (ja) | 出力回路 | |
| US5923207A (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
| US4970416A (en) | Emitter coupled logic circuit having rapid output voltage | |
| EP0367115A1 (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| US5572114A (en) | Current mirror circuit with bipolar transistor connected in reverse arrangement | |
| US6424201B2 (en) | Diode element circuit and switch circuit using the same | |
| KR200145193Y1 (ko) | 음성신호 출력제어회로 | |
| JP2626538B2 (ja) | 半導体装置 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP3100804B2 (ja) | アナログスイッチ | |
| JPS61150229A (ja) | 集積回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| KR0161472B1 (ko) | 디코더 회로 | |
| JPH06204834A (ja) | スイッチ回路 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JPH0157362B2 (ja) | ||
| JPH0733463Y2 (ja) | データ伝送回路 | |
| JPH10247846A (ja) | 入力回路 | |
| JP3337169B2 (ja) | バイポーラ集積回路 | |
| JP2573612B2 (ja) | 電流切換型論理回路 | |
| JPS6113413B2 (ja) | ||
| JPH04262617A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |