JPH0559589B2 - - Google Patents
Info
- Publication number
- JPH0559589B2 JPH0559589B2 JP57093806A JP9380682A JPH0559589B2 JP H0559589 B2 JPH0559589 B2 JP H0559589B2 JP 57093806 A JP57093806 A JP 57093806A JP 9380682 A JP9380682 A JP 9380682A JP H0559589 B2 JPH0559589 B2 JP H0559589B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- type
- type region
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果トランジスタの
ゲート保護ダイオード、特に基板の一方の面にド
レイン電極があり、他方の面にゲート電極とソー
ス電極があるいわゆる縦型電界効果トランジスタ
のゲート保護ダイオードの構造に関するものであ
る。
ゲート保護ダイオード、特に基板の一方の面にド
レイン電極があり、他方の面にゲート電極とソー
ス電極があるいわゆる縦型電界効果トランジスタ
のゲート保護ダイオードの構造に関するものであ
る。
半導体基板の一方の面（裏面）をドレインと
し、他方の面（表面）にソースとゲートがある縦
型電界効果トランジスタのベース領域内に作つた
従来型のゲート保護ダイオードの一例を第１図に
示す。
し、他方の面（表面）にソースとゲートがある縦
型電界効果トランジスタのベース領域内に作つた
従来型のゲート保護ダイオードの一例を第１図に
示す。
すなわち、N+型高濃度半導体基板２′上のN-
型低濃度半導体領域２の上部表面に形成された絶
縁ゲート型電界効果トランジスタのＰ型ベース領
域３の内部表面にＮ型不純物領域４をもうけ、Ｎ
型不純物領域４の内部表面並びにＰ型ベース領域
３の表面とＮ型不純物領域４の表面にまたがつて
P+型高濃度不純物領域５と３′をそれぞれもう
け、P+型高濃度不純物領域５をゲート電極に接
続し、P+型高濃度不純物領域３′をソース電極に
接続すると、P+型領域５とP+型領域３′との間で
Ｎ型領域４を介してP+NP+構造を有する双方向
逆ダイオード（back to back diode）が形成さ
れ、P+型領域３′、Ｎ型領域４及びP+型領域５そ
れぞれの不純物濃度及びデイメンシヨン等を変え
れば各種のブレークダウン電圧及び破壊耐量等を
有する絶縁ゲート保護ダイオードが形成出来る。
型低濃度半導体領域２の上部表面に形成された絶
縁ゲート型電界効果トランジスタのＰ型ベース領
域３の内部表面にＮ型不純物領域４をもうけ、Ｎ
型不純物領域４の内部表面並びにＰ型ベース領域
３の表面とＮ型不純物領域４の表面にまたがつて
P+型高濃度不純物領域５と３′をそれぞれもう
け、P+型高濃度不純物領域５をゲート電極に接
続し、P+型高濃度不純物領域３′をソース電極に
接続すると、P+型領域５とP+型領域３′との間で
Ｎ型領域４を介してP+NP+構造を有する双方向
逆ダイオード（back to back diode）が形成さ
れ、P+型領域３′、Ｎ型領域４及びP+型領域５そ
れぞれの不純物濃度及びデイメンシヨン等を変え
れば各種のブレークダウン電圧及び破壊耐量等を
有する絶縁ゲート保護ダイオードが形成出来る。
この絶縁ゲート保護ダイオードを絶縁ゲート型
電界効果トランジスタ部分と伴に等価回路であら
わすと第２図のごとくなる。すなわち、Ｎ型領域
４を介してP+型領域５と３′との間でP+NP+構造
を有する双方向逆ダイオード（back to back
diode）GDを形成出来、P+型領域５とP+型領域
３′を各々ゲート電極とソース電極に接続すれば
絶縁ゲートの保護ダイオードとなる。しかし、従
来型では、構造上ゲート電極Ｇとドレイン電極Ｄ
との間で、P+型領域５・Ｎ型領域４・Ｐ型領域
３・N-型領域２が介在し、これが第２図に示す
ごとくP+NPN-構造をした寄生サイリスタSCを
構成し、ドレイン電極Ｄ、ソース電極Ｓ及びゲー
ト電極Ｇの各々のバイアス条件によつては前記の
寄生サイリスタがオン状態（いわゆるサイリスタ
動作をする）となり、ドレイン電極Ｄとゲート電
極Ｇの間のインピーダンスが極端に低下する場合
がある。場合によつては、ドレインＤとゲートＧ
間が短絡（シヨート）状態となり、絶縁ゲート型
電界効果トランジスタの正常動作を阻害する。
電界効果トランジスタ部分と伴に等価回路であら
わすと第２図のごとくなる。すなわち、Ｎ型領域
４を介してP+型領域５と３′との間でP+NP+構造
を有する双方向逆ダイオード（back to back
diode）GDを形成出来、P+型領域５とP+型領域
３′を各々ゲート電極とソース電極に接続すれば
絶縁ゲートの保護ダイオードとなる。しかし、従
来型では、構造上ゲート電極Ｇとドレイン電極Ｄ
との間で、P+型領域５・Ｎ型領域４・Ｐ型領域
３・N-型領域２が介在し、これが第２図に示す
ごとくP+NPN-構造をした寄生サイリスタSCを
構成し、ドレイン電極Ｄ、ソース電極Ｓ及びゲー
ト電極Ｇの各々のバイアス条件によつては前記の
寄生サイリスタがオン状態（いわゆるサイリスタ
動作をする）となり、ドレイン電極Ｄとゲート電
極Ｇの間のインピーダンスが極端に低下する場合
がある。場合によつては、ドレインＤとゲートＧ
間が短絡（シヨート）状態となり、絶縁ゲート型
電界効果トランジスタの正常動作を阻害する。
この現象はＰ型領域３の抵抗の影響により、Ｎ
型領域４とN-型領域２とに挾まれたＰ型領域３
の部分とソース電極Ｓとの間で電位差を生じこれ
が無視出来ない程度（約0.3〜1V程度）になると
起こると考えられる。このＰ型領域３の抵抗は等
価的に第２図のRSBで表わされる。尚、第２図の
RDBはＮ型領域４における抵抗である。
型領域４とN-型領域２とに挾まれたＰ型領域３
の部分とソース電極Ｓとの間で電位差を生じこれ
が無視出来ない程度（約0.3〜1V程度）になると
起こると考えられる。このＰ型領域３の抵抗は等
価的に第２図のRSBで表わされる。尚、第２図の
RDBはＮ型領域４における抵抗である。
本発明の目的は、MOSFETの正常動作を阻害
するゲート電極Ｇとドレイン電極Ｄ間の寄生サイ
リスタ動作を阻止しながら絶縁ゲート保護ダイオ
ードを有する電界効果トランジスタを提供するこ
とにある。
するゲート電極Ｇとドレイン電極Ｄ間の寄生サイ
リスタ動作を阻止しながら絶縁ゲート保護ダイオ
ードを有する電界効果トランジスタを提供するこ
とにある。
本発明は第２図におけるRSBを非常に小さくし
て寄生サイリスタ動作を防止するものである。
て寄生サイリスタ動作を防止するものである。
以下、本発明の実施例につき図面を参照して詳
細に説明する。
細に説明する。
本発明の第１の実施例を示す第３図において、
Ｐ型領域３を絶縁ゲート型電界効果トランジスタ
のベースとし、Ｐ型領域３に接するように不純物
濃度1018〜1020cm-3程度のP+型領域３′をもうけ、
P+型領域３′に囲まれた不純物濃度1016〜1017cm-
３程度のＮ型領域４と不純物濃度が1014〜1015cm-3
程度のN-型半導体基板との境界に不純物濃度
1018〜1020cm-3程度、幅約３〜10μmのP+型領域
１１をもうけこれをP+型領域３′と接続する。ま
たＮ型領域内表面に不純物濃度1018〜1020cm-3程
度のP+型領域５をもうける。そこで、P+型領域
５をゲート電極７に短絡し、かつP+型領域３′を
ソース電極９と短絡することにより、従来型構造
における絶縁ゲート型電界効果トランジスタのベ
ース部の寄生抵抗RSBを非常に下げることが可能
で、ほとんど無視出来る程度の抵抗値に下がり、
この結果、第４図に示すごとき等価回路となり寄
生サイリスタは存在しなくなる。このため、従来
型に見られるようなMOSFETの正常動作を阻害
するような寄生サイリスタ動作はほとんど起こら
なくなる。
Ｐ型領域３を絶縁ゲート型電界効果トランジスタ
のベースとし、Ｐ型領域３に接するように不純物
濃度1018〜1020cm-3程度のP+型領域３′をもうけ、
P+型領域３′に囲まれた不純物濃度1016〜1017cm-
３程度のＮ型領域４と不純物濃度が1014〜1015cm-3
程度のN-型半導体基板との境界に不純物濃度
1018〜1020cm-3程度、幅約３〜10μmのP+型領域
１１をもうけこれをP+型領域３′と接続する。ま
たＮ型領域内表面に不純物濃度1018〜1020cm-3程
度のP+型領域５をもうける。そこで、P+型領域
５をゲート電極７に短絡し、かつP+型領域３′を
ソース電極９と短絡することにより、従来型構造
における絶縁ゲート型電界効果トランジスタのベ
ース部の寄生抵抗RSBを非常に下げることが可能
で、ほとんど無視出来る程度の抵抗値に下がり、
この結果、第４図に示すごとき等価回路となり寄
生サイリスタは存在しなくなる。このため、従来
型に見られるようなMOSFETの正常動作を阻害
するような寄生サイリスタ動作はほとんど起こら
なくなる。
本発明の第２の実施例を第５図に示す。第２の
実施例はDMOSFETに本発明を適用した例であ
る。
実施例はDMOSFETに本発明を適用した例であ
る。
本発明の第３の実施例を第６図に示す。第３の
実施例はVMOSFETに本発明を適用した例であ
る。
実施例はVMOSFETに本発明を適用した例であ
る。
以上説明したように本発明によればいわゆる縦
型構造を有する絶縁ゲート型電界効果トランジス
タの正常動作を阻害することのないゲート保護ダ
イオード構造を提供出来る。
型構造を有する絶縁ゲート型電界効果トランジス
タの正常動作を阻害することのないゲート保護ダ
イオード構造を提供出来る。
以上、実施例をＮチヤンネル型の場合について
述べたが、Ｐチヤンネル型の場合も全く適用可能
であることは明らかである。
述べたが、Ｐチヤンネル型の場合も全く適用可能
であることは明らかである。
第１図は従来型の絶縁ゲート保護ダイオードの
断面図、第２図はその等価回路、第３図は本発明
の一実施例を示す絶縁ゲート保護ダイオードの断
面図、第４図はその等価回路図、第５図、第６図
は本発明の他の実施例を示す絶縁ゲート保護ダイ
オードの断面図である。 １……ドレイン電極、２……N-型領域、２′…
…N+型基板、２″……Ｎ型領域、３，３″……Ｐ
型領域、３′，５，１１……P+型領域、４……Ｎ
型領域、６……N+型領域、７……ゲート電極、
８……ゲート電極に接続される保護ダイオードの
電極、９……ソース電極、１０……絶縁層、Ｓ…
…ソース電極、Ｇ……ゲート電極、Ｄ……ドレイ
ン電極。
断面図、第２図はその等価回路、第３図は本発明
の一実施例を示す絶縁ゲート保護ダイオードの断
面図、第４図はその等価回路図、第５図、第６図
は本発明の他の実施例を示す絶縁ゲート保護ダイ
オードの断面図である。 １……ドレイン電極、２……N-型領域、２′…
…N+型基板、２″……Ｎ型領域、３，３″……Ｐ
型領域、３′，５，１１……P+型領域、４……Ｎ
型領域、６……N+型領域、７……ゲート電極、
８……ゲート電極に接続される保護ダイオードの
電極、９……ソース電極、１０……絶縁層、Ｓ…
…ソース電極、Ｇ……ゲート電極、Ｄ……ドレイ
ン電極。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の半導体基板上に形成された逆導電
型の第１半導体領域と、該第１半導体領域に形成
された一導電型の第２半導体領域と、前記半導体
基板および前記第２半導体領域間にはさまれた前
記第１半導体領域上に形成された絶縁膜とを有
し、前記半導体基板および前記第２半導体領域が
それぞれドレイン電極およびソース電極に接続さ
れ、前記絶縁膜をゲート絶縁膜とする電界効果ト
ランジスタにおいて、 前記第１半導体領域に接し前記ソース電極に接
続された逆導電型の第３半導体領域と、前記第３
半導体領域上に形成された一導電型の第４半導体
領域と、前記第４半導体領域上に形成されゲート
電極に接続された逆導電型の第５半導体領域とか
らなる双方向ゲート保護ダイオードを有し、前記
第３半導体領域は前記第３、第４、第５半導体領
域及び前記半導体基板による寄生サイリスタが生
じないように高濃度に形成されていることを特徴
とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093806A JPS58210677A (ja) | 1982-06-01 | 1982-06-01 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093806A JPS58210677A (ja) | 1982-06-01 | 1982-06-01 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58210677A JPS58210677A (ja) | 1983-12-07 |
| JPH0559589B2 true JPH0559589B2 (ja) | 1993-08-31 |
Family
ID=14092643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57093806A Granted JPS58210677A (ja) | 1982-06-01 | 1982-06-01 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210677A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5998557A (ja) * | 1982-11-27 | 1984-06-06 | Nissan Motor Co Ltd | Ｍｏｓトランジスタ |
| US4803532A (en) * | 1982-11-27 | 1989-02-07 | Nissan Motor Co., Ltd. | Vertical MOSFET having a proof structure against puncture due to breakdown |
| JPH05283702A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | 複合制御型半導体装置及びそれを使用した電力変換装置 |
| US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54144182A (en) * | 1978-05-02 | 1979-11-10 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-06-01 JP JP57093806A patent/JPS58210677A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54144182A (en) * | 1978-05-02 | 1979-11-10 | Toshiba Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58210677A (ja) | 1983-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672584A (en) | CMOS integrated circuit | |
| JPH051626B2 (ja) | ||
| JPH0324791B2 (ja) | ||
| US4213140A (en) | Insulated-gate semiconductor device | |
| JPS63166269A (ja) | 相補形横方向絶縁ゲート整流器 | |
| US6720633B2 (en) | High withstand voltage insulated gate N-channel field effect transistor | |
| JPH0559589B2 (ja) | ||
| US5298770A (en) | Power switching MOS transistor | |
| JP2676888B2 (ja) | 半導体装置 | |
| JP2003101025A (ja) | 半導体装置 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPS6123669B2 (ja) | ||
| JP2538312B2 (ja) | 半導体集積回路 | |
| JP2680848B2 (ja) | 半導体記憶装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JPH01273346A (ja) | 半導体装置 | |
| JPS59155170A (ja) | 電界効果トランジスタ | |
| JP2859029B2 (ja) | 高耐圧ｍｏｓトランジスタの出力保護装置 | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS58223369A (ja) | 電界効果トランジスタ | |
| JPH09191054A (ja) | Ｃｍｏｓトランジスタ | |
| JPS627710B2 (ja) | ||
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| JP3222500B2 (ja) | 双方向高耐圧半導体素子 |