JPH0559350U - Ic微小電流測定装置 - Google Patents

Ic微小電流測定装置

Info

Publication number
JPH0559350U
JPH0559350U JP83692U JP83692U JPH0559350U JP H0559350 U JPH0559350 U JP H0559350U JP 83692 U JP83692 U JP 83692U JP 83692 U JP83692 U JP 83692U JP H0559350 U JPH0559350 U JP H0559350U
Authority
JP
Japan
Prior art keywords
terminal
circuit
group
switch
guard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP83692U
Other languages
English (en)
Other versions
JP2573476Y2 (ja
Inventor
好弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP1992000836U priority Critical patent/JP2573476Y2/ja
Publication of JPH0559350U publication Critical patent/JPH0559350U/ja
Application granted granted Critical
Publication of JP2573476Y2 publication Critical patent/JP2573476Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 電流測定に要する時間を短縮させる。 【構成】 電圧印加電流測定回路(IM回路)1と、接
続ケーブル4と、グループスイッチKj (Kjs及びKjf
より成る)(j=1〜n)と、ガード用グループスイッ
チKjgs と、各グループ毎に設けられる抵抗器Rfsと、
グループG1 〜G n 毎に並列接続される複数のPE回路
(ピンエレクトロニックス回路)3とで構成される。I
M回路1より被試験ICの各端子に定電圧V0 が印加さ
れ、その時の端子電流が順次測定されるが、その測定に
先立って、全グループの全てのPE回路3のガード端子
gu,センス端子s,フォース端子fと共通電位点との
間に形成される、基板材質に依存する基板RC回路E
を、IM回路1の増幅器A1 ,A2 の出力によりガード
時間Tg の間に同時に充電させる。抵抗器Rfsの代りに
ガード用グループスイッチKjgf をKjgs と同様に設け
てもよい。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
この考案は、IC試験装置に使用される微小電流測定装置に関し、特に測定の 高速化に係わる。
【0002】
【従来の技術】
半導体ICのCMOS化が進み、その端子ピンの入力電流が極めて小さくなっ ているので、IC試験装置には微小電流測定装置が不可欠である。従来のこの種 の装置は図4に示すように、電圧印加電流測定回路(以下IM回路と言う)1と 、被試験IC2の端子ピンPi と対応して設けられる複数のピンエレクトロニッ クス回路(以下PE回路と言う)3と、接続ケーブル4と、複数のグループスイ ッチKj とで構成される。
【0003】 IM回路1は、PE回路3側とのインターフェースとして、フォース(For ce)端子F、センス(Sense)端子S及びガード(Guard)端子Gu が設けられている。D/A変換器5の出力電圧V1 は抵抗器R1 を通じて、非反 転入力端子が共通電位点に接続された演算増幅器A1 の反転入力端子に供給され る。演算増幅器A1 の出力は電流測定用抵抗器RM を通じてフォース端子Fに供 給され、更に接続ケーブル4及びPE回路3を介して被試験IC2の端子ピンP i に供給される。
【0004】 その端子ピンPi に発生した電圧Vp はセンス端子Sに入力され、更に電圧ホ ロア回路6に入力される。電圧ホロア回路6の出力は抵抗器R2 を通じて演算増 幅器A1 の反転入力端子に供給される。電圧ホロア回路6は、演算増幅器A2 の 反転入力端子をその出力端子に接続し、その非反転入力端子を電圧入力端子とし て構成される。ガード端子Gu は演算増幅器A2 の反転入力端子に接続される。
【0005】 演算増幅器A1 の入力電圧をV2 、出力電圧をV3 、利得をAとすれば、V3 =−AV2 であり、従ってV2 =−V3 /Aと表される。V3 は有限の確定値で あり、利得Aは極めて大きいので(理想的には無限大)、入力電圧V2 は微小と なり、ゼロと見なすことができる。従って、抵抗器R1 とR2 との接続点の電位 は共通電位と等しくなるので、仮想接地点と呼ばれる。抵抗器R1 (その抵抗値 もR1 で代用する。以下同様)の電流は I=V1 /R2 …(1) この電流Iは、演算増幅器A1 の入力抵抗が極めて大きいので(理想的には無 限大)、抵抗器R2 側に流れ、演算増幅器A2 に吸い込まれる。演算増幅器A2 の出力端の電圧V0 は、 V0 =−R2 I=−(R2 /R1 )V1 … (2) となる。演算増幅器A2 の非反転入力端子の入力抵抗は極めて大きいので(理想 的には無限大)、端子ピンPi より配線抵抗や接触抵抗及びセンス端子Sを通じ て電圧ホロア回路6に流入する電流は極めて小さく、無視することができる。従 ってこれらの接続媒体で電圧降下は発生せず、端子ピンPi の電圧Vp がそのま ま電圧ホロア回路6に入力される。電圧ホロア回路6はよく知られているように その入力電圧Vp と等しい出力電圧V0 が発生するので、(2)式より Vp =V0 =−(R2 /R1 )V1 … (3) となる。このように端子ピンPi には、D/Aコンバータ5の出力電圧V1 と抵 抗器R1 ,R2 の抵抗値の比R2 /R1 とで決まる(3)式の定電圧V0 が印加 される。その結果、端子ピンPi に流れる微小電流は、測定用抵抗器RM の両端 電圧を増幅器A3 を通じてA/D変換器7に入力して、測定される。
【0006】 PE回路3はプリント配線回路で構成され、IM回路1のフォース端子F、セ ンス端子S及びガード端子Gu に接続ケーブル4を通じてそれぞれインターフェ ースするフォース端子f、センス端子s及びガード端子guと、被試験IC2の 端子ピンPi に接続される試料端子dとが設けられる。PE回路3には、ホース 端子f及び試料端子d間をオン又はオフするスイッチKfdと、スイッチKfdと連 動してセンス端子s及び試料端子d間をオン又はオフするスイッチKsdが実装さ れる。これらスイッチKfd,KsdをPEスイッチと呼ぶ。また、PE回路3には 対応する端子ピンにテストパターンを供給するためのドライバ9や、その結果、 被試験ICの端子ピンに出力された応答パターンを予測パターンと比較する比較 器10がスイッチを介して試料端子dに接続されている。しかし、これらの回路 はこの考案と直接的な関係が無いので、これ以上の説明を省略する。
【0007】 センス端子sとPEスイッチKsd間はセンス配線パターン12で、またフォー ス端子fとPEスイッチKfd間はホース配線パターン11で接続される。これら の配線パターンに沿って、ガード配線パターン13がガード端子guよりPEス イッチ8の近傍迄延長され、PEスイッチKsd,Kfdにシールドカバーがある場 合には、それに接続される。
【0008】 複数のPE回路3は、mj (j=1〜n)個づつ組合されて第1グループG1 のPE回路PE1 〜PEm1乃至第nグループGn のPE回路PE1 〜PEmnにグ ループ分けされる。これら各グループGj (j=1〜n)のmj 個のPE回路は 、フォース端子f同志、センス端子s同志及びガード端子gu同志がそれぞれ接 続されて、グループスイッチKjf,Kjs,Kjg(まとめてKj で表す)をそれぞ れ介して、接続ケーブル4のフォース線21、センス線22及びこれらの線をシ ールドするシールド部23の各一端にそれぞれ接続される。それらの各他端は、 IM回路1のフォース端子F、センス端子S及びガード端子Gにそれぞれ接続さ れる。なお図4は各グループのPE回路数mj が相等しく、mj =mの場合を示 している。
【0009】 このようにグループスイッチKj を設けてPE回路をグループ分けする理由は 、PE回路の個数が例えば512にも達し、f,s,gu端子(同じ符号同志が 並列に接続される)の絶縁が低下するのを防止するためである。 複数のPE回路3は図5に示すように1枚又は複数のプリント配線基板24に 実装される。IM回路1及び複数のPE回路3には図示していない共通の電源装 置より動作電源及び共通電位が与えられている。
【0010】 PE回路3のフォース端子f、センス端子s及びガード端子guよりそれぞれ 延長されるフォース配線パターン11、センス配線パターン12及びガード配線 パターン13と、共通電位が与えられる共通配線LG との間には、プリント配線 基板材料が介在し、PEスイッチがオフの場合、図6Aに示すような、電気的等 価回路Eで表される。即ち、これらの各端子f,s,guは,抵抗器Ra と、コ ンデンサCa と、コンデンサCb 及び抵抗器Rb の直列回路との並列接続回路を 介して共通電位点に接続される。これらのコンデンサ及び抵抗器の定数はプリン ト基板の材質に依存する。前記回路Eを基板RC回路と呼ぶ。
【0011】 いま、各端子f,s又はguに時間t=0に直流電圧Vi を印加したとすれば 、これら各素子に図6Bに示すような電流IRa,ICa,IcbRbが流れる。IRaは 一定であるが、Ica,IcbRbは時間と共に減少する。IcbRbの時定数は特に大き く、誘電体吸収特性を示している。PE回路3は各グループ毎にm個づつIM回 路1側が並列に接続されるので、各電流IRa,Ica,IcbRbをグループ当りで合 計すればそれぞれm倍となる。
【0012】 なお、図4,図5のPE回路のフォース配線11及びセンス配線12には(3 )式の相等しい電圧V0 及びVp がそれぞれ印加されるので、その時両配線間を 絶縁抵抗を通じて流れる電流はゼロとなる。 被試験IC2の各端子ピンPi の電流を測定する場合には、第1グループG1 のPE回路PE1 〜PEm に対応する端子ピンP1 〜Pm の電流が順次測定され 、次に第2グループG2 のPE回路PE1 〜PEm に対応する端子ピンPm+1 〜 P2mの電流が順次測定され、以下同様となる。即ち、図7に示すように、時間t =t1 の時点にグループスイッチK1 がオンとされ、第1グループG1 のPE回 路PE1 〜PEm の各フォース端子fに定電圧V0 が印加される。それと同時に G1 のPE回路PE1 のPEスイッチKsd,Kfdがオンとされ、端子ピンP1 に 電圧V0 が印加される。このときグループG1 の他のPE回路PE2 〜PEm の PEスイッチはオフである。しかし、第1グループの各PE回路の端子f,s, guはそれぞれ同じ符号のものが互いに接続されているから、これら各端子に接 続される前記基板RC回路E(Ef ,Es ,Eg )(G1 のm回路分)に同時に 充電電流が流れる。即ち、各端子f及びsにつながる基板RC回路Ef ,Es は IM回路1の演算増幅器A1 の出力により充電され、端子guにつながる基板R C回路Eg は演算増幅器A2 の出力により充電される。IM回路1のフォース端 子Fより図7Lに示すような過渡電流IM が流れる。端子ピンP1 の電流I1 は 、t=t1 よりガード時間Tg だけ経過して、基板RC回路を流れる過渡電流の 大きさが無視できる程度に小さくなった、期間T1 (時間長Δ)に行われる。電 流I1 の測定が終ると、第1グループG1 のPE回路PE2 ,PE3 …PEm の PEスイッチKfd,Ksdが順次Δ時間だけオンになるT2 ,T3 …Tm の時間に 端子ピンP2 〜Pm の電流I2 〜Im それぞれ測定される。
【0013】 第1グループG1 に対応する端子電流の測定がt=t2 に終了すると、グルー プスイッチK1 はオフとなり、代ってグループスイッチK2 がオンとされ、第2 グループG2 に対応する端子ピンPm+1 〜P2mの各電流が同様に測定される。こ の場合にも、端子ピンPm+1 の電流を測定する前に、基板RC回路Eを充電する ためのガード時間Tg が設けられるのは勿論である。
【0014】
【考案が解決しようとする課題】
以上述べたように、従来のIC微小電流測定装置では、被測定IC2の端子ピ ンはmj 個づつnグループに分けられ、各グループの各端子ピンの電流I1 〜I mj を測定するに先だって、基板RC回路Eを充電させるために、比較的長いガー ド時間Tg を各グループ毎に設定しなければならず、測定時間が長くなる欠点が あった。この考案の目的は、この従来の欠点を解決して、電流測定時間を短縮さ せようとするものである。
【0015】
【課題を解決するための手段】
請求項1の考案では、グループスイッチKjg(j=1〜n)を削除し、その該 当配線を短絡し、グループスイッチKjsの前記PE回路側をガード用グループス イッチKjgs を通じて前記接続ケーブルのシールド部の一端に接続し、前記グル ープスイッチKjs及びKjfの各PE回路側を抵抗器Rfsで接続する。そのガード 用グループスイッチKjgs を前記グループスイッチKj がオンの時オフ、オフの 時オンとする。
【0016】 また、前記各グループGj の前記ガード時間Tg を、前記第1グループG1 を 除いてゼロに設定する。 請求項2の考案では、前記グループスイッチKjs及びKjfの各PE回路側を抵 抗器Rfsで接続する代りに、前記グループスイッチKjfのPE回路側をガード用 グループスイッチKjgf (前記ガード用グループスイッチKjgs と連動する)を 通じて前記接続ケーブルのシールド部の一端に接続する。
【0017】
【実施例】
請求項1の考案の実施例を図1、図2を参照して説明する。図1には図4と対 応する部分に同じ符号に付し、重複説明を省略する。請求項1の考案では、従来 のグループスイッチKjg(j=1〜n)を削除され、その該当配線は短絡される 。グループスイッチKjsのPE回路側をガード用グループスイッチKjgs を通じ て接続ケーブル4のシールド部23の一端に接続する。またグループスイッチK js 及びKjfの各PE回路側を抵抗器Rfsで接続する。そして、このガード用グル ープスイッチKjgs をグループスイッチKj がオンの時オフ、オフの時オンに制 御する。
【0018】 このようにすると、第1グループG1 を測定する際のガード時間Tg において 、第1グループG1 の各PE回路の端子f,s,guにそれぞれつながる各基板 RC回路E(Ef ,Es ,Eg )が定電圧V0 で充電されるのみならず、その他 のグループG2 〜Gn の各PE回路の各基板RC回路Eも、直接、或いはガード 用グループスイッチKjgs 、更には抵抗器Rfsを介して、IM回路1の電圧ホロ ア回路6(演算増幅器A2 )の出力V0 によって同時に充電される。従って、グ ループG2 〜Gn の測定では、従来のように基板RC回路Eを充電させるための ガード時間Tg を設ける必要がなくなり、それだけ測定時間を短縮できる。
【0019】 また、抵抗器Rfsを設ける代りに、図3に示すように、グループスイッチKjf のPE回路側をガード用グループスイッチKjgf を通じて接続ケーブル4のシー ルド部の一端に接続する。そして同スイッチKjgf を他のガード用グループスイ ッチKjgs と連動して、グループスイッチKj がオンの時オフ、オフの時オンに 制御する。この場合には、端子fにつながる基板RC回路Ef は、同スイッチK jgf を通じてIM回路1の電圧ホロア回路6の出力V0 により充電される。図1 ではスイッチKjgf の代りに抵抗器Rfsを設けることにより簡略化、経済化を図 っている。
【0020】
【考案の効果】
以上述べたように、この考案では、従来のグループスイッチKjgを削除し、ガ ード用グループスイッチKjgs 及び抵抗器Rfs(又はガード用グループスイッチ Kjgs )を設けることによって、被試験IC2の各端子ピンの電流を測定するに 先だって、第1グループG1 のみならず全てのグループのPE回路の基板RC回 路Eをガード時間Tg の間に同時に充電させることができる。従って、各グルー プ毎に基板RC回路Eを毎回充電させるためにガード時間Tg を設定する必要が ないので、それだけ電流測定時間を短縮できる。
【0021】 この考案では、従来のグループスイッチKjgが削除され、全てのPE回路のg u端子が並列接続され、それだけgu端子の共通電位点に対する絶縁抵抗は低下 するが、gu端子はIM回路1の電圧ホロア回路6の出力に接続されており、電 圧ホロア回路6の出力抵抗(内部抵抗)に極めて小さい(理想的にはゼロである )ので、何等問題になることはない。
【図面の簡単な説明】
【図1】この考案の請求項1の実施例を示す回路図。
【図2】図1の実施例のタイミングチャート。
【図3】図1の要部の変形例を示す回路図。
【図4】従来のIC微小電流測定装置の回路図。
【図5】図4のPE回路を実装したプリント配線基板の
断面図。
【図6】Aは図4のPE回路の端子f(又はs又はg
u)及びPEスイッチ間の配線パターン11(又は12
又は13)と共通電位点との間の基板材質に関係する電
気的等価回路、BはAの要部の波形図。
【図7】図4のタイミングチャート。

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 電圧印加電流測定回路(以下IM回路と
    言う)と、被試験ICの端子ピンに対応して設けられる
    複数のピンエレクトロニックス回路(以下PE回路と言
    う)と、接続ケーブルと、グループスイッチとを有し、 前記IM回路は、前記PE回路側とのインターフェース
    として、フォース(Force)端子F、センス(Se
    nse)端子S及びガード(Guard)端子Gu を有
    し、D/A変換器の出力電圧を第1抵抗器を通じて、非
    反転入力端子が共通電位点に接続された第1演算増幅器
    の反転入力端子に供給し、その第1演算増幅器の出力を
    電流測定用抵抗器を通じて前記フォース端子Fに供給
    し、前記センス端子Sに入力された電圧を電圧ホロア回
    路(第2演算増幅器の反転入力端子をその出力端子に接
    続し、その非反転入力端子を電圧入力端子として構成さ
    れる)に供給し、その電圧ホロア回路の出力を第2抵抗
    器を通じて前記第1演算増幅器の反転入力端子に供給
    し、前記ガード端子Gu を前記第2演算増幅器の反転入
    力端子に接続して構成され、前記接続ケーブル、グルー
    プスイッチ及びPE回路を順次通じて被試験ICの各端
    子ピンに順次定電圧を印加して、その時各端子ピンに流
    れる電流を、前記測定用抵抗器の両端電圧より測定する
    ものであり、 前記PE回路は、プリント配線回路で構成され、前記I
    M回路の前記フォース端子F、センス端子S及びガード
    端子Gu と前記接続ケーブルを通じてそれぞれインター
    フェースするフォース端子f、センス端子s及びガード
    端子guと、被試験ICの1つの端子ピンに接続される
    試料端子dと、PEスイッチ(前記フォース端子f及び
    試料端子d間をオン又はオフするスイッチKfdと、その
    スイッチKfdと連動して前記センス端子s及び試料端子
    d間をオン又はオフするスイッチKsdとより成る)とを
    有し、 前記複数のPE回路は、mj (j=1〜n)個づつ組合
    されて第1グループG 1 のPE回路PE1 〜PEm1乃至
    第nグループGn のPE回路PE1 〜PEmnに分けら
    れ、各グループGj (j=1〜n)のPE回路は、前記
    フォース端子f同志、センス端子s同志及びガード端子
    gu同志がそれぞれ接続されて、共通の互いに連動する
    前記グループスイッチKjf,Kjs及びKjg(まとめてK
    j で表す)をそれぞれ介して、前記接続ケーブルのフォ
    ース線、センス線及びこれらホース線及びセンス線をシ
    ールドするシールド部の各一端にそれぞれ接続され、そ
    れらフォース線、センス線及びシールド部の他端は、前
    記IM回路のフォース端子F、センス端子S及びガード
    端子Gu にそれぞれ接続され、 被試験ICの各端子ピンの電流を測定する場合には、先
    ず前記グループスイッチK1 をオンにするとほぼ同時
    に、第1グループG1 の前記PE回路PE1 の前記PE
    スイッチKfd,Ksdをオンとし、その時点より所定のガ
    ード時間Tg だけ経過した時点より所定のΔ時間の間に
    被試験ICの対応する端子ピンP1 の電流を測定し、以
    後第1グループG1 の各PE回路PE2 〜PEm1の前記
    PEスイッチKsd,Kfdを時間Δだけ順次オンとして、
    各端子ピンの電流を測定し、以下グループスイッチ
    2 ,K3 …Kn を順次オンにして、前記第1グループ
    1 と同様の測定を繰返し行うIC微小電流測定装置に
    おいて、 前記グループスイッチKjg(j=1〜n)を削除し、そ
    の該当配線を短絡し、前記グループスイッチKjsの前記
    PE回路側をガード用グループスイッチKjgs を通じて
    前記接続ケーブルのシールド部の一端に接続し、 前記グループスイッチKjs及びKjfの各PE回路側を抵
    抗器Rfsで接続し、そのガード用グループスイッチK
    jgs を前記グループスイッチKj がオンの時オフ、オフ
    の時オンとなし、 前記各グループGj の前記ガード時間Tg を、前記第1
    グループG1 を除いてゼロに設定することを特徴とす
    る、 IC微小電流測定装置。
  2. 【請求項2】 請求項1において、前記グループスイッ
    チKjs及びKjfの各PE回路側を抵抗器Rfsで接続する
    代りに、前記グループスイッチKjfのPE回路側をガー
    ド用グループスイッチKjgf (前記ガード用グループス
    イッチKjgs と連動する)を通じて前記接続ケーブルの
    シールド部の一端に接続したことを特徴とするIC微小
    電流測定装置。
JP1992000836U 1992-01-14 1992-01-14 Ic微小電流測定装置 Expired - Fee Related JP2573476Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992000836U JP2573476Y2 (ja) 1992-01-14 1992-01-14 Ic微小電流測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992000836U JP2573476Y2 (ja) 1992-01-14 1992-01-14 Ic微小電流測定装置

Publications (2)

Publication Number Publication Date
JPH0559350U true JPH0559350U (ja) 1993-08-06
JP2573476Y2 JP2573476Y2 (ja) 1998-05-28

Family

ID=11484712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992000836U Expired - Fee Related JP2573476Y2 (ja) 1992-01-14 1992-01-14 Ic微小電流測定装置

Country Status (1)

Country Link
JP (1) JP2573476Y2 (ja)

Also Published As

Publication number Publication date
JP2573476Y2 (ja) 1998-05-28

Similar Documents

Publication Publication Date Title
JP3228816B2 (ja) 回路板試験装置及び回路板試験方法
JPH05507556A (ja) 電子要素試験およびリード検証の同時化方法および装置
US5721495A (en) Circuit for measuring quiescent current
US5760596A (en) Testing series passive components without contacting the driven node
JPH0559350U (ja) Ic微小電流測定装置
JP2001281280A (ja) 四端子法によるインピーダンス測定方法
JP3995079B2 (ja) 試験装置
JPS583101Y2 (ja) Mos fetの特性測定回路
JPH0524222Y2 (ja)
JPH0333019Y2 (ja)
US5625566A (en) Configuration dependent auto-biasing of bipolar transistor
JPS6230971A (ja) 半導体集積回路装置
JPS6221048Y2 (ja)
JP2509631Y2 (ja) 多チャネル抵坑測定装置
JPH0827307B2 (ja) プリント配線板の試験装置
JP2552753Y2 (ja) 回路基板検査装置のガーディング回路
JP3147486B2 (ja) 半導体素子測定回路
JPH0519819Y2 (ja)
JP2691182B2 (ja) 集積回路のラッチアップ測定方法
JPS58111533A (ja) 入力回路
JPH0519950B2 (ja)
SU1524017A1 (ru) Способ контрол транзисторов
JPH0112215Y2 (ja)
SU1734054A1 (ru) Устройство дл контрол соединений многослойных печатных плат
JP2919312B2 (ja) 半導体装置の検査方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees