JPS6221048Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はノイズ・シミユレータの改良に関する
ものである。

第１図は従来のノイズ・シミユレータの原理を
説明するための電気回路図である。すなわち従来
のノイズ・シミユレータは測定せらるべき電子機
器の交流電源にパルスを注入重畳し、それによつ
て該電子機器が誤動作をおこすかどうかの限界時
に交流電源に注入したパルス電圧すなわちノイ
ズ・マージンを求める方法によつていた。

勿論、この方法によつて、電子機器のノイズ・
マージンを測定することは可能ではあるが、該電
子機器に使用されている多数のICまたはLSIの中
のいづれが誤動作するかを見出すことがむづかし
く、ただ単に電子機器が誤動作するか、しないか
の判定にしか役に立たなかつた。

したがつて、交流電源よりパルスを注入した
際、誤つた動作をするICまたはLSIを発見するの
に、多大の労力と時間が必要であり、そのため何
らかの手段方法が開発されることが望まれてい
た。

以下、従来のノイズ・シミユレータの構成を示
す第１図を用いて詳細説明する。すなわち高圧パ
ルス発生回路１で発生されたパルスは、同軸ケー
ブル６を介してパルス注入回路２に導かれ、該回
路において単相交流100V、あるいは３相交流
200Vなどの交流電源３に重畳注入され、さらに
出力用同軸ケーブル７により被試験体５の電子機
器に導かれる如く構成されている。

しかしてこの際、ノイズフイルタ４により、パ
ルス発生回路１により発生したパルスが交流電源
３に逆流することを防止する如く回路を構成す
る。

次に、パルス発生回路１の原理を第２図を用い
て説明する。すなはち、第２図の如く、同軸ケー
ブルなどから構成される遅延回路９を有し、該同
軸ケーブルの内部導体と外部導体間のキヤパシテ
イまたは、遅延回路に使用されているコンデンサ
を高圧電源１０並びに高抵抗１１によつて充電さ
せ、それをスイツチ１２により放電することによ
つてパルスを発生させる。

かくの如く、パルス発生回路１で発生されたパ
ルスは、たとえば遅延回路９が同軸ケーブルによ
り成り立つている場合には、該同軸ケーブル９の
長さを変化させるなどの方法により、遅延回路の
遅延時間を変化させて、出力パルスの幅を変化さ
せることができる。

かくの如くにして得られたパルスは、前述のと
おり、パルス注入回路２で、50Hzあるいは60Hzの
交流電源に重畳されたる後、導軸ケーブル７を介
して被試験体５に加えられる。その場合、被試験
体５が正常に動作するか否かの限界のパルスの電
圧、すなわち、ノイズ・マージンを求め、該パル
ス電圧が規定値以上であるかどうかをチエツクす
るのが、従来から使用されてきたノイズ・シミユ
レータの原理である。

第１図において、点線で囲まれたパルス発生回
路１、パルス注入回路２、ノイズ・フイルタ４を
一体に組み上げたものが、通常ノイズ・シミユレ
ータ８という名称で呼ばれて使用されている。

しかしながら、かくの如く構成したノイズ・シ
ミユレータ８では、交流電源３から侵入してくる
ノイズに対して、被試験体５の電子機器がノイズ
に強いか弱いかの判定は出来るが、反面、どの
IC又はLSIが誤動作して、そのために電子機器が
誤動作するかの判断には役に立たなかつた。

本考案は、かゝるノイズシミユレータの欠点を
改良すべくなされたもので、ノイズによつて誤動
作するIC又はLSIなどを発見するのに使用して便
利なノイズシミユレータを提供するにある。

即ち、本考案は、被試験体へ供給するパルスを
含む試験用信号を被試験体迄導出する出力用同軸
ケーブルを備えたノイズ・シミユレータにおい
て、該出力用同軸ケーブルの先端を抵抗で終端さ
せるとともに、該ケーブルの中心導体に、被試験
体のICやLSIに静電結合させるための静電結合用
端子を接続したことを特徴とし、これにより、ノ
イズに弱いICやLSIを発見できるようにしたもの
である。

以下、その実施例の一例を第３図に示す。但
し、第３図中において、第１図および第２図に記
載されている構成素子と同じ記号の構成素子は、
第１図及び第２図の場合と全く同じ作用効果をも
たらすものとして適宜その説明を省略する。

本考案の一実施例を示す第３図により、以下そ
の第一の実施例を説明するに、出力用同軸ケーブ
ル７を介して外部に取り出されたノイズ・シミユ
レータの出力は終端抵抗１３に導かれる。

しかして、該終端抵抗１３の抵抗値としては、
出力用同軸ケーブル７のサージインピーダンス
Zoと必らずしも一致させる必要はない。

しかしながら、終端抵抗１３において反射を生
ずることなく、安定した測定値すなわちノイズ・
マージンを得るためには、終端抵抗値は出力用同
軸ケーブルのサージインピーダンスと等しく選定
するのが賢明なことは云うまでもない。

しかして、ノイズシミユレータ８から終端抵抗
１３に到るまでの出力用同軸ケーブル７の中途に
結合用の穴１４をあけ、該穴１４を介して被試験
体５に使用されているICまたはLSIに静電結合さ
せるための静電結合用端子１５と同軸ケーブルの
中心導体１６とを接続する。

以下、第４図及び第５図を用いて本考案にかゝ
る静電結合用端子１５の具体的且つ詳細な構造を
説明する。

しかして第４図及び第５図中、第３図に記載さ
れている構成素子と同じ記号の構成素子は第３図
の場合と全く同じ作用効果をもたらすものとして
適宣その説明を省略する。

すなわち、第４図においては、静電結合用端子
１５はIC又はLSI等の半導体のパツケージ１７を
周囲よりおゝい囲むが如き構造となすことを特徴
としている。

このようにすることにより、結合用端子１５と
ICまたはLSIとを、静電的に結合させることが出
来るため、ノイズシミユレータ８のパルス出力を
直接IC又はLSIに注入することが可能となる。

かくの如く注入されたパルスにより、個々の
ICまたはLSIが誤動作の始める限界のパルス電
圧、すなわちノイズ・マージンを求めることがで
きる。

しかして、静電結合用端子１５は金属で構成さ
れているが、ICまたはLSI１７にかぶせた場合、
ICまたはLSIのパツケージのピンを短絡しない如
く静電結合用端子１５の内面は適宣絶縁しておか
ねばならぬこと云うまでもない。

しかして、第４図の如き構造とすると静電結合
用端子１５とICまたはLSIのパツケージの距離が
一定となるため、測定誤差も少なくなり確実なデ
ータを得ることができる利点がある。

第５図は、本考案にかゝる、静電結合用端子１
５の第二の実施例を示す図面である。しかして、
静電結合用端子１５の先端には静電結合用コンデ
ンサ（ただし図示せず）を接続し、該静電結合用
コンデンサを介して、ノイズ・シミユレータ８の
出力をICまたはLSIに注入する場合などに使用し
て便利である。

以上述べたごとく、第４図又は第５図のいづれ
の静電結合用端子を使用するとしても、第３図に
示す如くプリント基板１８に搭載されているすべ
てのICまたはLSI１７のパツケージに、順々にパ
ルスを注入することにより、ノイズに弱いICま
たはLSIを発見することが可能となる。

尚、以上の第３図の説明にあたつては、出力用
同軸ケーブル７の中途に、結合用穴１４をあける
ごとく説明したが、穴の位置を出力用同軸ケーブ
ル７の先端に極めて近い箇所に、もうけてもよい
こというまでもない。

また、穴を省略し、出力用同軸ケーブル７の先
端に終端抵抗１３を接続し、且つ出力用同軸ケー
ブル７の先端に直接、静電結合用端子１５を付し
てもよいこというまでもない。

尚、本考案は上記し且つ図面に示した実施例に
限定されることなく、その要旨を変更しない範囲
で、種々変形実施できること勿論である。

以上、本考案にかゝる静電結合用端子１５を使
用したノイズ・シミユレータを使用すれば、ノイ
ズに弱いICまたはLSIの発見が極めて容易となる
ばかりでなく、発見されたノイズに弱いICまた
はLSIの回路をより安定なものと交換することに
より、電子機器全体のノイズ・マージンを向上さ
せることが可能となる。

【図面の簡単な説明】

第１図は従来のノイズ・シミユレータのブロツ
ク図、第２図はパルス発生回路の原理図、第３図
は本考案にかかるノイズ・シミユレータの原理
図、第４図及び第５図は本考案に使用される静電
結合用端子の実施例を示す図である。 １……高圧発生回路、２……パルス注入回路、
３……交流電源、４……ノイズ・フイルタ、５…
…被試験体、６……同軸ケーブル、７……出力用
同軸ケーブル、８……ノイズシミユレータ、９…
…遅延回路、１０……高圧電源、１１……高抵
抗、１２……スイツチ、１３……終端抵抗、１４
……結合用穴、１５……静電結合用端子、１６…
…出力用同軸ケーブルの中心導体、１７……IC
またはLSIのパツケージ、１８……プリント基
板。

Claims (1)

【実用新案登録請求の範囲】
1. 被試験体へ供給するパルスを含む試験用信号を
   被試験体迄導出する出力用同軸ケーブルを備えた
   ノイズ・シミユレータにおいて、該出力用同軸ケ
   ーブルの先端を抵抗で終端させるとともに、該ケ
   ーブルの中心導体に、被試験体のICやLSIに静電
   結合させるための静電結合用端子を接続したこと
   を特徴とし、これにより、ノイズに弱いICやLSI
   を発見できるようにしたノイズ・シミユレータ。