JPH0558650B2 - - Google Patents

Info

Publication number
JPH0558650B2
JPH0558650B2 JP62138507A JP13850787A JPH0558650B2 JP H0558650 B2 JPH0558650 B2 JP H0558650B2 JP 62138507 A JP62138507 A JP 62138507A JP 13850787 A JP13850787 A JP 13850787A JP H0558650 B2 JPH0558650 B2 JP H0558650B2
Authority
JP
Japan
Prior art keywords
resist
etching
pattern
resist pattern
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62138507A
Other languages
English (en)
Other versions
JPS63301521A (ja
Inventor
Akira Mochizuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP13850787A priority Critical patent/JPS63301521A/ja
Publication of JPS63301521A publication Critical patent/JPS63301521A/ja
Publication of JPH0558650B2 publication Critical patent/JPH0558650B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターン形成法に関し、特にレジスト
のパターン形成に関するものである。
〔従来の技術〕
一般に、半導体基板上に形成された絶縁膜をテ
ーパー(傾斜)をつけてエツチングする場合、
)レジストと絶縁膜との密着を低下させてウエ
ツトエツチングする方法や、あるいは、)レジ
ストパターン形成後に熱処理でレジストパターン
を変形させてからドライエツチングを行なう方法
が用いられていた。
〔発明が解決しようとする問題点〕
近年、半導体装置において、素子の高集積化、
微細化が進むにつれ、コンタクトホール抵抗の低
減などのための微小領域での高精度なテーパーエ
ツチングが要求されるようになつてきた。
しかしながら、従頼のテーパ・エツチング方法
では、次の様な問題があつた。例えば第3図a〜
bに示すようにレジスト3と絶縁膜2との密着性
を低下させて絶縁膜2を等方性エツチング方法で
あるウエツトエツチングする方法では、サイドエ
ツチング量が制御が困難であり、微小領域のエツ
チングには不適である。
また第4図aに示すようにレジストパターン1
3を形成した後、同図bのように熱変形させてか
ら同図cに示すように異方性を有するドライエツ
チングを行なう方法では、熱変形後のレジストパ
ターンにおいて、)レジスト軟化点以上の熱処
理では、熱変質をおこしレジスト剥離が困難にな
る、)軟化点付近の温度では、パターンエツヂ
の角に丸みは(同時bの14)つくが、所望のテー
パー形状になりにくい等の不安定要素があり、安
定したテーパーエツチングが困難であるという欠
点があつた。
〔問題点を解決するための手段〕
本発明の目的は安定して、テーパーエツチング
を行なえるパターン形成法を提供することにあ
る。本発明のパターン形成法は、高分子ポリマー
系のレジストのパターンを露光、現像等により形
成する工程と、上記現像後に波長200nm〜300n
mの光を上記レジストに照射し、その後で熱処理
する工程とを有することを特徴とする。
従来方法では、ポジ型レジスト(UVレジスト
およびDeepUVレジスト)を軟化点以上の温度
(約160℃〜200℃)で熱処理して、テーパー形状
を得ていたのに対し、本発明はポジ型レジスト
は、光分解反応を生じさせて、高分子ポリマーか
らなるレジスト(Deep UVレジスト)の場合は
200nm〜300nmの光を照射し切断させると耐熱
性が劣化するということを見い出し、その効果を
利用することで容易にかつ安定してテーパー形状
のレジストパターンが得られる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図a〜cは参考技術の工程断面図であり、
アルカリ可溶性樹脂(例えばフエノールノボラツ
ク樹脂など)からなるポジ型レジストを用いて絶
縁膜をテーパーエツチングする場合についてのも
のである。
第1図aに示すように、半導体基板21上に形
成された絶縁膜22上にポジ型レジスト(例えば
ヘキスト社のAZ−1370、東京応化社のOFPR−
800など)23をスピン塗布し所定領域のみ露光
した後、アルカリ現像液で現像しレジストパター
ンを形成する。
次に同図aに示すように紫外線照射装置(図示
せず)を用いてレジスト23上に紫外線を照射す
る。この時の条件は、レジスト感光基(例えばナ
フトキノンジアジド基など)が光分解反応をおこ
す波長のみを有する紫外線(この場合は400nm
〜450nmである)を照射しなければならない。
もし例えば300nm以下の短い波長を有する紫外
線が照射されると、レジスト23は硬化してしま
うからである。
その後、同図bに示すように熱処理装置(図示
せず)を用いて半導体基板21を熱処理すると光
分解反応をおこしたレジスト23は軟化しやすく
なつているので、パターンエツヂ24の角は容易
に丸くなりかつ、テーパー形状になる。この時の
熱処理条件は、100℃〜150℃の温度で15分〜60分
が適当である。
このようにして所望のテーパー形状を有するレ
ジストパターンを得た後、同図cに示すようにレ
ジスト23と絶縁膜22との選択比(エツチング
速度比)が約1になるような条件で異方性を有す
るドライエツチングを行なう。
第1図はアルカリ可溶性樹脂を用いた場合につ
いてのものであつたが、高分子ポリマー(例え
ば、ポリメチルメタアクリルレート、ポリメチル
イソプロペニルケトンなど)をレジストとして用
いた場合の一実施例を第2図に示す。
第2図aに示すように半導体基板31上に形成
された絶縁膜32上にポジ型レジスト33(例え
ば、東京反化社のODUR−1010など)のパター
ンを周知の方法で形成する。
次に同図aに示すように紫外線照射装置(図示
せず)を用いてレジスト33上に紫外線を照射す
る。この時の条件は、光分解反応により高分子ポ
リマーの主鎖切断現象を生じさせる波長のみを有
する紫外線(この場合は200nm〜300nm)を照
射しなければならない。
その後、同図bに示すように半導体基板31を
熱処理すると、光分解反応によりポリマーの主鎖
切断現象が生じたレジスト33は軟化しやすくな
つているので、パターンエツヂ34の角は容易に
丸くなり、かつテーパー形状になる。この基の熱
処理条件は90℃〜140℃の温度で15分〜60分が適
当である。
このようにして所望のテーパー形状を有するレ
ジストパタンを得た後、同図cに示すようにレジ
スト33と絶縁膜32との選択比が約1になるよ
うな条件、すなわち、レジスト33と絶縁膜32
とのエツチング速度がほぼ等しくなる条件で異方
性を有するドライエツチングを行なう。
〔発明の効果〕
以上説明したように本発明は、現像後にレジス
ト内に光分解反応を生じさせる波長のみを有する
紫外線を照射した後、比較的低温で熱処理するこ
とにより、所望のテーパー形状を有するレジスト
パターンを形成できる。
このため、どのようなポジ型レジストでも容易
にテーパー形状のレジストパターンにすることが
できるだけでなくエツチング後のレジスト剥離も
容易であるという安定した製造方法を提供できる
利点がある。
【図面の簡単な説明】
第1図a〜cは参考技術を工程順に示す断面
図、第2図a〜cは本発明の一実施例を工程順に
示す断面図、第3図a〜b、および第4図a〜c
はそれぞれ従来の製法の一例を工程順に示す断面
図である。 1,11,21,31……半導体基板、2,1
2,22,32……絶縁膜、3,13,23,3
3……レジスト。

Claims (1)

    【特許請求の範囲】
  1. 1 高分子ポリマー系のレジストのパターンを露
    光、現像等により形成する工程と、前記現像後に
    波長200nm〜300nmの光を前記レジストに照射
    し、その後で熱処理する工程とを有することを特
    徴とするパターン形成法。
JP13850787A 1987-06-01 1987-06-01 パタ−ン形成法 Granted JPS63301521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13850787A JPS63301521A (ja) 1987-06-01 1987-06-01 パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13850787A JPS63301521A (ja) 1987-06-01 1987-06-01 パタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS63301521A JPS63301521A (ja) 1988-12-08
JPH0558650B2 true JPH0558650B2 (ja) 1993-08-27

Family

ID=15223750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13850787A Granted JPS63301521A (ja) 1987-06-01 1987-06-01 パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS63301521A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002008A (en) * 1988-05-27 1991-03-26 Tokyo Electron Limited Coating apparatus and method for applying a liquid to a semiconductor wafer, including selecting a nozzle in a stand-by state
JP2542075B2 (ja) * 1989-02-23 1996-10-09 三菱電機株式会社 シリコ―ンラダ―系樹脂にパタ―ンを転写する方法およびそれに用いるエッチング液
US6730458B1 (en) * 2003-03-03 2004-05-04 Samsung Electronics Co., Ltd. Method for forming fine patterns through effective glass transition temperature reduction
JP6828595B2 (ja) * 2017-05-29 2021-02-10 三菱電機株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166130A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp ホトレジストパタ−ンの形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166130A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp ホトレジストパタ−ンの形成方法

Also Published As

Publication number Publication date
JPS63301521A (ja) 1988-12-08

Similar Documents

Publication Publication Date Title
US7419771B2 (en) Method for forming a finely patterned resist
JP2004071587A (ja) スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
JP3393958B2 (ja) 乾式マイクロリソグラフィ処理方法
US5127989A (en) Method of forming a thin film pattern with a trapezoidal cross section
JPH0558650B2 (ja)
JP3745717B2 (ja) 半導体装置の製造方法
KR20000011204A (ko) 레지스트패턴의형성방법및반도체장치의제조방법
JPH06267843A (ja) パターン形成方法
JPH11218926A (ja) パターン形成方法
JP2001326153A (ja) レジストパターンの形成方法
KR100555474B1 (ko) 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR100451508B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH0669118A (ja) レジストパターンの形成方法
JPH11242336A (ja) フォトレジストパターンの形成方法
JPH10333340A (ja) レジストパターンの形成方法
JPS6331119A (ja) パタ−ン形成法
JPH06216062A (ja) 半導体装置の製造方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPS63220523A (ja) 半導体装置の製造方法
JP3441439B2 (ja) 微細レジストパターン形成方法および半導体装置の製造方法
KR100281113B1 (ko) 반도체소자의 패터닝 방법
JPH0240914A (ja) パターン形成方法
JPH09320981A (ja) 深溝底部における電極パターン形成方法
JPH02181910A (ja) レジストパターン形成方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법