JPH0556453A - 映像信号記録再生処理回路 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、ＵＮＩＨＩ規格のフォーマットに
対応する映像信号処理回路のチャンネルメモリ規模を小
さくすることを目的とする。 【構成】Ｙ信号とＰ_B 信号とを１Ｈ毎に選択導出するセ
レクタ９と、Ｙ信号とＰ_R 信号とを１Ｈ毎に選択導出す
るセレクタ１１と、セレクタ９，１１の出力を、各信号
に対応したクロックに従い書き込み、ＴＣＩ信号に対応
したクロックに従い読み出し時間軸変換された信号１
９，２０を得るＡチャンネルメモリ、Ｂチャンネルメモ
リと、信号１９のうちＰ_B 信号についてはＰ_R 信号と交
互に選択して線順次化されたＴＣＩ信号２３を導出する
セレクタ２５と、信号２０のうちＰ_R信号についてはＰ
_B 信号と交互に選択して線順次化されたＴＣＩ信号２４
を導出するセレクタ２２とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、輝度信号と色信号と
を時間圧縮多重信号に変換し、この時間圧縮多重信号を
複数セグメントに分割して多チャンネル記録するＶＴＲ
に係わる映像信号記録再生処理回路に関する。

【０００２】

【従来の技術】時間圧縮多重（以下ＴＣＩと記す）信号
を複数セグメントに分割して多チャンネル記録するＵＮ
ＩＨＩ規格のＶＴＲ（ビデオテープレコーダ）フォーマ
ットが提案されている。これは、入力ハイビジョン信号
Ｙ、Ｐ_B 、Ｐ_R を、それぞれ２チャンネルのＴＣＩ信号
に変換し、１フィールド分のハイビジョン信号を３セグ
メント６トラックに分割記録するものである。上記フォ
ーマットのＶＴＲに対応した映像信号記録処理回路とし
ては、例えば図６に示した構成が考えられる。

【０００３】入力端子５１に導入された輝度信号Ｙは、
アナログ／ディジタル（以下Ａ／Ｄと記す）変換器５４
に入力されてディジタル信号に変換されたのち、Ａチャ
ンネル、Ｂチャンネルの各輝度Ｙ信号メモリに入力され
る。また、入力端子５２，５３に導入された色差Ｐ_B 、
Ｐ_R 信号は、それぞれＡ／Ｄ変換器５５，５６に入力さ
れてディジタル信号に変換されたのち、垂直ローパスフ
ィルタ５７，５８を介してセレクタ５９に入力される。
セレクタ５９は、Ｐ_B 、Ｐ_R 信号を線順次化し、Ａチャ
ンネル、Ｂチャンネルの各Ｐ_B 、Ｐ_R 信号メモリに入力
する。

【０００４】上記メモリは、ＡチャンネルとＢチャンネ
ルとに分割され、更に、各チャンネルのメモリは、Ｙ信
号用とＰ_B 、Ｐ_R 信号用とに分割されている。すなわ
ち、ＡチャンネルＹ信号メモリは、６０〜６２の３フィ
ールド分のメモリで構成されている。各メモリの書き込
み及び読み出しは、同一フィールドのメモリ内で重なら
ないようにしている。同様にして、ＢチャンネルＹ信号
メモリ、ＡチャンネルＰ_B 、Ｐ_R 信号メモリ及びＢチャ
ンネルＰ_B 、Ｐ_R 信号メモリも、それぞれ６３〜６５、
６６〜６８及び６９〜７１で構成されている。

【０００５】Ｙ信号メモリの書き込みクロックには、Ｙ
信号のサンプリングクロック、或いはその１／Ｎ（Ｎは
正整数）のクロックが供給され、Ｐ_B 、Ｐ_R 信号メモリ
の書き込みクロックには、Ｐ_B 、Ｐ_R 信号のサンプリン
グクロック、或いはその１／Ｎのクロックが供給され
る。各メモリの読み出しクロックは、ＴＣＩ信号のサン
プリングクロック、或いはその１／Ｎのクロックが供給
される。

【０００６】各チャンネルメモリの読み出し側には、そ
れぞれＹ信号メモリの出力７２，７４とＰ_B 、Ｐ_R 信号
メモリの出力７３，７５とを選択するセレクタ７６，７
７が設けられている。セレクタ７６，７７の出力７８，
７９は、それぞれディジタル／アナログ（以下Ｄ／Ａと
記す）変換器８０，８１に入力されてアナログ信号に変
換されたのち、出力端子８２，８３に導出される。これ
により、Ｙ信号及びＰ_B 、Ｐ_R 信号が時間軸変換された
２チャンネルのＴＣＩ信号に変換される。

【０００７】

【発明が解決しようとする課題】上述の記録信号記録再
生処理回路は、Ｙ信号用とＰ_B 、Ｐ_R 信号用とで独立に
フィールドメモリを備えている。この為、フィールドメ
モリ及びその制御回路の規模が大きくなるという問題が
ある。

【０００８】そこでこの発明は、上記問題点を解決する
為になされたもので、時間軸変換用のフィールドメモリ
及びその制御回路の規模を小さくすることができる映像
信号記録再生処理回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】この発明に係わる映像信
号記録再生処理回路は、記録処理回路においては、多チ
ャンネルの時間多重信号を複数セグメントに分割記録す
るに際し、輝度信号と第１の色差信号とを１水平期間毎
に選択導出する第１のセレクタと、前記輝度信号と第２
の色差信号とを１水平期間毎に選択導出する第２のセレ
クタと、前記第１のセレクタの前記輝度信号及び前記第
１の色差信号を、各信号に対応したクロックに従い書き
込み、前記時間圧縮多重信号に対応したクロックに従い
読み出し時間軸変換された信号を得る複数のフィールド
メモリからなる第１のチャンネルメモリと、前記第２の
セレクタの前記輝度信号及び前記第２の色差信号を、各
信号に対応したクロックに従い書き込み、前記時間圧縮
多重信号に対応したクロックに従い読み出し時間軸変換
された信号を得る複数のフィールドメモリからなる第２
のチャンネルメモリと、前記第１のチャンネルメモリの
出力のうち、前記第１の色差信号については前記第２の
色差信号と交互に選択して線順次化された第１の時間圧
縮多重信号を導出する第３のセレクタと、前記第２のチ
ャンネルメモリの出力のうち、前記第２の色差信号につ
いては前記第１の色差信号と交互に選択して線順次化さ
れた第２の時間圧縮多重信号を導出する第４のセレクタ
とを備え、

【００１０】再生処理回路においては、第１の時間圧縮
多重信号を該時間圧縮多重信号に同期したクロックに従
い１フィールド分書き込み、輝度信号及び線順次色信号
に対応したクロックに従い１水平期間毎に読み出し時間
軸逆変換された信号を得る第１のチャンネルメモリと、
第２の時間圧縮多重信号を該時間圧縮多重信号に同期し
たクロックに従い１フィールド分書き込み、輝度信号及
び線順次色信号に対応したクロックに従い１水平期間毎
に読み出し時間軸逆変換された信号を得る第２のチャン
ネルメモリと、前記第１、第２のチャンネルメモリの出
力を選択し前記輝度信号を導出する第１のセレクタと、
前記第１、第２のチャンネルメモリの出力を選択し前記
線順次色信号を導出する第２のセレクタとを備えたもの
である。

【００１１】

【作用】上記構成により、記録処理回路において、輝度
信号と線順次色信号とを１Ｈ毎に順次複数チャンネルの
フィ−ルドメモリに振り分け、かつメモリの書き込クロ
ックも輝度信号と色信号とに対応するクロックを、１Ｈ
毎に交互に切換えたものを各フィ−ルドメモリに供給し
ている。従って、従来必要であった輝度信号用メモリと
色信号用メモリとを別々に備える必要がなく、輝度信号
と色信号とを格納できる１つのメモリ系統で時間軸変換
が可能となる。

【００１２】その際、例えば、ＵＮＩＨＩ規格のＶＴＲ
においては、Ａチャンネル、ＢチャンネルそれぞれにＰ
_B 、Ｐ_R 信号を振り分ける必要がある。この発明では、
各チャンネルメモリの書き込み側で、各線順次色信号を
それぞれ直接フィールドメモリに書き込み、各チャンネ
ルメモリの出力段で、それぞれの出力を交互に選択でき
るセレクタを備えている。これにより、従来、Ａチャン
ネル、Ｂチャンネルそれぞれについて、輝度信号用と色
差信号用との２系統のメモリを必要としていたのに対
し、この発明によれば１系統のメモリで済ませることが
できる。従って、記録処理回路でのハ−ドウヱア規模が
ほぼ半減される。

【００１３】また、再生処理回路においても、従来Ａチ
ャンネル、Ｂチャンネルそれぞれについて必要としてい
た輝度信号用と色差信号用とのメモリを１系統にするこ
とができ、再生処理回路のハ−ドウヱア規模がほぼ半減
される。

【００１４】

【実施例】以下この発明の実施例を図面を参照して説明
する。

【００１５】図１はこの発明の映像信号記録処理回路の
記録処理回路の一実施例を示しており、図２のタイミン
グ図を参照して説明する。この回路は、ＵＮＩＨＩ規格
のＶＴＲフォーマットに対応している。入力Ｙ信号は、
Ａ／Ｄ変換器１に入力されてデジタル信号に変換され、
図２（ａ）に示したタイミングのデータ系列になる。

【００１６】また、入力Ｐ_B 、Ｐ_R 信号は、それぞれＡ
／Ｄ変換器２，３に入力されてデジタル信号に変換され
たのち、垂直ローパスフィルタ４，５を介して３Ｈ（Ｈ
は水平期間）分遅延され、図２（ｂ），（ｃ）に示した
タイミングのデータ系列になる。なお、図２に示された
番号は、それぞれ奇数フィールドの各ライン番号を示し
ている。

【００１７】Ａ／Ｄ変換器１の出力６は、セレクタ９，
１１のそれぞれ一端に入力され、セレクタ９，１１の他
端には、それぞれ垂直ローパスフィルタ４，５の出力
７，８が入力される。

【００１８】セレクタ９は、１Ｈ毎にＹ信号の偶数ライ
ンとＰ_B 信号の偶数ラインとを切り換えている。セレク
タ９の出力１０は、図２（ｄ）に示したタイミングのデ
ータ系列になる。

【００１９】セレクタ９の出力１０は、Ａチャンネルメ
モリを構成するフィールドメモリ１３〜１５に入力され
る。このとき、フィールドメモリ１３〜１５の書き込み
クロックも、入力データに対応して１Ｈ毎にＹ信号用と
Ｐ_B 信号用とが切り換えられる。

【００２０】セレクタ１１は、１Ｈ毎にＹ信号の奇数ラ
インとＰ_R 信号の奇数ラインとを切り換える。セレクタ
１１の出力は、図２（ｅ）に示したタイミングのデータ
系列になる。

【００２１】セレクタ１１の出力１２は、Ｂチャンネル
メモリを構成するフィールドメモリ１６〜１８に入力さ
れる。フィールドメモリ１６〜１８の書き込みクロック
も、入力データに対応して１Ｈ毎にＹ信号用とＰ_R 信号
用とが切り換えられる。このように各チャンネルメモリ
は、それぞれ３フィールド分のメモリブロックを持ち、
それぞれ書き込み及び読み出しが重ならないようにして
いる。以下、図３に示したタイミング図を参照して各チ
ャンネルメモリの読み出し側を説明する。

【００２２】各チャンネルメモリに書き込まれたデータ
は、ＴＣＩ信号用のクロックを用いて読み出される。図
３（ｆ），（ｇ）は、それぞれＡチャンネルメモリ出力
１９及びＢチャンネルメモリ出力２０のタイミング図を
示している。これにより、時間軸変換されたＴＣＩ信号
が得られる。

【００２３】ここで、ＵＮＩＨＩ規格のフォーマット
は、Ａチャンネルに、Ｐ_B 信号のみでなくＰ_R 信号も配
列されている。また、Ｂチャンネルに、Ｐ_R 信号のみで
なくＰ_B 信号も配列されている。従って、各チャンネル
メモリの出力段にそれぞれセレクタ２１，２２を設け、
Ａチャンネルメモリ、Ｂチャンネルメモリから読み出さ
れるＰ_B 信号、Ｐ_R 信号を交互に入れ替えている。図３
（ｈ），（ｉ）は、セレクタ２１，２２の出力信号２
３，２４を示している。信号２３，２４は、Ｄ／Ａ変換
器２５，２６を介してアナログ信号に変換される。これ
により、ＵＮＩＨＩ規格のフォーマットに対応したチャ
ンネルＡのＴＣＩ信号及びチャンネルＢのＴＣＩ信号が
導出される。図４はこの発明の映像信号再生処理回路の
再生処理回路の一実施例を示している。

【００２４】チャンネルＡ ＴＣＩ信号２９、チャンネ
ルＢ ＴＣＩ信号３０は、それぞれＡ／Ｄ変換器３１，
３２に入力されてデジタル信号に変換される。Ａ／Ｄ変
換器３１の出力３３は、Ａチャンネルメモリに入力さ
れ、Ａ／Ｄ変換器３２の出力３４は、Ｂチャンネルメモ
リに入力される。各チャンネルメモリの書き込みクロッ
クは、各チャンネルの入力ＴＣＩ信号に同期するように
して生成されたクロックが用いられる。

【００２５】各チャンネルメモリは、記録処理回路と同
様に、それぞれ３フィールド分のメモリブロックから構
成される。すなわち、Ａチャンネルメモリは、フィール
ドメモリ３５〜３７で構成され、Ｂチャンネルメモリ
は、フィールドメモリ３８〜４０で構成される。そし
て、各フィールドのメモリブロックの書き込み及び読み
出しが重ならないようにしている。以下、図５のタイミ
ング図を参照して説明する。

【００２６】各チャンネルメモリからは、輝度信号用と
色信号用とのクロックが１Ｈ毎に切り換えられた読み出
しクロックに従って読み出される。これにより、１Ｈ毎
に輝度信号と色信号とが交互に得られる。図５（ｊ），
（ｈ）は、それぞれＡチャンネルメモリの出力４１、Ｂ
チャンネルメモリの出力４２のタイミング図を示してい
る。

【００２７】Ａチャンネルメモリの出力４１は、セレク
タ４３，４４のそれぞれ一端に入力され、Ｂチャンネル
メモリの出力４２はセレクタ４３，４４のそれぞれ他端
に入力される。

【００２８】セレクタ４３，４４は、それぞれ入力デー
タを交互に切り換えて出力する。図５（ｌ），（ｍ）
は、それぞれセレクタ４３，４４の出力４５，４６のタ
イミング図を示している。図５（ｌ）に示した輝度信号
のデータは、ドロップアウト補償回路４７を介し、図５
（ｔ）に示したタイミングの再生Ｙ信号が得られる。

【００２９】また、図５（ｍ）に示した色信号のデータ
は、ライン番号の順序が正規の状態ではない。従って、
順序入替回路４９に入力してデータの順序を入れ替え、
図５（ｐ）に示した線順次色信号系列にしている。

【００３０】順序入替回路４９の出力は、ドロップアウ
ト補償回路５０を介して図５（ｑ）に示したデータ系列
となる。その後、垂直フィルタ５１を介して線順次色信
号が補間され、図５（ｒ），（ｓ）に示した再生Ｐ_B ，
Ｐ_R 信号が得られる。再生Ｙ信号、再生Ｐ_B ，Ｐ_R 信号
は、それぞれＤ／Ａ変換器４８，５２，５３に入力され
てアナログ信号に変換されてから導出される。

【００３１】以上説明したように、この発明に係わる映
像信号記録再生処理回路の記録処理回路、再生処理回路
において、時間軸変換用のチャンネルメモリを輝度信号
用と色信号用とで共有することができる。従って、フィ
ールドメモリ及びその制御回路の規模を小さくし、従来
に比べ半減することができる。

【００３２】

【発明の効果】以上説明した映像信号記録再生処理回路
によれば、ＴＣＩ信号を複数セグメントに分割した多チ
ャンネルに記録するＶＴＲ、特にＵＮＩＨＩ規格のフォ
ーマットを有するＶＴＲにおいて、時間軸変換用のチャ
ンネルメモリを輝度信号用と色信号用とで共有すること
ができる。従って、従来、各チャンネルに対し、それぞ
れ輝度信号用と色信号用とのメモリを設けていた場合に
比べ、ハードウエアの規模を半減することができ、大幅
なコストダウンが可能となる。

【図面の簡単な説明】

【図１】 この発明の映像信号記録処理回路の記録処理
回路の実施例を示すブロック図。

【図２】 図１に示した回路を構成するチャンネルメモ
リに書き込まれデータを示すタイミング図。

【図３】 図１に示した回路を構成するチャンネルメモ
リから読み出されるデータを示すタイミング図。

【図４】 この発明の映像信号再生処理回路の再生処理
回路の実施例を示すブロック図。

【図５】 図４に示した回路を構成するチャンネルメモ
リから読み出されるデータを示すタイミング図。

【図６】 映像信号記録処理の従来の記録処理回路を示
すブロック図。

【符号の説明】 １〜３，３１，３２…Ａ／Ｄ変換器、４，５，５１…垂
直フィルタ、９，１１，２１，２２，４３，４４…セレ
クタ、１３〜１８，３５〜４０…フィールドメモリ、２
５，２６，４８，５２，５３…Ｄ／Ａ変換器、４７，５
０…ドロップアウト補償回路、４９…順序入替回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 多チャンネルの時間圧縮多重信号を複数
   セグメントに分割記録するに際し、 輝度信号と第１の色差信号とを１水平期間毎に選択導出
   する第１のセレクタと、 前記輝度信号と第２の色差信号とを１水平期間毎に選択
   導出する第２のセレクタと、 前記第１のセレクタの前記輝度信号及び前記第１の色差
   信号を、各信号に対応したクロックに従い書き込み、前
   記時間圧縮多重信号に対応したクロックに従い読み出し
   時間軸変換された信号を得る複数のフィールドメモリか
   らなる第１のチャンネルメモリと、 前記第２のセレクタの前記輝度信号及び前記第２の色差
   信号を、各信号に対応したクロックに従い書き込み、前
   記時間圧縮多重信号に対応したクロックに従い読み出し
   時間軸変換された信号を得る複数のフィールドメモリか
   らなる第２のチャンネルメモリと、 前記第１のチャンネルメモリの出力のうち、前記第１の
   色差信号については前記第２の色差信号と交互に選択し
   て線順次化された第１の時間圧縮多重信号を導出する第
   ３のセレクタと、 前記第２のチャンネルメモリの出力のうち、前記第２の
   色差信号については前記第１の色差信号と交互に選択し
   て線順次化された第２の時間圧縮多重信号を導出する第
   ４のセレクタとを具備したことを特徴とする映像信号記
   録処理回路。
2. 【請求項２】 第１の時間圧縮多重信号を該時間圧縮多
   重信号に同期したクロックに従い１フィールド分書き込
   み、輝度信号及び線順次色信号に対応したクロックに従
   い１水平期間毎に読み出し時間軸逆変換された信号を得
   る第１のチャンネルメモリと、 第２の時間圧縮多重信号を該時間圧縮多重信号に同期し
   たクロックに従い１フィールド分書き込み、輝度信号及
   び線順次色信号に対応したクロックに従い１水平期間毎
   に読み出し時間軸逆変換された信号を得る第２のチャン
   ネルメモリと、 前記第１、第２のチャンネルメモリの出力を選択し前記
   輝度信号を導出する第１のセレクタと、 前記第１、第２のチャンネルメモリの出力を選択し前記
   線順次色信号を導出する第２のセレクタとを具備したこ
   とを特徴とする映像信号再生処理回路。