JPH0555214A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555214A JPH0555214A JP21515891A JP21515891A JPH0555214A JP H0555214 A JPH0555214 A JP H0555214A JP 21515891 A JP21515891 A JP 21515891A JP 21515891 A JP21515891 A JP 21515891A JP H0555214 A JPH0555214 A JP H0555214A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- semiconductor device
- width
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、凹部上の配線層を感光性耐エッチン
グ性膜を用いたパターニングにより形成する半導体装置
の製造方法に関し、凹部上以外の箇所に形成される配線
層とほぼ同じ幅の配線層をレジスト膜を用いたパターニ
ングにより凹部上に形成することができる半導体装置の
製造方法を提供することを目的とする。 【構成】内側にいくほど漸次深くなるテーパ形状を有す
る凹部17ａ，17ｂ，１６を被覆する金属膜１８上の感光
性耐エッチング性膜１９であって、凹部17ａ，17ｂ，１
６上に形成すべき配線層18ａ，18ｂの幅よりも広い幅の
パターン形成領域に選択的に露光光を照射した後、現像
して感光性耐エッチング性膜１９のパターン19ａを形成
する工程と、パターン19ａをマスクとして金属膜１８を
エッチング・除去し、配線層18ａ，18ｂを形成する工程
とを含み構成する。
グ性膜を用いたパターニングにより形成する半導体装置
の製造方法に関し、凹部上以外の箇所に形成される配線
層とほぼ同じ幅の配線層をレジスト膜を用いたパターニ
ングにより凹部上に形成することができる半導体装置の
製造方法を提供することを目的とする。 【構成】内側にいくほど漸次深くなるテーパ形状を有す
る凹部17ａ，17ｂ，１６を被覆する金属膜１８上の感光
性耐エッチング性膜１９であって、凹部17ａ，17ｂ，１
６上に形成すべき配線層18ａ，18ｂの幅よりも広い幅の
パターン形成領域に選択的に露光光を照射した後、現像
して感光性耐エッチング性膜１９のパターン19ａを形成
する工程と、パターン19ａをマスクとして金属膜１８を
エッチング・除去し、配線層18ａ，18ｂを形成する工程
とを含み構成する。
Description
【０００１】（目次） ・産業上の利用分野 ・従来の技術（図４，図５） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例（図１〜図３） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、凹部上の配線層を感光性耐
エッチング性膜を用いたパターニングにより形成する半
導体装置の製造方法に関する。
に関し、更に詳しく言えば、凹部上の配線層を感光性耐
エッチング性膜を用いたパターニングにより形成する半
導体装置の製造方法に関する。
【０００３】
【従来の技術】図４（ａ）〜（ｃ），図５（ｄ），
（ｅ）は、従来例の、感光性耐エッチング性膜としての
レジスト膜を用いたＡｌ膜のパターニングにより配線層
を形成する方法について説明する断面図である。
（ｅ）は、従来例の、感光性耐エッチング性膜としての
レジスト膜を用いたＡｌ膜のパターニングにより配線層
を形成する方法について説明する断面図である。
【０００４】図４（ａ）は、下部配線層を被覆して層間
絶縁膜を形成した後であって、上部配線層を形成する前
の状態を示す断面図で、図中符号１は半導体基板、２は
コンタクトホール３の形成された絶縁膜で、側壁の段差
による配線層等の断線を防止するため、開口部の形成後
にリフローして、内側にいくほど漸次深くなるテーパが
側壁に形成されている。４はコンタクトホール３を介し
て半導体基板１と接続されている下部配線層、５は下部
配線層４を被覆して形成された層間絶縁膜である。この
とき、コンタクトホール４の上部の層間絶縁膜５にはコ
ンタクトホール３の凹部に対応して凹部７が生じてい
る。
絶縁膜を形成した後であって、上部配線層を形成する前
の状態を示す断面図で、図中符号１は半導体基板、２は
コンタクトホール３の形成された絶縁膜で、側壁の段差
による配線層等の断線を防止するため、開口部の形成後
にリフローして、内側にいくほど漸次深くなるテーパが
側壁に形成されている。４はコンタクトホール３を介し
て半導体基板１と接続されている下部配線層、５は下部
配線層４を被覆して形成された層間絶縁膜である。この
とき、コンタクトホール４の上部の層間絶縁膜５にはコ
ンタクトホール３の凹部に対応して凹部７が生じてい
る。
【０００５】まず、このような状態で、層間絶縁膜５上
に上部配線層となるＡｌ膜６を形成した後、レジスト膜
８を形成する。次に、上部配線層を形成するため、露光
マスク９を介在させてレジスト膜８に選択的に露光光を
照射し、形成すべき上部配線層の幅に必要なシフト量と
縮小露光時にはその縮小率を加味した幅を有するマスク
パターン１０をレジスト膜７に転写する（図４
（ｂ））。
に上部配線層となるＡｌ膜６を形成した後、レジスト膜
８を形成する。次に、上部配線層を形成するため、露光
マスク９を介在させてレジスト膜８に選択的に露光光を
照射し、形成すべき上部配線層の幅に必要なシフト量と
縮小露光時にはその縮小率を加味した幅を有するマスク
パターン１０をレジスト膜７に転写する（図４
（ｂ））。
【０００６】次いで、レジスト膜８を現像してレジスト
膜のパターン８ａを形成した（図４（ｃ））後、このレ
ジスト膜のパターン８ａをマスクとしてＡｌ膜６をエッ
チング・除去すると、上部配線層６ａが形成される（図
５（ｄ））。なお、図５（ｅ）は上面図で、図５（ｄ）
は図５（ｅ）のＡ−Ａ線断面図となっている。
膜のパターン８ａを形成した（図４（ｃ））後、このレ
ジスト膜のパターン８ａをマスクとしてＡｌ膜６をエッ
チング・除去すると、上部配線層６ａが形成される（図
５（ｄ））。なお、図５（ｅ）は上面図で、図５（ｄ）
は図５（ｅ）のＡ−Ａ線断面図となっている。
【０００７】
【発明が解決しようとする課題】ところで、コンタクト
ホール余裕部を除く全ての範囲で一定の幅になるべきレ
ジスト膜のパターン８ａは、凹部７上で幅が細くなる。
ホール余裕部を除く全ての範囲で一定の幅になるべきレ
ジスト膜のパターン８ａは、凹部７上で幅が細くなる。
【０００８】これは、図４（ｂ）に示すように、上部か
ら入射した露光光がレジスト膜８の下のＡｌ膜６の表面
で反射して、再び露光光を照射すべきでない、残存すべ
きレジスト膜８の内部に戻ってくるためであると推定さ
れる。即ち、コンタクトホール３の側壁はテーパを有す
るので、テーパの上部を覆うＡｌ膜６の表面は、斜め上
部の露光光を照射すべきでない、残存すべきレジスト膜
８の方を向いている。従って、Ａｌ膜６の表面で反射し
た露光光は、残存すべきレジスト膜８の境界部分であっ
て露光光を照射すべきでないレジスト膜を照射すること
になるためである。
ら入射した露光光がレジスト膜８の下のＡｌ膜６の表面
で反射して、再び露光光を照射すべきでない、残存すべ
きレジスト膜８の内部に戻ってくるためであると推定さ
れる。即ち、コンタクトホール３の側壁はテーパを有す
るので、テーパの上部を覆うＡｌ膜６の表面は、斜め上
部の露光光を照射すべきでない、残存すべきレジスト膜
８の方を向いている。従って、Ａｌ膜６の表面で反射し
た露光光は、残存すべきレジスト膜８の境界部分であっ
て露光光を照射すべきでないレジスト膜を照射すること
になるためである。
【０００９】このため、このレジスト膜のパターン８ａ
をマスクとして形成される上部配線層６ａも、レジスト
膜のパターン８ａと同様に、凹部７上で幅が細くなり、
抵抗の増大や断線の原因となるという問題がある。
をマスクとして形成される上部配線層６ａも、レジスト
膜のパターン８ａと同様に、凹部７上で幅が細くなり、
抵抗の増大や断線の原因となるという問題がある。
【００１０】本発明は、かかる従来の問題点に鑑みてな
されたもので、テーパを有する凹部上で、凹部上以外の
箇所に形成される配線層と同じ幅の配線層をレジストパ
ターンを用いたパターニングにより形成することができ
る半導体装置の製造方法を提供することを目的とするも
のである。
されたもので、テーパを有する凹部上で、凹部上以外の
箇所に形成される配線層と同じ幅の配線層をレジストパ
ターンを用いたパターニングにより形成することができ
る半導体装置の製造方法を提供することを目的とするも
のである。
【００１１】
【課題を解決するための手段】上記課題は、第１に、内
側にいくほど漸次深くなるテーパ形状を有する凹部を被
覆する金属膜の上の感光性耐エッチング性膜であって、
前記凹部上に形成すべき配線層の幅よりも広い幅のパタ
ーン形成領域に選択的に露光光を照射した後、現像して
前記感光性耐エッチング性膜のパターンを形成する工程
と、該パターンをマスクとして前記金属膜をエッチング
・除去し、配線層を形成する工程とを有することを特徴
とする半導体装置の製造方法によって達成され、第２
に、前記パターン形成領域の幅は、少なくとも前記凹部
を被覆するような幅になっていることを特徴とする請求
項１記載の半導体装置の製造方法によって達成され、第
３に、前記凹部は、ビアホール又はコンタクトホールの
上部に位置することにより、生じているものであること
を特徴とする請求項１又は請求項２記載の半導体装置の
製造方法によって達成される。
側にいくほど漸次深くなるテーパ形状を有する凹部を被
覆する金属膜の上の感光性耐エッチング性膜であって、
前記凹部上に形成すべき配線層の幅よりも広い幅のパタ
ーン形成領域に選択的に露光光を照射した後、現像して
前記感光性耐エッチング性膜のパターンを形成する工程
と、該パターンをマスクとして前記金属膜をエッチング
・除去し、配線層を形成する工程とを有することを特徴
とする半導体装置の製造方法によって達成され、第２
に、前記パターン形成領域の幅は、少なくとも前記凹部
を被覆するような幅になっていることを特徴とする請求
項１記載の半導体装置の製造方法によって達成され、第
３に、前記凹部は、ビアホール又はコンタクトホールの
上部に位置することにより、生じているものであること
を特徴とする請求項１又は請求項２記載の半導体装置の
製造方法によって達成される。
【００１２】
【作用】本発明の半導体装置の製造方法によれば、内側
にいくほど漸次深くなるテーパを有する凹部上、例えば
コンタクトホールやビアホール上で、配線層を形成する
ための金属膜の表面が、斜め上部の露光光を照射すべき
でない、残存すべき感光性耐エッチング性膜の方を向い
ているため、金属膜の表面で反射した露光光が入射領域
よりも外側に広がって戻ってきても、凹部上に形成すべ
き配線層の幅よりも広い幅のパターン形成領域以外の領
域に選択的に露光光を照射しているので、残存すべき感
光性耐エッチング性膜までは反射光の侵入を防止するこ
とができる。
にいくほど漸次深くなるテーパを有する凹部上、例えば
コンタクトホールやビアホール上で、配線層を形成する
ための金属膜の表面が、斜め上部の露光光を照射すべき
でない、残存すべき感光性耐エッチング性膜の方を向い
ているため、金属膜の表面で反射した露光光が入射領域
よりも外側に広がって戻ってきても、凹部上に形成すべ
き配線層の幅よりも広い幅のパターン形成領域以外の領
域に選択的に露光光を照射しているので、残存すべき感
光性耐エッチング性膜までは反射光の侵入を防止するこ
とができる。
【００１３】特に、凹部を覆うようなパターン形成領域
幅にしておけば、露光光を照射する領域では金属膜の表
面はほぼ平坦になっているので、反射光が隣接領域に殆
ど侵入しない。従って、残存すべき感光性耐エッチング
性膜への反射光の侵入を確実に防止することができる。
幅にしておけば、露光光を照射する領域では金属膜の表
面はほぼ平坦になっているので、反射光が隣接領域に殆
ど侵入しない。従って、残存すべき感光性耐エッチング
性膜への反射光の侵入を確実に防止することができる。
【００１４】
【実施例】図１（ａ）〜（ｃ）は、本発明の実施例の、
レジスト膜を用いたＡｌ膜のパターニングにより上部配
線層を形成する方法について説明する断面図である。
レジスト膜を用いたＡｌ膜のパターニングにより上部配
線層を形成する方法について説明する断面図である。
【００１５】図１（ａ）は、下部配線層を被覆して層間
絶縁膜を形成した後であって、上部配線層を形成する前
の状態を示す断面図で、図中符号１１は半導体基板、１
２はコンタクトホール13ａ，13ｂの形成された膜厚約50
00ÅのＰ，Ｂを含むSiO2膜からなる絶縁膜で、コンタク
トホール13ａ，13ｂの側壁の段差による下部配線層14
ａ，14ｂ等の断線を防止するため、開口部の形成後にリ
フローして側壁が内側にいくほど漸次深くなるようなテ
ーパ状に形成されている。なお、このテーパの形成され
る領域の幅はほぼ絶縁膜１２の膜厚程度である。14ａ，
14ｂは絶縁膜１２上に形成された膜厚約5000ÅのＡｌ膜
等からなる下部配線層で、コンタクトホール13ａ，13ｂ
を介して半導体基板１１や半導体基板１１の表面に形成
されたソース／ドレイン（Ｓ／Ｄ）領域層等の拡散領域
層と接続されている。１５は下部配線層14ａ，14ｂを被
覆して形成された膜厚約5000Åの層間絶縁膜で、下部配
線層14ａ上にビアホール（凹部）１６が形成されてい
る。このビアホール１６は、上記と同様な理由で開口部
の形成後に準異方性エッチングにより側壁が内側にいく
ほど漸次深くなるようなテーパ状に形成されている。ま
た、層間絶縁膜１５を成長時に若干平坦化効果があるた
め、層間絶縁膜１５の形成直後の状態に比較して、表面
の平坦性は改善されているが、コンタクトホール13ａ，
13ｂの上部では依然として内側に行くほど漸次深くなる
凹部17ａ，17ｂが残存している。
絶縁膜を形成した後であって、上部配線層を形成する前
の状態を示す断面図で、図中符号１１は半導体基板、１
２はコンタクトホール13ａ，13ｂの形成された膜厚約50
00ÅのＰ，Ｂを含むSiO2膜からなる絶縁膜で、コンタク
トホール13ａ，13ｂの側壁の段差による下部配線層14
ａ，14ｂ等の断線を防止するため、開口部の形成後にリ
フローして側壁が内側にいくほど漸次深くなるようなテ
ーパ状に形成されている。なお、このテーパの形成され
る領域の幅はほぼ絶縁膜１２の膜厚程度である。14ａ，
14ｂは絶縁膜１２上に形成された膜厚約5000ÅのＡｌ膜
等からなる下部配線層で、コンタクトホール13ａ，13ｂ
を介して半導体基板１１や半導体基板１１の表面に形成
されたソース／ドレイン（Ｓ／Ｄ）領域層等の拡散領域
層と接続されている。１５は下部配線層14ａ，14ｂを被
覆して形成された膜厚約5000Åの層間絶縁膜で、下部配
線層14ａ上にビアホール（凹部）１６が形成されてい
る。このビアホール１６は、上記と同様な理由で開口部
の形成後に準異方性エッチングにより側壁が内側にいく
ほど漸次深くなるようなテーパ状に形成されている。ま
た、層間絶縁膜１５を成長時に若干平坦化効果があるた
め、層間絶縁膜１５の形成直後の状態に比較して、表面
の平坦性は改善されているが、コンタクトホール13ａ，
13ｂの上部では依然として内側に行くほど漸次深くなる
凹部17ａ，17ｂが残存している。
【００１６】まず、このような状態で、層間絶縁膜１５
上に上部配線層となる膜厚約10000Å（１μｍ) の Ａ
ｌ膜１８を形成した後、Ａｌ膜１８の上にレジスト膜
（感光性耐エッチング性膜）１９を形成する。このと
き、コンタクトホール13ａ，13ｂの上部のＡｌ膜１７は
凹部17ａ，17ｂと対応して凹んでいる。また、ビアホー
ル１６上部のＡｌ膜１７も同様に凹んでいる（図１
（ｂ））。
上に上部配線層となる膜厚約10000Å（１μｍ) の Ａ
ｌ膜１８を形成した後、Ａｌ膜１８の上にレジスト膜
（感光性耐エッチング性膜）１９を形成する。このと
き、コンタクトホール13ａ，13ｂの上部のＡｌ膜１７は
凹部17ａ，17ｂと対応して凹んでいる。また、ビアホー
ル１６上部のＡｌ膜１７も同様に凹んでいる（図１
（ｂ））。
【００１７】次に、上部配線層を形成するため、露光マ
スク２０を介在させてレジスト膜１９に選択的に露光光
を照射し、マスクパターン21ａ，21ｂをレジスト膜１９
に転写する。このとき、凹部17ａ，17ｂ及びビアホール
１６上に残存すべきレジストパターンに対応するマスク
パターン21ａ，21ｂは、凹部17ａ，17ｂ及びビアホール
１６上に形成すべき上部配線層の幅よりも広い幅であっ
て、凹部17ａ，17ｂ及びビアホール１６のテーパ部分が
完全に被覆されるように絶縁膜１２の膜厚及び層間絶縁
膜１５の膜厚程度コンタクトホール13ａ，13ｂ及びビア
ホール１６下部の開口幅よりも大きくしてあり、このマ
スクパターン21ａ，21ｂに対応する遮光領域（パターン
形成領域）以外の領域に選択的に露光光を照射してい
る。従って、凹部17ａ，17ｂ及びビアホール１６上で、
Ａｌ膜１８の表面が斜め上部の、露光光を照射すべきで
ない、残存すべきレジスト膜１９の方を向いているた
め、Ａｌ膜１８の表面で反射した露光光が入射領域より
も外側に広がって戻ってきても、残存すべきレジスト膜
１９への反射光の侵入を確実に防止することができる
（図１（ｂ））。
スク２０を介在させてレジスト膜１９に選択的に露光光
を照射し、マスクパターン21ａ，21ｂをレジスト膜１９
に転写する。このとき、凹部17ａ，17ｂ及びビアホール
１６上に残存すべきレジストパターンに対応するマスク
パターン21ａ，21ｂは、凹部17ａ，17ｂ及びビアホール
１６上に形成すべき上部配線層の幅よりも広い幅であっ
て、凹部17ａ，17ｂ及びビアホール１６のテーパ部分が
完全に被覆されるように絶縁膜１２の膜厚及び層間絶縁
膜１５の膜厚程度コンタクトホール13ａ，13ｂ及びビア
ホール１６下部の開口幅よりも大きくしてあり、このマ
スクパターン21ａ，21ｂに対応する遮光領域（パターン
形成領域）以外の領域に選択的に露光光を照射してい
る。従って、凹部17ａ，17ｂ及びビアホール１６上で、
Ａｌ膜１８の表面が斜め上部の、露光光を照射すべきで
ない、残存すべきレジスト膜１９の方を向いているた
め、Ａｌ膜１８の表面で反射した露光光が入射領域より
も外側に広がって戻ってきても、残存すべきレジスト膜
１９への反射光の侵入を確実に防止することができる
（図１（ｂ））。
【００１８】次いで、レジスト膜１９を現像してレジス
トパターン19ａ，19ｂを形成した（図１（ｃ））後、こ
のレジストパターン19ａ，19ｂをマスクとしてＡｌ膜１
８をエッチング・除去すると、上部配線層18ａ，18ｂが
形成される。このとき、残存すべきレジスト膜１９への
反射光の侵入を防止しているので、現像により形成され
たレジストパターン19ａ，19ｂは、従来のような凹部17
ａ，17ｂ及びビアホール１６上での幅の細りを防止し
て、所望の幅のレジストパターン19ａ，19ｂを形成する
ことができる。
トパターン19ａ，19ｂを形成した（図１（ｃ））後、こ
のレジストパターン19ａ，19ｂをマスクとしてＡｌ膜１
８をエッチング・除去すると、上部配線層18ａ，18ｂが
形成される。このとき、残存すべきレジスト膜１９への
反射光の侵入を防止しているので、現像により形成され
たレジストパターン19ａ，19ｂは、従来のような凹部17
ａ，17ｂ及びビアホール１６上での幅の細りを防止し
て、所望の幅のレジストパターン19ａ，19ｂを形成する
ことができる。
【００１９】その後、レジストパターン19ａ，19ｂをマ
スクとして下のＡｌ膜１８をエッチング・除去して、上
部配線層18ａ，18ｂを形成する（図２（ｄ））。なお、
図２（ｅ）は上面図で、図２（ｄ）は図２（ｅ）のＢ−
Ｂ線断面図である。また、図２（ｅ）に示すように、ビ
アホール１６の下の下部配線層１４ａは、ビアホール１
６の位置合わせに余裕をもたせるため、部分的に中が広
げられている。
スクとして下のＡｌ膜１８をエッチング・除去して、上
部配線層18ａ，18ｂを形成する（図２（ｄ））。なお、
図２（ｅ）は上面図で、図２（ｄ）は図２（ｅ）のＢ−
Ｂ線断面図である。また、図２（ｅ）に示すように、ビ
アホール１６の下の下部配線層１４ａは、ビアホール１
６の位置合わせに余裕をもたせるため、部分的に中が広
げられている。
【００２０】以上のように、本発明の実施例の半導体装
置の製造方法によれば、残存すべきレジスト膜１９への
反射光の侵入を確実に防止することができるので、現像
により形成されたレジストパターン19ａ，19ｂは、従来
のような凹部17ａ，17ｂ及びビアホール１６上での幅の
細りを防止して、所望の幅のレジストパターン19ａ，19
ｂを形成することができる。これにより、上部配線層18
ａ，18ｂの細りを防止して、上部配線層18ａ，18ｂの断
線や電気抵抗の増大等の障害を低減することができる。
置の製造方法によれば、残存すべきレジスト膜１９への
反射光の侵入を確実に防止することができるので、現像
により形成されたレジストパターン19ａ，19ｂは、従来
のような凹部17ａ，17ｂ及びビアホール１６上での幅の
細りを防止して、所望の幅のレジストパターン19ａ，19
ｂを形成することができる。これにより、上部配線層18
ａ，18ｂの細りを防止して、上部配線層18ａ，18ｂの断
線や電気抵抗の増大等の障害を低減することができる。
【００２１】なお、上記の実施例では、凹部17ａ，17ｂ
及びビアホール１６を覆うようなパターン形成領域幅に
しているが、凹部17ａ，17ｂ及びビアホール１６のテー
パの傾斜角度により適度なパターン形成領域幅とするこ
とができる。
及びビアホール１６を覆うようなパターン形成領域幅に
しているが、凹部17ａ，17ｂ及びビアホール１６のテー
パの傾斜角度により適度なパターン形成領域幅とするこ
とができる。
【００２２】また、凹部17ａ，17ｂとしてコンタクトホ
ール13ａ，13ｂ上の凹部17ａ，17ｂに上部配線層18ａ，
18ｂを形成する場合に本発明を適用しているが、ビアホ
ール上の層間絶縁膜の上の凹部に上部配線層を形成する
場合に本発明を適用することもできる。
ール13ａ，13ｂ上の凹部17ａ，17ｂに上部配線層18ａ，
18ｂを形成する場合に本発明を適用しているが、ビアホ
ール上の層間絶縁膜の上の凹部に上部配線層を形成する
場合に本発明を適用することもできる。
【００２３】更に、コンタクトホール13ａ，13ｂやビア
ホール１６のテーパ形状として、図３（ａ）〜（ｃ）に
示す種々の形状のものに適用することができる。
ホール１６のテーパ形状として、図３（ａ）〜（ｃ）に
示す種々の形状のものに適用することができる。
【００２４】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、内側に行くほど深くなるテーパを有す
る凹部上で、配線層を形成するための金属膜の表面が傾
斜しているため、金属膜の表面で反射した露光光が入射
領域よりも外側に広がって戻ってきても、凹部上に形成
すべき配線層の幅よりも広い幅のパターン形成領域を設
けているので、幅の細りを防止して感光性耐エッチング
性膜のパターンを露光・現像により形成することができ
る。
造方法によれば、内側に行くほど深くなるテーパを有す
る凹部上で、配線層を形成するための金属膜の表面が傾
斜しているため、金属膜の表面で反射した露光光が入射
領域よりも外側に広がって戻ってきても、凹部上に形成
すべき配線層の幅よりも広い幅のパターン形成領域を設
けているので、幅の細りを防止して感光性耐エッチング
性膜のパターンを露光・現像により形成することができ
る。
【００２５】従って、従来の様な凹部上での配線層の幅
の細りによる配線層の断線や電気抵抗の増大を防止する
ことができる。
の細りによる配線層の断線や電気抵抗の増大を防止する
ことができる。
【図１】本発明の実施例の半導体装置の製造方法につい
て説明する断面図（その１）である。
て説明する断面図（その１）である。
【図２】本発明の実施例の半導体装置の製造方法につい
て説明する断面図（その２）である。
て説明する断面図（その２）である。
【図３】本発明の他の実施例に適用されるコンタクトホ
ールやビアホールの形状について説明する断面図であ
る。
ールやビアホールの形状について説明する断面図であ
る。
【図４】従来例の半導体装置の製造方法について説明す
る断面図（その１）である。
る断面図（その１）である。
【図５】従来例の半導体装置の製造方法について説明す
る断面図（その２）である。
る断面図（その２）である。
１１ 半導体基板、 １２ 絶縁膜、 13ａ，13ｂ コンタクトホール、 14ａ，14ｂ 下部配線層、 １５ 層間絶縁膜、 １６ ビアホール、 17ａ，17ｂ 凹部、 １８ Ａｌ膜（金属膜）、 18ａ，18ｂ 上部配線層、 １９，19ａ，19ｂ レジスト膜（感光性耐エッチング成
膜）、 ２０ 露光マスク、 21ａ，21ｂ マスクパターン。
膜）、 ２０ 露光マスク、 21ａ，21ｂ マスクパターン。
Claims (3)
- 【請求項１】 内側にいくほど漸次深くなるテーパ形状
を有する凹部を被覆する金属膜の上の感光性耐エッチン
グ性膜であって、前記凹部上に形成すべき配線層の幅よ
りも広い幅のパターン形成領域に選択的に露光光を照射
した後、現像して前記感光性耐エッチング性膜のパター
ンを形成する工程と、 該パターンをマスクとして前記金属膜をエッチング・除
去し、配線層を形成する工程とを有すること特徴とする
半導体装置の製造方法。 - 【請求項２】 前記パターン形成領域の幅は、少なくと
も前記凹部を被覆するような幅になっていることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記凹部は、ビアホール又はコンタクト
ホールの上部に位置することにより、生じているもので
あることを特徴とする請求項１又は請求項２記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21515891A JPH0555214A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21515891A JPH0555214A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555214A true JPH0555214A (ja) | 1993-03-05 |
Family
ID=16667621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21515891A Withdrawn JPH0555214A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11366493B2 (en) | 2015-09-30 | 2022-06-21 | Apple Inc. | Input devices incorporating biometric sensors |
-
1991
- 1991-08-27 JP JP21515891A patent/JPH0555214A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11366493B2 (en) | 2015-09-30 | 2022-06-21 | Apple Inc. | Input devices incorporating biometric sensors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174347A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
| US5508133A (en) | Photo mask | |
| JPH0555214A (ja) | 半導体装置の製造方法 | |
| JPH0249010B2 (ja) | ||
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| JP2778996B2 (ja) | 半導体装置の製造方法 | |
| US6737200B2 (en) | Method for aligning a contact or a line to adjacent phase-shifter on a mask | |
| US4772569A (en) | Method for forming oxide isolation films on french sidewalls | |
| JPH0577287B2 (ja) | ||
| JP3141891B2 (ja) | 半導体装置の製造方法 | |
| KR100367744B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| JPH07326674A (ja) | 多層配線形成方法 | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| KR20050104088A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR20010035686A (ko) | 반도체 소자의 마스크 정렬 키 형성방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS63292649A (ja) | 半導体装置の製造方法 | |
| JP2000277524A (ja) | 高アスペクト比パターンの形成方法 | |
| KR20080100682A (ko) | 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법 | |
| JPH08316309A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |