JPH0555156A - シリコン半導体基板中への砒素ドーピング方法 - Google Patents

シリコン半導体基板中への砒素ドーピング方法

Info

Publication number
JPH0555156A
JPH0555156A JP3355262A JP35526291A JPH0555156A JP H0555156 A JPH0555156 A JP H0555156A JP 3355262 A JP3355262 A JP 3355262A JP 35526291 A JP35526291 A JP 35526291A JP H0555156 A JPH0555156 A JP H0555156A
Authority
JP
Japan
Prior art keywords
arsenic
silicon
alkyl
doping
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3355262A
Other languages
English (en)
Inventor
Helmuth Treichel
トライヒエル ヘルムート
Bernhard Neureither
ノイライター ベルンハルト
Dieter Fuchs
フクス デイーター
Rainer Braun
ブラウン ライナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0555156A publication Critical patent/JPH0555156A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 溝状のコンデンサメモリセル（ＤＲＡＭｓ）
を製造するに当り、急勾配のドーピング側面を有する特
定の基板ドーピングのために使用され、一層好ましい熱
勘定及び改良された基板ウェーハによって特徴づけられ
る方法を得ることにある。 【構成】 拡散源として気相からのオゾン活性化熱分解
（ＣＶＤ法）により析出された砒素珪酸ガラス層を使用
する形式の、シリコン基板への特定の砒素ドーピング法
において、分解用出発物質として酸素含有異素有機珪素
及び砒素化合物又は相応する珪素−砒素化合物を使用す
る。ＡｓＳＧ層を３８０〜４４０℃の温度でまた１０3
〜１０5 Ｐａの圧力で析出させ、その後砒素をＡｓＳＧ
層から焼結により基板に擦入し、最後のＡｓＳＧ層を除
去する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシリコン半導体基板に、
有利には基板内のエッチングにより形成した高い縦横比
を有する溝の側壁及び底面に、拡散源としてこの溝内に
析出させた、砒素拡散後に除去される砒素珪酸ガラス層
を使用して、一定の砒素ドーピングを実施する方法に関
する。
【０００２】
【従来の技術】この種の方法は欧州特許出願公開第０２
７１０７２号明細書から公知である。
【０００３】高集積デバイス、例えば４又は１６Ｍｂｉ
ｔ−ＤＲＡＭの現像に際して、コンデンサメモリセルの
平坦なセルはその所要面積が大き過ぎることから、次第
に高縦横比ａ（ａ＝セルの深さ対セルの直径比）を有す
る溝セル（トレンチセル）に取って代わられている。メ
モリセルの実装密度を更に高めるためまたその際記憶容
量を維持するために縦横比≧３の溝が製造されており、
この場合未来の６４Ｍに対しては約１０の縦横比を達成
しなければならない。
【０００４】このトレンチセルの使用は特に、各セルを
出来る限り狭い間隔で互いに配列し得ることから面積利
得、すなわち高い集積密度をもたらす。トレンチセルを
緊密に実装することによってその電気特性が損なわれな
いようにするためには、第１の下方コンデンサ電極のｎ
+ ドーピング（砒素）が溝を高い表面濃度及び僅かな侵
入深度で囲んでいることが重要である。この急勾配のド
ーピング側面は後のトレンチセル内での電気火花（パン
チスルー）を回避するために必要である。
【０００５】欧州特許出願公開第０２７１０７２号明細
書からは、ドーパントとしての砒素をトレンチ内に出来
る限り調和して析出させた砒素珪酸ガラス（ＡｓＳＧ）
からなる補助層から、次の高温工程（焼結）によりシリ
コン基板内に拡散導入することによって適切なドーピン
グを達成し得ることが公知である。この場合析出された
補助層はドーパント砒素を電極の後ｎ+ ドーピングに比
べて極めて高い濃度で含むことから、気相から直接ドー
ピングする（注入法）場合のように、シリコン内で局部
的な濃度変動が生じることはない。この公知方法は６５
０〜７５０℃の比較的高い温度で実施し、珪素化合物と
してのＴＥＯＳ及び砒素化合物としてのＴＥＡｓａｔを
熱分解用出発物質として使用する。析出は通常のＬＰＣ
ＶＤ装置（低圧化学蒸着）内で行う。砒素はｎ+ 型の導
電領域を得るためのドーパントとしては燐よりも優れて
いる。なぜならその４分の１も短い拡散距離が各トレン
チの間隔を一層短くし得るからである。
【０００６】特に珪素、硼素及び酸素を予め規定された
割合で分子中に含むこの種の有機化合物から硼素含有珪
酸ガラス層をＬＰＣＶＤ析出させる方法は欧州特許出願
公開第０３３９３８５号明細書から公知である。この析
出もまた温度約７００℃で実施する。
【０００７】ドーピングのために析出させる層にはその
縁部被覆及び同調性に関して常に一層高い要件が設定さ
れること並びに公知方法のすべてが例えば砒素化合物の
大量消費又はＡｓＳＧ中への結晶成分の析出等に関して
いくつかの問題点を有することを除いた場合にも、より
大きなウェーハ直径を使用することが次第に望まれて来
ていることに伴う問題点は存在する。
【０００８】横型又は縦型反応器を用いてＬＰＣＶＤ法
で実施するＡｓＳＧ析出を基礎とするすべての方法が、
出来るだけ高い層均一性及び均質な析出に関する要求を
高いウェーハ処理量（例えば１００ウェーハ／バッチ）
と同時に満足し得るのは、ウェーハ直径が１５０ｍｍを
越えない場合のみである。従って一層大きなウェーハ直
径は、結晶障害による欠陥縁チップの量が減少すること
から所望される。更にこの場合には、縁部にあり従って
使用した写真技術により部分的に形成されるに過ぎない
チップのパーセンテージも減少する。
【０００９】各結晶は成長後一連の損傷箇所（例えば空
位又は転移）を、結晶直径が大きいほどＣＶＤ法の枠内
での熱処理に際してその数を一層増すことを考慮すべき
である。この種の損傷箇所の発生を最小に留めるために
は、ウェーハ直径が大きくなるにつれてその加熱及び冷
却時間を延長しなければならず、これはまたウェーハ処
理量にマイナスに作用する（処理時間は約３時間から約
５時間に延長される）。一般に、いずれの場合にも次の
高温工程が不可欠であるにもかかわらず、ＣＶＤ処理で
の析出温度は下げる必要がある。前者は少なくとも総体
的に一層好ましい熱勘定をもたらす。
【００１０】しかしウェーハ直径の増大（例えば２００
ｍｍ）は必然的に加熱及び冷却処理時間を延長しまた熱
勘定を総体的に好ましくないものとする。ウェーハが大
きくなるにつれて、熱に起因する結晶応力及び転位の危
険性は増大し、これは慎重なすなわち緩やかな加熱を強
要する。更に反応器のいわゆるボート内に位置するウェ
ーハの全表面にわたって均一な析出を得ることは益々困
難になる。一層大きなウェーハ直径及び約７００℃の温
度での長い処理時間にもかかわらず十分なウェーハ処理
量を得るには、極めて大量のウェーハを同時に処理しな
ければならない。しかしこれは通常の反応器では不可能
であり、最適にガスを供給しまたガスを分配するための
付加的な複雑な装置を用いた場合にのみ可能であるに過
ぎず、この場合例えば出来る限り高い層均一性等の要件
を考慮すべきである。
【００１１】異素有機物質、特にＴＥＯＳからなるドー
プされた又はドープされていないＳｉＯ2 層を析出する
ために、オゾンを酸化剤として使用することは公知であ
り、例えばニシモト（Ｙ．Ｎｉｓｈｉｍｏｔｏ）その他
の論文「Ｄｉｅｌｅｃｔｒｉｃ Ｆｉｌｍ Ｄｅｐｏｓ
ｉｔｉｏｎ Ｂｙ Ａｔｍｏｓｈｅｒｉｃ Ｐｒｅｓｓ
ｕｒｅ ａｎｄ Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃ
ＶＤ Ｕｓｉｎｇ ＴＥＯＳ Ｏｚｏｎｅ ａｎｄ Ｎ
ｅｗ Ｏｒｇａｎｏｍｅｔａｌｌｉｃ Ｄ−ｏｐｉｎｇ
Ｓｏｕｒｃｅｓ」Ｐｒｏｃ．ｏｆ ｔｈｅ ＩＥＥＥ
ＶＭＩＣＣｏｎｆ．（１９８９年）、第３８２頁〜第
３８９頁及びリー（Ｐ．Ｌｅｅ）その他の論文「Ｓｕｂ
−ａｔｍｏｓｐｈｅｒｉｃ ｃｈｅｍｉｃａｌ ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ（ＳＡＣＶＤ） ｏｆ Ｔ
ＥＯＳ−Ｏｚｏｎｅ ＵＳＧ ａｎｄ ＢＰＳＧ」 Ｐ
ｒｏｃ．ｏｆ ｔｈｅ ＩＥＥＥ ＶＭＩＣ Ｃｏｎ
ｆ．（１９９０年）、第３９６頁〜第３９８頁に記載さ
れている。有機分子のオゾン活性化分解は表面触媒反応
（熱基板表面でのＯ3 の崩壊）として直接基板上で行わ
れ、他の方法では得ることのできない析出層の縁部被覆
及び同調性が得られる。処理パラメータとしては温度約
４００℃まで及び圧力８０００Ｐａ〜８００００Ｐａが
提案されている。この方法は特に多珪素層とアルミニウ
ム層との間に誘電薄膜を製造するのに用いられる。温度
に敏感なアルミニウム導電路によって、温度は約４００
℃までの温度に限定しなければならない。
【００１２】上記の各論文には例えばドープされた不活
性化層のオゾン活性化析出の問題は言及されているが、
拡散源として使用する補助層を用いてシリコン基板をド
ープする際にオゾンを使用することが可能か否かまた場
合によってはどのように使用するのかという技術的にま
ったく異なる問題については述べられていない。特に導
電路面間の絶縁層として又は不活性化層として使用可能
のドープされたすべてのＳｉＯ2 層は基板中に所望の特
性を有するドーピングを得るためには決して使用するこ
とができない。
【００１３】
【発明が解決しようとする課題】本発明の課題は同調性
の均一にドープされた砒素珪酸ガラス層の析出により、
シリコン半導体基板への次の拡散処理による所望の砒素
ドーピングを、２００ｍｍ以上のウェーハ直径の場合に
も経済的に実施することができ、また更に全体的に一層
好ましいか又は低廉な熱勘定によって特徴づけられる、
先に記載した形式の方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明によればこの課題
は、先に記載した形式の方法において砒素珪酸ガラス層
を、ａ） 気相からオゾン活性化熱分解（ＣＶＤ法）に
より、ｂ） 酸素を含有する異素有機珪素化合物及び酸
素を含有する異素有機砒素化合物を、ｃ） ３８０〜４
４０℃の温度で析出させ、ｄ） その際圧力を１０3 Ｐ
ａ〜１０5 Ｐａの範囲に調整することによって解決され
る。
【００１５】本発明におけるこの課題のもう１つの解決
手段は、上記の特徴ｂ）において、珪素原子又は砒素原
子を予め規定された割合で含む酸素含有異素有機珪素−
砒素化合物から出発する点において相異なる方法であ
る。本発明の他の実施態様、特に適当な物質群の選択並
びに溝状のコンデンサメモリセルを製造するために本発
明方法を使用することは請求項２以下の対象である。
【００１６】
【作用効果】本発明では、ＡｓＳＧ析出中の減少した温
度負荷によって高収率がまた短縮された処理時間によっ
てウェーハ処理量の増加が可能である。酸素含有珪素
（及び砒素）化合物を使用することによって、分子中の
Ｓｉ−Ｏ短距離秩序を析出するＡｓＳＧ層の構造物に移
転しまたこの強度に表面制御された反応によりＡｓＳＧ
層の最適な縁部被覆及び同調性を得ることが可能とな
り、その結果まずＡｓＳＧ層の、次いでその後にシリコ
ン基板の均一で、再生可能のドーピングが達成される。
析出時の温度は、オゾンが熱基板表面で十分に迅速に崩
壊し、これにより表面触媒的に作用し得るように調整す
る。ＡｓＳＧ層の質を実質的に共同して決定するオゾン
濃度（これは一次的に使用したオゾン源に左右される）
は、処理時間にも影響を及ぼす圧力の選択によって簡単
に広範囲にわたって調整することができる。
【００１７】
【実施例】次ぎに本発明を２つの実施例及び溝内に析出
させた砒素珪酸ガラス層を有するメモリセルの溝を略示
する図面に基づき詳述する。
【００１８】図１は、窒化珪素層２で被覆され、珪素か
らなる基板１にエッチングされた、例えば幅１μｍ及び
深さ４μｍの溝５を示すものである。欧州特許出願公開
第０３３９３８５号明細書の第１図に示された装置に類
似する装置内で、この溝５を含む基板ウェーハ１、２を
開放ボート上で、例えばテトラエチルオルトシリケート
＝ＴＥＯＳのような珪素化合物及び砒素化合物例えば砒
酸トリエチル＝ＴＥＡｓａｔを分解させることにより砒
素珪酸ガラス層３で被覆する。従来使用された方法の代
わりにＡｓＳＧ３を３８０℃〜４００℃の温度で析出さ
せ、オゾン活性化熱分解法により製造する。この層の塗
布は慣用の平行板反応器中で１０3 Ｐａ〜１０5 Ｐａの
処理圧で行う。この場合蒸発した各有機反応体を互いに
別々にキャリアガス（ヘリウム、窒素又は酸素）を用い
て反応器に導き、まずガス圧注法（シャワーヘッド）で
オキシダント・オゾン（Ｏ3 ）と合わせる。この場合代
表的な有機成分の蒸発温度及びキャリアガス量は次の通
りである： ＴＥＯＳ：２５℃〜６０℃／３００ｓｃｃｍ〜２０００
ｓｃｃｍ、Ｈｅ又はＯ2 ＴＥＡｓａｔ：２５℃〜４０℃／１００ｓｃｃｍ〜１０
００ｓｃｃｍ、Ｈｅ又はＮ2 。
【００１９】オゾンの流量は５００ｓｃｃｍ〜２５００
ｓｃｃｍの間で可変である。この場合オゾン濃度は酸素
中５〜１５容量％である。ＡｓＳＧ層の応力及び均一性
に好ましい影響を及ぼすために付加的に酸素を０〜２０
００ｓｃｃｍの量で反応に配合することができる。
【００２０】装置（１、２、３、５）を１０００℃に加
熱することによって、砒素原子を基板１に拡散させる
（矢印４参照）。Ｎ2 ／Ｏ2 雰囲気（９：１）中で約６
０分間焼結した後、ドライブ−イン−プロセスを終了さ
せる。ドーピング原子の擦入及び後の湿式エッチングは
前記の欧州特許出願公開第０２７１０７２号明細書から
公知である。
【００２１】珪素−砒素化合物例えば砒酸トリス（トリ
エチルシリル）＝ＴＴＥＳＡｓを出発物質として使用す
る場合、次の代表的な蒸発温度及びキャリアガス量を提
示することができる： ＴＴＥＳＡｓ：２５℃〜９０℃／３００ｓｃｃｍ〜３０
００ｓｃｃｍ、Ｈｅ又はＮ2 。
【００２２】唯一の化合物を出発物質として使用するこ
とから、処理技術的に特に簡単な析出が達成され、また
特に均一にドーピングされた質的に改良されたＡｓＳＧ
層が得られる。
【００２３】析出すべきＡｓＳＧ層の珪素−砒素の割合
の特定の調整を、珪素、砒素又はＳｉ−Ｏ−Ａｓ化合物
を適切に選択することによってまた珪素の基Ｒを改変す
ることによって可能にする、析出に際して使用される物
質群は例えば次のものである。
【００２４】Ｉ．珪素化合物： １．Ｓｉ（ＯＲ）4 （Ｒ＝アルキル） 例えばＳｉ（ＯＣ2 Ｈ5 ）4 テトラエチルオルトシリケ
ート＝ＴＥＯＳ ２．Ｓｉ（ＯＲ）3 Ｒ′（Ｒ＝アセトキシ、アルキル、
Ｒ′＝Ｈ、アルキル） 例えばエチル（トリアセトキシ）シラン
【化１】 ３．（ＲＲ′ＳｉＯ）4 （Ｒ、Ｒ′＝Ｈ、アルキル） 例えば（ＨＣＨ3 ＳｉＯ）4 テトラメチルシクロテトラ
シロキサン
【００２５】ＩＩ．砒素化合物： １．Ａｓ（ＯＲ）3 （Ｒ＝アルキル） 例えばＡｓ（ＯＣ2 Ｈ5 ）3 亜砒酸トリエチル＝ＴＥＡ
ｓｉｔ ２．Ｏ＝Ａｓ（ＯＲ）3 （Ｒ＝アルキル） 例えばＯ＝Ａｓ（ＯＣ2 Ｈ5 ）3 砒酸トリエチル＝ＴＥ
Ａｓａｔ
【００２６】ＩＩＩ．Ｓｉ−Ｏ−Ａｓ化合物： １．（Ｒ3 ＳｉＯ）3 Ａｓ（Ｒ＝Ｈ、アルキル） 例えば亜砒酸トリス（トリメチルシリル）
【化２】 ２．（Ｒ3 ＳｉＯ）3 Ａｓ＝Ｏ（Ｒ＝Ｈ、アルキル） 例えば砒酸トリ（トリメチルシリル）
【化３】
【００２７】上記の物質群の各化合物は非臨界的でかつ
容易に取り扱うことができる。
【００２８】砒素ドーピングＡｓＳＧの高さは同様に処
理パラメータを変えることによって調整することができ
る。代表的な処理パラメータは次の通りである： 温度：３８０℃〜４４０℃ 処理圧：１０2 〜１０5 蒸発温度：２５℃〜６０℃（珪素化合物） ２５℃〜６０℃（砒素化合物） ２５℃〜９０℃（Ｓｉ−Ｏ−Ａｓ化合物） キャリアガス量：３００〜２０００ｓｃｃｍ Ｈｅ又は
Ｏ2 （珪素化合物） １００〜１０００ｓｃｃｍ Ｈｅ又はＯ2 （砒素化合
物） ３００〜３０００ｓｃｃｍ Ｈ2 又はＯ2 （Ｓｉ−Ｏ−
Ａｓ化合物） Ｏ3 流量：５００〜２５００ｓｃｃｍ Ｏ3 濃度：６〜１５容量％（Ｏ2 中） Ｏ2 流量：０〜２０００ｓｃｃｍ。
【図面の簡単な説明】
【図１】本発明の実施例を説明するための略図。
【符号の説明】
１ 基板 ２ 窒化珪素層 ３ 砒素珪酸ガラス層 ５ 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルンハルト ノイライター アメリカ合衆国 12524 ニユーヨーク フイツシユキル グリーンヒル 18 シー (72)発明者 デイーター フクス ドイツ連邦共和国 8000 ミユンヘン 50 ウイツテンベルガーシユトラーセ 16 (72)発明者 ライナー ブラウン ドイツ連邦共和国 8000 ミユンヘン 90 クラインフエルトシユトラーセ ２

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 シリコン半導体基板に、有利には基板内
    のエッチングにより形成した高い縦横比を有する溝の側
    壁及び底面に、拡散源としてこの溝内に析出させた、砒
    素拡散後に除去される砒素珪酸ガラス層を使用して、一
    定の砒素ドーピングを実施する方法において、この砒素
    珪酸ガラス層を ａ） 気相からオゾン活性化熱分解（ＣＶＤ法）によ
    り、 ｂ） 酸素を含有する異素有機珪素化合物及び酸素を含
    有する異素有機砒素化合物を、 ｃ） ３８０〜４４０℃の温度で析出させ、 ｄ） その際圧力を１０3 Ｐａ〜１０5 Ｐａの範囲に調
    整する ことを特徴とするシリコン半導体基板中への砒素ドーピ
    ング方法。
  2. 【請求項２】 珪素化合物を以下の物質群： Ｓｉ（ＯＲ）4 （置換基Ｒ＝アルキル） Ｓｉ（ＯＲ）3 Ｒ′（置換基Ｒ＝アセトキシ又はアルキ
    ル、Ｒ′＝Ｈ又はアルキル） （ＲＲ′ＳｉＯ）4 （置換基Ｒ、Ｒ′＝Ｈ又はアルキ
    ル） の１つから選択することを特徴とする請求項１記載の方
    法。
  3. 【請求項３】 砒素化合物を以下の物質群： Ａｓ（ＯＲ）3 （置換基Ｒ＝アルキル） Ｏ＝Ａｓ（ＯＲ）3 （置換基Ｒ＝アルキル） の１つから選択することを特徴とする請求項１又は２記
    載の方法。
  4. 【請求項４】 シリコン半導体基板に、有利には基板内
    のエッチングにより形成した高い縦横比を有する溝の側
    壁及び底面に、拡散源としてこの溝内に析出させた、砒
    素拡散後に除去される砒素珪酸ガラス層を使用して、一
    定の砒素ドーピングを実施する方法において、この砒素
    珪酸ガラス層を ａ） 気相からオゾン活性化熱分解（ＣＶＤ法）によ
    り、 ｂ） 酸素を含有する異素有機珪素−砒素化合物（これ
    は珪素原子及び砒素原子を予め規定された割合で含む）
    を、 ｃ） ３８０〜４４０℃の温度で析出させ、 ｄ） その際圧力を１０3 Ｐａ〜１０5 Ｐａの範囲に調
    整する ことを特徴とするシリコン半導体基板中への砒素ドーピ
    ング方法。
  5. 【請求項５】 珪素−砒素化合物を以下の物質群： （Ｒ3 ＳｉＯ）3 Ａｓ（置換基Ｒ＝Ｈ又はアルキル） （Ｒ3 ＳｉＯ）3 Ａｓ＝Ｏ（置換基Ｒ＝Ｈ又はアルキ
    ル） の１つから選択することを特徴とする請求項４記載の方
    法。
  6. 【請求項６】 第１下方コンデンサ電極のｎ+ ドーピン
    グ（砒素）が溝を高い表面濃度及び僅かな侵入深度で囲
    んでいることを特徴とする、溝状コンデンサメモリセル
    （トレンチセル）の製造のため使用する請求項１ないし
    ５の１つに記載の方法。
JP3355262A 1990-12-21 1991-12-20 シリコン半導体基板中への砒素ドーピング方法 Withdrawn JPH0555156A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90125288A EP0491975A1 (de) 1990-12-21 1990-12-21 Verfahren zur Erzeugung einer definierten Arsendotierung in geätzten Gräben in Silizium-Halbleitersubstraten
AT90125288.2 1990-12-21

Publications (1)

Publication Number Publication Date
JPH0555156A true JPH0555156A (ja) 1993-03-05

Family

ID=8204885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3355262A Withdrawn JPH0555156A (ja) 1990-12-21 1991-12-20 シリコン半導体基板中への砒素ドーピング方法

Country Status (4)

Country Link
EP (1) EP0491975A1 (ja)
JP (1) JPH0555156A (ja)
KR (1) KR920013621A (ja)
IE (1) IE914499A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095093B2 (en) 2001-06-29 2006-08-22 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing a semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0977249A3 (en) * 1998-07-31 2003-07-16 International Business Machines Corporation An improved method of forming an arsenic silicon glass film onto a silicon structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
KR870000750A (ko) * 1985-06-14 1987-02-20 이마드 마하윌리 이산화실리콘 필름을 화학적으로 증기피복하는 방법
US4755486A (en) * 1986-12-11 1988-07-05 Siemens Aktiengesellschaft Method of producing a defined arsenic doping in silicon semiconductor substrates
CA1333146C (en) * 1987-04-10 1994-11-22 Andre Lagendijk Method of forming silicon dioxide glass films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095093B2 (en) 2001-06-29 2006-08-22 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
IE914499A1 (en) 1992-07-01
EP0491975A1 (de) 1992-07-01
KR920013621A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US7446366B2 (en) Process sequence for doped silicon fill of deep trenches
KR101193628B1 (ko) 저온 실리콘 화합물 증착
KR100234228B1 (ko) 초대규모 집적회로용의, 비소로 도핑된 매끄러운 다결정 실리콘층의 제조방법
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
US6313035B1 (en) Chemical vapor deposition using organometallic precursors
US7238613B2 (en) Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
JP2008523640A5 (ja)
JP4023865B2 (ja) 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置
JPH04213829A (ja) 半導体ウエハの段状表面にボイドを含まない酸化物層を形成する二段階法
JP3914362B2 (ja) タンタル酸化膜を備えたキャパシタ製造方法
KR19990045170A (ko) 요철상 폴리실리콘층의 형성방법 및 이 방법의 실시에 사용되는기판처리장치와 반도체 메모리디바이스
US5783257A (en) Method for forming doped polysilicon films
JPH0555156A (ja) シリコン半導体基板中への砒素ドーピング方法
JP2602375B2 (ja) 半導体ウェーハの段のある表面にドープされたポリシリコン層を形成する製法
US6245673B1 (en) Method of forming tungsten silicide film
KR100200888B1 (ko) 층간절연막의 형성방법
JPH03170676A (ja) 薄膜形成装置
KR960016220B1 (ko) 반도체 장치의 제조 방법
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
JP3159136B2 (ja) 半導体装置の製造方法
US5714406A (en) Method for forming film on semiconductor substrate by thermal CVD method
JP2519586B2 (ja) 半導体装置の製造方法およびその製造装置
KR20020060852A (ko) 어닐링장치의 서셉터 전처리방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311