JPH0555016A - セラミツク配線基板のトリミング方法 - Google Patents

セラミツク配線基板のトリミング方法

Info

Publication number
JPH0555016A
JPH0555016A JP3237188A JP23718891A JPH0555016A JP H0555016 A JPH0555016 A JP H0555016A JP 3237188 A JP3237188 A JP 3237188A JP 23718891 A JP23718891 A JP 23718891A JP H0555016 A JPH0555016 A JP H0555016A
Authority
JP
Japan
Prior art keywords
trimming
conductive pattern
ceramic
wiring board
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3237188A
Other languages
English (en)
Other versions
JP3029216B2 (ja
Inventor
Kanehisa Kitsukawa
兼久 橘川
Yoshiyuki Otake
佳幸 大嶽
Takao Kojima
孝夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP3237188A priority Critical patent/JP3029216B2/ja
Publication of JPH0555016A publication Critical patent/JPH0555016A/ja
Application granted granted Critical
Publication of JP3029216B2 publication Critical patent/JP3029216B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【目的】 ショートすることもなく、抵抗値を大きい方
向に調整ができ、また抵抗値のバラツキが少なくなり、
更に耐熱性に優れるセラミック配線基板のトリミング方
法を提供する。 【構成】 セラミック基板1a上に形成された最上層の
白金製厚膜導電パターン2aをレーザによりトリミング
する積層厚膜型セラミック配線基板のトリミング方法に
おいて、上記導電パターン2a上にはセラミック被覆層
3が形成され、該セラミック被覆層3の上から該セラミ
ック被覆層3の下層に位置する導電パターン2aを目掛
けてレーザを照射して、該導電パターン2aの一部を飛
散除去して抵抗を所望値に調整することを特徴とするセ
ラミック配線基板のトリミング方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック配線基板の
トリミング方法に関し、更に詳しく言えば、セラミック
被覆層を設けることによりショートすることもなく、抵
抗値を大きい方向に調整が可能、即ち所望の抵抗値が得
られるセラミック配線基板のトリミング方法に関するも
のである。本発明は温度センサ(自動車用触媒等)等に
利用される。
【0002】
【従来の技術】従来自動車用触媒の温度センサにはサー
ミスタ等の半導体の温度センサが使われていた。また、
白金は高精度な抵抗値の温度依存性を有するため、多く
の温度センサに使われている。そして、白金をセラミッ
ク基板上に同時焼成体として形成したものは温度係数が
安定している、耐熱性、耐蝕性が高い等の優れた性質を
持っている。
【0003】
【発明が解決しようとする課題】しかし、従来の半導体
の温度センサでは、素子ごとの抵抗値の温度依存性のバ
ラツキが大きく広い温度範囲による温度測定が難しい等
の欠点があった。また白金をセラミック基板上に同時厚
膜焼成体として形成したものに関しても、抵抗値のコン
トロールが難しく、常温時での抵抗値が低い等の欠点が
ある。一般にはスパッタ等により形成された白金薄膜が
用いられその厚みを薄くすることにより、抵抗値を大き
くするなどして用いられているが耐熱性が乏しいという
問題があった。また、印刷等による厚膜方式では、印刷
時のカスレ、ニジミ等の問題からパターン巾を0.15
mm以下にすることができず、より大きな抵抗を得るに
はパターン間距離を狭くすることが必要となった。こう
した場合、抵抗を調整するために、レーザトリミングを
実施するときに、図6に示すように、飛散した導電パタ
ーン粒子が隣接するパターン2a間に入り込み堆積さ
れ、ショートの原因ともなる問題もあった。
【0004】本発明は、上記欠点を克服するものであ
り、セラミック被覆層を設けることによりショートする
こともなく、抵抗値を大きい方向に調整ができ、また抵
抗値のバラツキが少なくなり、更に耐熱性に優れるセラ
ミック配線基板のトリミング方法を提供することを目的
とする。
【0005】
【課題を解決するための手段】本発明者らは、セラミッ
ク配線基板のトリミング方法において、ショートを防止
し、所望の抵抗値が得られるトリミング方法について種
々検討した結果、セラミック被覆層を設けることによ
り、この欠点が解消されることを見出して、本発明を完
成するに至ったのである。即ち、本発明のセラミック配
線基板のトリミング方法は、セラミック基板上に形成さ
れた導電パターンをレーザによりトリミングするセラミ
ック配線基板のトリミング方法において、上記導電パタ
ーン上にはセラミック被覆層が形成され、該セラミック
被覆層の上から該セラミック被覆層の下層に位置する導
電パターンを目掛けてレーザを照射して、該導電パター
ンの一部を飛散除去して抵抗を所望値に調整することを
特徴とする。
【0006】上記セラミック配線基板は、非積層型でも
よいし、薄膜導電パターンを有するものでもよいが、第
2発明に示すように、積層された厚膜導電パターンを有
する積層厚膜型セラミック配線基板であり、トリミング
する導電パターンは最上層の導電パターンであるとする
のが好ましい。この場合は、耐熱性に優れるし、高抵抗
とすることができ、且つ高機能化、小型化もできるため
である。
【0007】
【作用】レーザによるトリミング方法において、図1に
示すように、このレーザを導電パターンの所望部分に
(例えば、図3の線5a−c)に照射すると、局所的に
導電パターンの被照射部が高温化され、周りとの熱膨張
差によってその部分が粉砕され取り除かれる。そのた
め、所望パターンの中央にトリミング溝が形成され、導
電パターンとしては線幅が約半分で長さが約2倍の蛇行
状パターンとなるので、電流経路が細長くなり抵抗値が
上がる。レーザは短いパルス状の光で発射され、1回パ
ルスを発射するたびに抵抗値を測定し、目的の抵抗値に
なるまでトリミングが繰り返される。
【0008】本発明においては、導電パターンの上にセ
ラミック被覆層が形成されているので、この被覆層の上
から、この下にある導電パターンの一部をレーザにより
切除することにより、トリミングをする。従って、この
導電パターンから削除される飛散粒子がこの導電パター
ン間に堆積されることがないので、隣接するパターン線
間においてショートすることもない。
【0009】また、導電パターンが被覆層により覆われ
ているので、焼成時及びレーザ照射時において、加熱に
より白金製導電パターンが揮散することもないので、抵
抗値のバラツキも少ない。更に、レーザでトリミングす
るためには、被覆層の膜厚が200μm以下、好ましく
は100μm以下が好ましい。これは、200μmを越
えるとレーザを強く当てる必要があり、トリミング溝幅
が広くなってしまうため微調整が困難となり、またトリ
ミング時の発熱によりトリミング精度が悪くなるという
問題があるからである。
【0010】
【実施例】以下、実施例により図2〜4に基づいて本発
明を具体的に説明する。セラミック配線基板は、以下の
ようにして製造される。尚、焼成前と焼成後にの共通部
材については便宜上、同符号を付す。
【0011】まず、アルミナ;92重量%、他成分(M
gO、SiO2 、CaO);8重量%のグリーンシート
(厚さ;0.8mm)1a−j上に白金ペースト〔白金
ブラック2重量部:白金スポンジ1重量部、他にセラミ
ック材料(共生地)、ブチルカルビドール及び有機バイ
ンダーを含む。〕を印刷して、図1及び図2に示す所定
の厚膜パターン(厚さ;15〜30μm、2a、2b
等)を形成する。尚、2層目以降に積層されるグリーン
シート1b−j上のパターン(パターン巾;0.1〜
0.2mm、2b等)は蛇行状を示し、表面層のパター
ン2a(パターン巾;0.3〜0.4mm)は、トリミ
ングされた後に蛇行状パターンを示すものである。各、
線間隔は0.1〜0.4mmである。各層間の導通は、
図3及び図4に示すように、導電パターン(白金パター
ン又は単にパターンという。)下部のスルホール4にて
行う。いずれも、パターン長は50〜70mmである。
本実施例においては、抵抗値を大きくするため、上記各
グリーンシート10枚(1a−j)を積層する。尚、焼
成後の各シート抵抗が30mΩ〜100mΩ/□である
ものを積層することとする。この実施例は10層である
が、目的の抵抗に合わせてもっと違う積層数でもよい。
【0012】その後、上記表面層1a上に上記と同じセ
ラミックス組成物からなる被覆層(膜厚;20〜120
μm)3を印刷又は成形されたグリーンシートを積層圧
着することにより形成する。次に、上記一体物を大気
下、350℃で24時間、加熱して樹脂抜きをした後、
1600℃で2時間の焼成を大気下にて行って、図3及
び図4に示すセラミック配線基板を製造した。図4中、
4はスルーホールメタライズを示す。ここで焼成後の白
金パターンの膜厚は15μm、被覆層の膜厚は15〜1
00μmである。焼成後のこの配線基板の抵抗は、30
Ω〜700Ω/□である。
【0013】トリミングは、被覆層3の上から、最上層
のパターン2aにおいて図3の5に示す線〔上方(パタ
ーン根元部)から下方(パターン先端部)に向かう線〕
5a、5b、5c上に沿ってレーザを照射することによ
り行った。これにより蛇行状のパターンを形成する。こ
のトリミングをする装置は、ハイブリッドICの厚膜抵
抗トリミング用のレーザトリマであり、最大パワーが5
W、最大パルスショット数が30000回/秒である。
レーザロッドはYAGで波長1μmの赤外レーザ光を発
生する。ビーム径は50μmである。この装置を用い
て、パワー3W、パルスショット3000回/秒で実際
にトリミングを行った。図3に示すようなパターンで最
大にトリミングした所、全体として約10%の抵抗増加
を示した。更に、±5%のバラツキ範囲内にて調整する
ことができた。更に抵抗値全体を±1%のバラツキ範囲
内に調整することが可能である。
【0014】白金パターンは、比較的安定な物質である
が、酸化雰囲気中で1000℃以上の温度になると段々
と昇華してしまうので、実際には数μm以上のアルミナ
等からなるセラミック被覆を施すことにより抵抗の変化
をなくするとともに、レーザトリミング時のショートを
防止することができる。この場合、被覆層の厚さは20
0μm以下でないと、汎用のレーザトリマのパワーの最
大(5W)でも切除できなくなり、逆にそれ以上のパワ
ーで切断すると素子の機械的強度にも悪影響を及ぼすこ
ととなる。以上より、本実施例においては、汎用の装置
を用いて容易に且つ精度良くトリミングをすることがで
き、また白金パターンが揮散することもないので、抵抗
のバラツキも少なく、更に隣接するパターン線間におい
てショートすることもない。
【0015】尚、本発明においては、上記具体的実施例
に示すものに限られず、目的、用途に応じて本発明の範
囲内で種々変更した実施例とすることができる。即ち、
上記セラミック基板の形状、大きさ、その材料の種類、
グリーンシートの積層枚数、導電パターンの形状、膜
厚、パターン幅、パターン線間距離、更に、焼成後のシ
ート抵抗等は、種々選択できる。
【0016】
【発明の効果】本発明のセラミック配線基板のトリミン
グ方法によれば、容易に且つ精度良くトリミングをする
ことができ、抵抗値を大きい方向に調整することができ
る。また白金製導電パターンが揮散することもないの
で、抵抗値のバラツキも少なく、更に隣接するパターン
線間においてショートすることもない。
【図面の簡単な説明】
【図1】本発明においてセラミック配線基板のトリミン
グをしている状態を示す説明断面図である。
【図2】本実施例において各グリーンシートを積層しよ
うとする状態を示す説明図である。
【図3】本実施例においてトリミングする前のセラミッ
ク配線基板の平面図である。
【図4】図3に示すセラミック配線基板のA−A断面図
である。
【図5】本発明においてトリミング前の他のパターン形
状及びトリミング場所を説明する一部平面図である。
【図6】従来においてセラミック配線基板のトリミング
をしている状態を示す説明断面図である。
【符号の説明】
1 セラミック基板(グリーンシート) 2 導電パターン 3 セラミック被覆層 4 スルーホールメタライズ(スルーホール) 5 トリミングする場所(切除する線)。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板上に形成された白金製導
    電パターンをレーザによりトリミングするセラミック配
    線基板のトリミング方法において、 上記導電パターン上にはセラミック被覆層が形成され、
    該セラミック被覆層の上から該セラミック被覆層の下層
    に位置する導電パターンを目掛けてレーザを照射して、
    該導電パターンの一部を飛散除去して抵抗を所望値に調
    整することを特徴とするセラミック配線基板のトリミン
    グ方法。
  2. 【請求項2】 上記セラミック配線基板は、積層された
    厚膜導電パターンを有する積層厚膜型セラミック配線基
    板であり、トリミングする導電パターンは最上層の導電
    パターンである請求項1記載のセラミック配線基板のト
    リミング方法。
JP3237188A 1991-08-23 1991-08-23 セラミック配線基板のトリミング方法 Expired - Fee Related JP3029216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3237188A JP3029216B2 (ja) 1991-08-23 1991-08-23 セラミック配線基板のトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3237188A JP3029216B2 (ja) 1991-08-23 1991-08-23 セラミック配線基板のトリミング方法

Publications (2)

Publication Number Publication Date
JPH0555016A true JPH0555016A (ja) 1993-03-05
JP3029216B2 JP3029216B2 (ja) 2000-04-04

Family

ID=17011682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3237188A Expired - Fee Related JP3029216B2 (ja) 1991-08-23 1991-08-23 セラミック配線基板のトリミング方法

Country Status (1)

Country Link
JP (1) JP3029216B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7500780B2 (en) 2002-11-05 2009-03-10 Nitto Denko Corporation Flexible wired circuit board for temperature measurement
WO2015163278A1 (ja) * 2014-04-21 2015-10-29 京セラ株式会社 配線基板および測温体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7500780B2 (en) 2002-11-05 2009-03-10 Nitto Denko Corporation Flexible wired circuit board for temperature measurement
WO2015163278A1 (ja) * 2014-04-21 2015-10-29 京セラ株式会社 配線基板および測温体
JPWO2015163278A1 (ja) * 2014-04-21 2017-04-13 京セラ株式会社 配線基板および測温体

Also Published As

Publication number Publication date
JP3029216B2 (ja) 2000-04-04

Similar Documents

Publication Publication Date Title
US20030062984A1 (en) Thin film thermistor and method of adjusting reisistance of the same
US5233327A (en) Active resistor trimming by differential annealing
JP2003535466A (ja) 受動素子
JPH0555016A (ja) セラミツク配線基板のトリミング方法
JP2001076912A (ja) チップ抵抗器におけるレーザトリミング方法
JP3406405B2 (ja) ライン型加熱体及びその製造方法
US6998220B2 (en) Method for the production of thin layer chip resistors
JP3313772B2 (ja) セラミックヒータ
JP2889422B2 (ja) チツプ型サーミスタ及びその製造方法
JPH0831682A (ja) レーザマーキングする電子部品及びその製造方法
WO2010055841A1 (ja) サーミスタ及びその製造方法
RU2065143C1 (ru) Датчик температуры
JP3096122B2 (ja) サーミスタ及びその製造方法
JPH04147695A (ja) 抵抗内蔵型多層基板
JP2002008902A (ja) 抵抗部品及びその抵抗値調整方法
JPH0770378B2 (ja) 回路基板
JPH11162717A (ja) 厚膜抵抗体の形成方法
JP4395980B2 (ja) 厚膜抵抗体印刷基板の製造方法
JPH11150011A (ja) 厚膜抵抗体の形成方法
EP1414280A2 (en) The multilayer electronic substrate and its method of manufacturing
JPH01270301A (ja) 小型感温低抗器およびその製造方法
JPH05180702A (ja) 白金温度センサ
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPH05347205A (ja) 電子部品及び電子部品製造方法
JPS6119102A (ja) 厚膜印刷基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees