JPH0554114B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はグラフイツク・プロセツサ及びビツ
ト／ペル・リフレツシユ・バツフアを組込んだグ
ラフイツク表示装置に関する。

本発明は赤、青、及び緑ビツト・パターンを含
む３つのリフレツシユ・バツフアを使用するカラ
ー陰極線管（CRT）を含む表示装置に特に役に
立つ。リフレツシユ・バツフアは周期的にリフレ
ツシユ論理装置によつて走査され、CRTのスク
リーンを走査する赤、青、緑の電子ビームをオン
及びオフに転じている。リフレツシユ・バツフア
に記憶されるビツト・パターンはハードウエア及
びソフトウエアの混成であるグラフイツク・プロ
セツサによつてロードされる。

〔従来技術〕

初期のグラフイツク表示装置は通常大型CPU
によつて駆動されていたが、最近のグラフイツク
表示装置はマイクロプロセツサを使用している。
一般にソフトウエア・ルーチンを使用するとリフ
レツシユ・バツフア中にビツト・パターンを与え
る速度が遅くなるが、大型プロセツサでは処理速
度が速いために問題とはならなかつた。しかしな
がら、小型のプロセツサを使用する場合には速度
が問題となる。この目的のために、一部特殊即ち
専用ハードウエアを使用して、リフレツシユ、バ
ツフア中にベクトル及び弧を描く方法が提案され
た。

〔発明が解決しようとする問題点〕

本発明の目的は、本発明の目的は、陰影付けら
れた、あるいは充填された閉じた領域を高速で表
示し、かつ表示ミスが生じないようにすることに
ある。

本発明のさらなる目的は、輪郭データの他に余
分のデータを発生させること及び発生したデータ
を蓄積することなしに、表示ミスの発生を回避す
ることにある。

〔問題点を解決するための手段〕

本発明によるグラフイツク表示装置は、 ラスタ走査陰極線管表示装置と、 上記陰極線管表示装置をリフレツシユするため
に、所望のグラフイツク・イメージに対応するビ
ツト・パターンを保持するためのビツト−ペル・
リフレツシユ・バツフアと、 上記陰極線管表示装置上にて表示すべき閉じた
領域の輪郭線分を構成するペルの該表示装置上で
の配置を表わす輪郭ビツト・パターンを発生する
手段であつて、ブレゼンハム・アルゴリズムに従
つて各輪郭線分を構成するペルの上記表示装置上
での配置を表すビツト・パターンを発生し、該発
生されたビツト・パターンの中から所定の条件を
満たすものを選択することによつて、どの走査線
にも同一の輪郭線分を構成するペルが２つ以上含
まれることがなく、かつ輪郭線分を構成するペル
が含まれる走査線においてはその含まれるペルの
数は偶数であるという特徴を持つ、そのような輪
郭ビツト・パターンを発生する手段と、 上記輪郭ビツト・パターン発生手段によつて発
生された輪郭ビツト・パターンを保持するための
補助記憶装置と、 上記補助記録装置からデータを読み取り、上記
輪郭ビツト・パターンに基づいてリフレツシユ・
バツフアへデータを書き込む手段であつて、充填
されるべき領域内部であることを示すデータを提
供すべく、上記補助記憶装置から読み出される上
記輪郭ビツト・パターンの、走査線上で相隣接す
るペルに対応するビツト同士の排他的論理和を計
算し、一方のビツトの値を該計算結果で置き換え
ることを繰り返す手段 を具備する。

〔実施例〕

本発明はカラーCRTを使用するグラフイツク
表示装置に限定されないが以下これによつて説明
される。第２図の従来の代表的なグラフイツク表
示装置のCRTは３つの面、赤(R)、青(B)及び緑(G)
より成るビツト−ペル・リフレツシユ・バツフア
１よりリフレツシユされる。スクリーン上の各画
素（ペル）は（各々３原色の１つに対応する）３
ビツトによつて表わされ、これ等のビツトが夫々
の電子ビームのオンもしくはオフを制御する。リ
フレツシユ・バツフア１は写像型のものでもよく
そうでなくてもよい。写像型である時は、スクリ
ーン・リフレツシユ・アクセスとプロセツサ・ア
クセス間の衝突を解決するのに任意の論理装置が
使用される。バツフアは静的もしくは動的半導体
ランダム・アクセス・メモリ（RAM）で構成さ
れ得る。表示の属性に従つて各ペルにはより多く
のビツトを割当てる事ができる。

リフレツシユ・カウンタ２を含むリフレツシユ
論理装置は周期的にリフレツシユ・バツフア１を
アドレスし、その内容はバイト毎に並直列変換装
置３に読出され、装置３がＲ、Ｂ及びＧビデオ信
号をCRTに供給する。

リフレツシユ・バツフア１内に記憶されたビツ
ト・パターンはデータ・バス５に沿つてグラフイ
ツク・プロセツサ４の制御下にその中にロードさ
れ、アドレス・バス６上に指定されたアドレスを
与える。今日のグラフイツク・プロセツサはプロ
グラム制御の下に動作されるマイクロプロセツサ
より成る。これは必要な画像を表示するのに必要
なビツト・パターンを与え処理する。マイクロプ
ロセツサは理論的には任意の画像を形成できる
が、実際問題として複雑な画像は多くの計算及び
処理を必要とし、従つて作図の速度を上げるため
にはハードウエアの助けが必要になる。

第１図は領域の輪郭を描き、これ等の領域を所
望のカラーもしくは陰影でうめる速度を改善する
ためのハードウエアが与えられた本発明を示す。
第１図には第２図の並直列変換装置３及びグラフ
イツク・プロセツサ４は示されていない。なんと
なればこれ等の装置はグラフイツク・プロセツサ
が制御論理装置７及びアドレス・カウンタ８及び
９と直接インターフエースするとはいえ略そのま
ま保存されるからである。リフレツシユ・バツフ
ア１に加えて補助記憶装置１０が与えられてい
る。これには少なく共一つの平面分の記憶領域が
余分に必要とされるが、第１図では、該必要とさ
れる記憶領域が、３つのカラー面の延長部分をも
つて構成されている。すなわち、第１図では、３
つの面のそれぞれが余分に必要とされる記憶領域
の1/3を提供する。市販のRAMはしばしば表示
用リフレツシユ・バツフアに必要とされるよりも
大きな寸法を有するので、多くの場合RAMモジ
ユールに余分なコストを必要としない。例えば代
表的な市販のRAMモジユールは64K×１ビツト
（Ｋ＝1024）を有し、８ビツト・プロセツサとの
接続を容易にするために８個の群にわけられてい
る。720×512ペル表示装置の場合には、一つのカ
ラー面にわずか45K×８ビツトで十分である。従
つて24個の64K×１ビツトRAMが３個の45×８
リフレツシユ・バツフアに必要とされるすべての
記憶容量及び補助メモリ１０のための57K×８ビ
ツト容量を与える。

リフレツシユ・バツフア１をアドレスするリフ
レツシユ・カウンタ２に加えて２つのアドレス・
カウンタ８及び９が与えられている。アドレス・
カウンタ９は書込みアドレスを含み、輪郭を描く
（書込み）時に補助記憶装置１０を走査し、領域
充填時にリフレツシユ・バツフア１を走査するの
に使用される。アドレス・カウンタ８は読取りア
ドレスを含み領域充填（うめる）動作のために描
かれた輪郭を読取る時に補助領域１０を走査する
のに使用される。書込み及び読取りアドレスは同
じＹ成分を共有し、従つて、同じラスタ走査線を
アクセスする。読取り及び書込みサイクル中、バ
ツフア１及び補助メモリ１０は一時に１バイトず
つアドレスされる。

制御論理装置７はグラフイツク・プロセツサ
（第１図には示されず）の制御によつて動作し、
線１１によつてアドレス・カウンタ８及び９をイ
ンクレメントし、各サイクルの終りにはカウンタ
１２をデクレメントする事によつて連続した読取
り／書込みサイクルを通常遂行する。書込み動作
は書込イネーブル・バス１３により制御される。
これはバイト中のどのビツトが書込まれるかを示
す８ビツト・バスである。従つてこのバスのすべ
てのビツトがオンの時は、アドレスされたすべて
のビツトが書込まれる。もし１ビツトだけがオン
ならばバイト中のこのビツトだけが変更され、残
りのビツトは前の値に保持される。代表的な具体
化例はバス１３の各ビツトを対応する工業標準
2164の64K×1RAMの書込みイネールブ入力に接
続したものである。制御論理装置７は面選択線１
４によつてグラフイツク・プロセツサの制御の下
にどの面が読取られ書込まれるかを決定する。連
続的読取り／書込みサイクルはカウンタ１２が０
になる迄続きそして、カウンタ１２はラスタ走査
線の終りに動作を停止し、ここで補助記憶領域１
０は面を交替する。

データは制御論理装置７の制御の下にマルチプ
レクサ即ちミキサ１５及びデータ・バス１６によ
つて記憶装置１０及びリフレツシユ・バツフアに
読取られ書込まれる。以下詳細に説明されるが動
作について説明すると、グラフイツク・プロセツ
サは制御論理装置７を介して補助記憶装置１０中
に充填さるべき領域の輪郭を描き領域を必要に応
じて３つの面にまたがる様に分割する。補助記憶
装置１０中の各ラスタ線は制御論理装置７によつ
て一時に１バイト走査され、リフレツシユ・バツ
フア領域１中の対応するバイトに補助領域１０中
で輪郭が与えられた領域の内部に対応するパター
ンが書込まれる。領域の走査が進むにつれ、書込
みサイクルはリフレツシユ・バツフア１中にパタ
ーンの痕跡を残す。カウンタ１２はグラフイツ
ク・プロセツサによつて各走査線の開始時に充填
さるべき最大幅の領域がロードされ、走査は最後
の境界に達した後直ぐ終る様にされる。

より具体的に説明すると、充填さるべき領域の
輪郭は常に補助記憶装置１０中に描かれ、各走査
線は偶数個の境界ペルだけを含み、ビツト付加
（充填）が簡単にされる様にされる。領域を横切
る任意の走査線上では、充填さるべき領域の各部
分は２個の境界ビツトで画定され、ビツト加算論
理が第１及び第２ビツト間にビツトを加え、第３
及び第４ビツトがある場合には、それらの間にビ
ツトを加える。

第３図はグラフイツク・ビツト・バツフアのデ
ータ流の詳細を示している。不必要な説明を避け
るために第２図のグラフイツク・プロセツサ及び
並直列変換装置は図示されていないが、グラフイ
ツク・プロセツサは８ビツト幅の内部データ・バ
ス１７に接続され、並直列変換装置は８ビツト幅
のデータ・バス５に接続されている。第３図で第
１図と同一装置は同一参照番号が与えられてい
る。しかしながら第３図はデータの流れ図であ
り、第１図とは１対１の関係が存在しない。

リフレツシユ・バツフア１もしくは補助記憶装
置１０に記憶されるべきデータはデータ・レジス
タ１８中に保持され、８ビツト書込みイネーブル
（WE）線１３及び面選択線１４の制御によつて
書込みアドレス・レジスタ９によつて指定される
アドレスに記憶される。

ペル・カウンタ１９は領域の輪郭を描く時に書
込まれるべきバイト内のペルを決める３ビツト・
カウンタである。３線−８線変換装置がペル値を
８ビツト・バイトに変換する。８ビツト・バイト
は描かれるペルを表わすビツト位置に１ビツトを
含んでいる。パターン・レジスタ２１は領域の内
部の繰返される陰影パターンを画定する８ビツ
ト・レジスタである。ここで陰影パターンの１例
としては、ハーフトーン展示を行うための、“０”
と“１”が交互に現れるパターンをあげることが
できる。３線−８線変換装置２０及びミキサ１５
と同様に、その出力は内部データ・バス１７に選
択的にゲートされる。第５図に詳細に示された縁
充填論理装置２２はバス１７を介して補助記憶装
置１０から受取られるバイト中の縁画定ビツト間
に１ビツトを加える。縁充填論理装置２２の出力
はマスク・レジスタ２３へロードされる。マス
ク・レジスタ２３の内容は現在パターン・レジス
タ２１中に記憶された値とANDゲート２４にお
いてANDされ、その出力が書込みイネーブル線
１３の値となる。

補助記憶装置１０中に書込まれるペルはペル・
カウンタ１９及び書込みアドレス・カウンタ９に
よつて示される。予めマスク２３にすべて１をロ
ードしておく事によつて、輪郭に必要とされる各
ペルが書込みイネーブル・バス１３によつて書込
まれる。最初にレジスタ９によつて示される書込
みアドレスに記憶されたバイトを読出し、次にこ
のバイトの反転を書込みイネーブル・バス１３の
制御の下に同一アドレスに書戻す事によつてペル
の排他的ORモード書込みが達成される。この動
作の場合は、データ・レジスタ１８の反転出力が
記憶装置に通過される。線１４は所望の面を選択
するのに使用される。

第４図は第１図及び第３図に示された制御論理
装置７中の輪郭描写論理装置の詳細を示してい
る。輪郭描写論理装置はブレセンハム・アルゴリ
ズムに基づいている。このアルゴリズムの詳細は
1965年刊IBM System Journal、第４巻、第１
号、第25乃至30頁のJ.E.Bresenham著の論文
“Algorithm for computer control of ａ
digital plotter”に説明されているが、簡単に説
明すると、これは２点間の理想的直線に近似する
点をプロツトするものである。次の点に至るには
２種類の移動だけ、即ち（直線の勾配に依存し
て）対角線方向もしくは垂直／水平方向だけが許
されている。現在の点と理想線の距離を示す誤差
項が記憶され、移動は誤差項を最小にする方向に
行われる。

第４図において、レジスタ２５は誤差項を含
み、これは各線描写動作の開始時に、Intel8051
（登録商標）の如きマイクロプロセツサによつて
構成される事が好ましいグラフイツク・プロセツ
サによつて線２６を介して初期設定される。レジ
スタ２７及び２８も動作の開始時に夫々正及び負
の値を有する符号付き定数Ａ及びＢがロードされ
る。これ等の定数は描かれる線の勾配（及び画素
のピツチ）に依存して、マイクロプロセツサによ
り計算される。加算器２９はレジスタ２５からの
現在の誤差項を選択器３０に従つてレジスタ２７
中の定数Ａもしくはレジスタ２８中の定数Ｂと加
える。次の移動が対角線に沿つて行われるのであ
れば定数Ａが使用され、もし次の移動がＸもしく
はＹ軸に沿つて行われるのであれば定数Ｂが使用
される。加算器２９の出力は線３１に沿つて誤差
項レジスタ２５にロードされる。レジスタ２５の
出力３２が誤差項の符号を示している。

各線（ベクトル）の描写動作の開始時に、グラ
フイツク・プロセツサはレジスタ３３，３４及び
３５を線３６，３７及び３８に沿つてロードす
る。レジスタ３３は線が描かれる八方位を示す３
ビツト数を含んでいる（この八方位は第７図に示
されている）。八方位数を表わす３ビツトは線の
Ｙ値の符号、Ｘ値の符号及び線がＸもしくはＹの
どちらに偏つているかを示している。カウンタ３
４にはペルの線の長さを表わす計数がロードさ
れ、各点がプロツトされる時にデクレメントされ
る（補助記憶装置１０中の面の境界にまたがるベ
クトルは本発明のハードウエアによつて描かれる
前に標準のクリツピング・アルゴリズムを使用し
て２つのベクトルに分割されなければならない事
に注意されたい）。レジスタ３５は制御ビツトが
ロードされる３つの段３９，４０及び４１を有す
る。段３９中の制御ビツトは非縁（辺）ペルを禁
止し、段４０中の制御ビツトは最終のペルを禁止
し、段４１中の制御ビツトは最初のペル（既に禁
止されたペルを除く）を禁止するのに使用され
る。カウンタ３４の出力４２はカウンタの値が０
になつた時に論理１を占め、ANDゲート４３に
接続され、又反転器４４を介してANDゲート４
５に接続されている。レジスタ段３９，４０及び
４１の出力４６，４７及び４８は夫々ANDゲー
ト４５，４３及び４９に接続されている。AND
ゲート４９の他の入力は最初のペルを示すための
遅延ラツチ５１に接続された反転器５０から誘導
される。このラツチのためのクロツクは最初の縁
を画定するペルに遭遇した時（ANDゲート４５
の出力によつて示される）に付勢される。

方向制御論理装置５２はレジスタ３３からの八
方位情報及び線３２に沿つてレジスタ２５中の誤
差項の符号を受取り、次の移動方向を計算する。
その出力５３，５３ａ，５４及び５４ａは夫々次
の方向がＸ方向であるか、もしそうならばそれが
＋ve方向もしくは−ve方向であるか、或いはＹ
方向であるか、もしそうならば＋ve方向である
か−ve方向であるかを示す。出力５４は反転器
５５に接続されている。反転器５５の出力は、
ANDゲート４５に対する３番目の入力となる。
ANDゲート４３，４５，４９の出力は、ORゲー
ト５６に接続されている。ORゲート５６の出力
５７を用いることにより、ブレゼンハム・アルゴ
リズムだけを適用するならば輪郭であると判定さ
れるペルに対応するビツトのうちのあるものにつ
いて、補助記憶装置１０への書込みが禁止され
る。

第４図の禁止論理装置の目的は補助記憶装置１
０中に描かれている境界線が第５図に詳細に示さ
れている第３図の縁充填論理装置２２に対してあ
いまいでない事を保証するためのものである。次
の４つの規則が守られる。第１に非像画定ペルが
禁止される。第２にすべてのベクトルは西(W)方向
に引かれる。第３に一番南のペルが禁止される。
第４にペルは排他的ORモードで描かれる。方向
制御論理装置５２はすべてのＸに偏向した線を一
般に西方向に描き、規則２に従い、或る線は反転
しなくてはならない。規則１及び２はＹに片寄つ
た線では守る必要がない。規則２に従う反転の後
は、規則３は線が北(N)方向に引かれる時は最初の
ペルを禁止する事によつて行われ、南(S)方向に引
かれる時は最後のペルを禁止する事によつて守ら
れる。規則３及び４は局所的に最北の最大値及び
最南の最小値が描かれない事を保証する。即ち最
小値は全く描かれず、最南の最小値は２度描かれ
るので排他的OR規則４の下に消される。

第５図は詳細に第３図の縁充填論理装置２２を
示している。８個の排他的ORゲート５８乃至６
５の夫々の出力はマスク・レジスタ２３の８段６
６乃至７３に接続されている。排他的ORゲート
５８乃至６５のバス１７に沿つて補助記憶装置１
０から読取られたバイトを受取る。排他的ORゲ
ート５８に受取られるビツトはバイト中の最左ビ
ツトを表わす、排他的ORゲート６５に受取られ
るビツトはバイトの最右ビツトを表わす。ゲート
５８を除く各排他的ORゲートは他の入力に、直
ぐ左側の位置の出力を受取り、排他的ORゲート
５８はその他の入力としてマスク・レジスタの段
７３の出力を受取る。マスク・レジスタ２３の出
力は（パターン・レジスタ２１とANDされて）、
リフレツシユ・バツフア１への書込みイネーブル
を付勢するのに使用される。マスク・レジスタは
前後縁トリガ型もしくはマスタ・スレーブ型のも
のであり、各ラツチの出力は入力データがオフに
なる迄は変更されない。線７５は各走査線の開始
時にレジスタを初期設定する、即ちすべて０を挿
入するのに使用される。

各バイドか補助記憶装置１０から受取られる
時、縁充填論理装置２２はビツトを左の境界の右
のビツト位置に加える。ビツトは次の非０バイト
が受取られる迄ビツトを加え続け、非０バイトが
受取られると、ビツトは右の境界を表わすビツト
迄挿入される。この走査線上では他の非０バイト
（もし残つていれば）が受取られる迄はこれ以上
ビツトは挿入されず、受取られると、論理装置は
再びビツトを境界画定ビツトの右のマスタ・レジ
スタに挿入し始める。

各走査線上には偶数個の境界画定ビツトが存在
しなければならない事に注意されたい。なんとな
れば、そうでない場合には論理装置がビツトを走
査線の終りに付加するからである。又各境界は唯
１ビツトで表わされなければならない。なんとな
れば、そうでない場合には充填領域中にギヤツプ
が残されるからである。リフレツシユ・バツフア
の一部分から他の部分へコピーを行う場合には、
排他的ORゲートがオフされる。図示されない変
形においては、制御論理装置７には０バイト検出
器が組込まれ、領域の境界外部の補助記憶装置１
０の急速な走査が可能にされ、補助記憶装置１０
から空のバイトをリフレツシユ記憶装置１に書込
む必要が避けられる。

第６図はどの様にしてダイアモンド状の領域が
描かれ、充填されるかを示し、又線描写及び領域
充填規則を示している。第６図では点０，６、１
６，１０、２２，６及び１６，０間に引かれたダ
イアモンドを充填する事が望まれている。これ等
の点間の理想的直線は実線で示されている。しか
しながら、表示装置はラスタ走査表示装置である
ので点のマトリツクスだけがアドレスできる。第
６図のドツトはブレセンハムのアルゴリズムを使
用して発生し得る理想線に対する近似線を表わし
ている。しかしながら、上述の如く或るビツトは
禁止され、これ等は十字を有するドツトで表わさ
れている。

グラフイツク・プロセツサによつて要請される
如く、線は実線の矢印７６から矢印７９の方向に
描かれて示されているけれども、点０，６及び１
６，１０、１６，０及び２２，６を結合する線７
６及び７７はＸ方向に片寄つた線であり、規則２
によつて総体的に西方向、即ち破線の矢印８０及
び８１によつて示された方向に計算される。十字
を有さないドツトによつて表わされる輪郭が８ビ
ツト・バイトの列として補助記憶装置１０に記憶
され、一点鎖線がバイトの境界を表わしている。
矢印８０，７９，７８及び８１によつて表わされ
たベクトルを描く手法の詳細を説明し、規則の効
果を示す事にする。矢印８０によつて表わされた
ベクトルでは点８２の記憶が禁止される。なんと
なればこれは縁（辺）をなすペルでないからであ
る。点８３は最初の（像画定）ペルとしてドツト
が付されている。同様に点８４，８５及び８６も
線画定ペルとしてドツトが付されている。点８７
は最後のペルであり、又一番南のペルであるから
（ベクトルは南も向いている）ベクトルを描く際
には禁止される。

矢印７９を表わすベクトルをプロツトする際に
はペル８８は非縁ペルであるがために禁止され、
ペル８９は最初の（縁画定）ペルであり、従つて
最南のペル（ベクトルは北方向をも向いている）
であるがために禁止される。ペル９０乃至９４は
プロツトされるが、これ等の右側のペルは非縁画
定ペルであるので禁止される。しかしながら、ペ
ル８７はベクトル７９上のものとしてプロツトさ
れる。なんとなればこれはベクトルの最南のもの
でないからである。

ベクトル７８を描く場合にはペル９５乃至１０
０は描かれるが、ペル８８は最南に当るため再び
禁止される。ベクトル８１を上述の規則に従つて
描く場合には、ペル９５は最南に当るために重ね
て描かれる事はない。従つてこのペルは補助記憶
装置１０中に残され、排他的OR規則によつて除
去される事はない。ペル１０１及び１０２は非縁
画定ペルとして禁止される。ペル８２は（ベクト
ル８０を描く最に非縁画定ペルとして前に禁止さ
れるので）ベクトル８１の最後のペルとして描か
れる。

この領域を充填する場合には、多くのバイトが
順次読出され、縁充填論理装置２２に供給され
る。第６図に示された丸（○）は各走査線に挿入
され、マスク・レジスタ２３に提示されるビツト
を示す。CRTスクリーン上において、所望のパ
ターンもしくは陰影がマスク・レジスタ及びパタ
ーン・レジスタのバイトによつて指定された如く
挿入される。

第７図は北(N)、南(S)、東(E)及び西(W)方向、Ｘ軸
寄り、Ｙ軸寄りの方向を示している。同様に第７
図には８個の八方位０乃至７が等価な３ビツト定
数と共に示されている。この分野の専門家にとつ
ては、ラスタ走査が左から右でなく、上下に行わ
れる場合には、最南のペルを禁止し、Ｘ軸寄りの
線を西方向に描くという上の規則は、Ｙ軸寄りの
線は走査方向と反転方向に描かれ、走査が上から
下であるか、下から上であるかに依存して最東も
しくは最西のペルが禁止される様に修正される。

第８図は禁止規則に従わない場合に生ずるいく
つかの問題を示している。図中のドツト、丸の意
味するところは、第６図と同じである。従つて点
１０３にある単一ビツト（上述の局所的最大値）
は連続する丸（○）で示される相次ぐペル（表示
ミス）を生ずる。なんとなればビツトの挿入を停
止させる縁画定ビツトが存在しないからである。
非単一ビツト境界を有するＸ軸寄り線１０４は領
域の内部の充填を生ぜず、他方境界線１０５を表
わすビツトは領域の外側に陰影を生じている。

第９図は第８図と同じ輪郭を有し、内側に陰影
が付され、輪郭上の或るビツトが禁止されている
領域を示している。図中のドツト、十字、丸の意
味するところは、第６図と同じである。ペル１０
３は（線１０６及び１０７を描く時に）２回描か
れ、従つて排他的OR規則によつて禁止される。
ベクトル１０４は縁画定ペルによつてだけ表示さ
れていて、ベクトル１０６が描かれる時に禁止さ
れるペル１０８を含む。ペル１０９はベクトル１
０４の最南の端画定ペルとして禁止されている。
ペル１１０はベクトル１０５の最初の点として描
かれる。ペル１１１は非縁ペルとして禁止され、
ペル１１２は最南ペルとして禁止される。これ等
のビツトが禁止されているので、縁追従論理装置
はこの領域を図示された如く正しく充填する。第
８図及び第９図に示された領域は実物大ではな
く、実際の表示装置の解像力は非理想的境界線が
表示装置端末操作者によつて観測されないもので
ある。

ブレセンハム・アルゴリズムは簡単なシフト動
作もしくは加算のみを必要とし、複雑な乗算もし
くは割算を必要としないので、小型マイクロプロ
セツサの能力内にあり、好ましいものであるが、
他の線描写アルゴリズムも使用できる。ビツト・
パターンを充填するための一連の排他的ORゲー
トが示されたが、マイクロプロセツサがこの機能
を遂行するのに使用できる。

本発明は単一のマイクロプロセツサによつて構
成されるグラフイツク・プロセツサによつて説明
されたが、グラフイツク機能のためには２つのマ
イクロプロセツサを使用する事が好ましい。
Intel8088の如き比較的大型のマイクロプロセツ
サがスケーリング、回転及び3D変換の如き高レ
ベル・グラフイツク指令を遂行するのに使用さ
れ、Intel8051の如き比較的小型のマイクロプロ
セツサが線描写及び領域充填の如き比較的遅いタ
スクに使用される。従つて或るタスクは大型マイ
クロプロセツサから小型のマイクロプロセツサに
解放され、小型のマイクロプロセツサが輪郭描写
及び領域充填を上述のハードウエア論理に解放す
る事によつて小型のマイクロプロセツサは他の段
取りタスクを遂行する事ができる。

最後に、図面に示した実施例における輪郭ビツ
ト・パターンの補助記憶装置への書込み及び領域
充填のためのリフレツシユ・バツフアへの書込み
に関し、その動作の１例を説明する。

輪郭ビツト・パターンの発生及び補助記憶装
置１０への書込み (i) まず、輪郭ビツト・パターンの補助記憶装
置１０への書込み及び領域充填パターンのリ
フレツシユ・バツフア１への書込みを行う前
に、記憶装置１，１０のすべてのバイトをア
クセスし、データレジスタ１８にロードした
00000000のパターンを書き込むことによつ
て、記憶装置１，１０のデータを消去する。

(ii) グラフイツク・プロセツサが、充填しよう
とする領域の頂点の位置データ（スクリーン
上の座標データ）を、制御論理装置７に渡
す。

(iii) 制御論理装置７の中の輪郭描写論理装置
（第４図）は、ブレゼンハム・アルゴリズム
及び４つの規則に従つて、ペルのスクリーン
上での配置を表す輪郭ビツト・パターンを発
生する。第６図を参照するに、ブレゼンハ
ム・アルゴリズムによれば、本来・（ドツト）
を付したすべてのペルが輪郭を構成するペル
とされるべきところ、Ｘ（十字）を付したペ
ルは非像画定ペルとして禁止される。非像画
定ペルの禁止は、グラフイツク・プロセツサ
がレジスタ３８にロードする制御ビツトに基
づいて、輪郭描写論理装置が行う。制御ビツ
トの値は、４つの規則に従つて決定される。

ところで、本発明の本質からは外れること
だが、実施例では、３つの面からなるリフレ
ツシユ・バツフアの余りの領域を使つてビツ
トマツプメモリであるところの補助記憶装置
１０を構成している関係上、第１図によく示
されるように、１平面分のデータが補助記憶
装置１０の３つの面に分けて記憶される。し
たがつて、補助記憶装置１０中の面の境界に
またがる輪郭もまた分割されるが、これは当
業者に周知のクリツピング・アルゴリズムを
使つて実行することができる。

(iv) さて、上記(iii)の段階で輪郭ビツト・パター
ンを生成した制御論理装置７は、輪郭である
とされたペルごとに補助記憶装置１０にアク
セスし、該当するビツトへの書込みを行う。
即ち、面制御線１４と書き込みカウンタ９を
使つて補助記憶装置１０のバイトを指定し、
さらにペル・カウンタ１９のインクリメン
ト／デクリメント入力を制御してそのバイト
の中で輪郭を構成するペルに対応するビツト
（値が１であるビツト）の位置を指定する、
カウント結果が011だつたとすると、それが
３線−８線変換装置２０によつて00000100な
るビツト・パターンに変換されてバス１７に
出力されるが、これはその８ビツトに対応す
るスクリーン上の領域の中で、右から３番目
に輪郭を構成するペルが位置することを意味
する。

そのような３線−８線変換装置２０の出力
は、ANDゲート２４を経て、書込イネーブ
ル・バス１３に出力され、書込みカウンタ９
によつて現在アドレスされている補助記憶装
置１０のバイトのうち、どのビツトにデータ
を書き込むかを指定する。この輪郭ビツト・
パターンの書込の段階では、パターン・レジ
スタ２１や縁充填装置２２は作動させない。
ANDゲート２４では、３線−８線変換装置
２０の出力と、マスク・レジスタ２３の出力
との間でAND演算が行われる。マスク・レ
ジスタ２３には11111111のパターンをロード
しておき、３線−８線変換装置２０の出力パ
ターンがそのまま書込イネーブル・バス１３
上の信号となるようにする。さらに、デー
タ・レジスタ１８にも予め書込データとして
11111111のパターンをロードしておく。以上
の結果、補助記憶装置１０のアクセスされた
バイトに、輪郭ビツト・パターンが書き込ま
れる。

領域の充填及びリフレツシユ・バツフア１へ
の書込 ここでは、補助記憶装置１０からデータを読
取り、読み取られたデータを処理して領域内部
を充填するデータを発生し、リフレツシユ・バ
ツフア１に書き込む、補助記憶装置１０のデー
タが読み取られるアドレスと、リフレツシユ・
バツフア１のデータが書き込まれるアドレス
は、それぞれ読取カウンタ８と書込カウンタ９
によつて指定される。カウンタ８，９は同時に
インクリメントされるが、書込み及び読取りア
ドレスはＹ成分に関してはこれを共有するよう
にされており、したがつて、同じラスタ走査線
がアクセスされることになる。

補助記憶装置１０からのデータ読取りについ
て述べると、読取りカウンタ８と面制御線１４
によつて、補助記憶装置１０の１スクリーン分
のデータを、スクリーン上で言うと左上から右
下へと順にアクセスして、輪郭ビツト・パター
ンを読み取る。

リフレツシユ・バツフア１へのデータの書込
みは、制御論理装置７が書込みカウンタ９と面
選択線１４を使つて指定する面のアドレスに対
して行われる。色情報は制御論理装置７に渡さ
れ、赤、青、緑のうち必要のない色があるなら
ば、面選択線１４でその色の面を選択しないこ
とにより、その面へのデータの書込みを回避す
る。

さて、補助記憶装置１０から読み取られた１
バイト分の輪郭ビツト・パターンは、縁充填論
理装置２２によつて、領域の内部に位置するペ
ルのスクリーン上での配置を表すビツト・パタ
ーンに変換される。第４図に示すとおり、ここ
では相隣接するペルに対応するビツト間で排他
的論理和を計算し、一方のビツトの値を該計算
結果で置き換えることが繰り返される。その結
果、第６図の○（丸）をつけたペルが、領域の
内部に位置するペルとして設定されることにな
る。

縁充填論理装置２２の出力は一旦マスク・レ
ジスタ２３にロードされ、パターン・レジスタ
２１の内容とANDゲート２４においてANDさ
れ、その出力が書込みイネーブル出力となる。
ここで、パターン・レジスタ２１は、領域の内
部の繰り返される陰影パターンを画定する８ビ
ツト・レジスタである。例えば、領域内部にハ
ーフ・トーンを付したいならば、奇数番目の走
査線については010101010というパターンをレ
ジスタ２１に記憶させ、偶数番目の走査線につ
いては1010101というパターンをレジスタ２１
に記憶させておけばよい。一方、データ・レジ
スタ１８には予め書込みデータとして11111111
のパターンをロードしておく。こうして、リフ
レツシユ・バツフア１の所望の面に、対応する
ペルが領域内部にありかつハイライトされるこ
とを「１」で表したビツト・パターンが書き込
まれることになる。もちろん、陰影パターンが
不要である場合には、レジスタ２１には
11111111なるパターンをロードしておけばよ
い。

〔発明の効果〕

本発明に従い、ソフトウエアを使用した小型マ
イクロプロセツサの低速の問題が、ハードウエア
を援用する事によつて避けられたグラフイツク表
示装置が与えられる。

そして、本発明によれば、輪郭データの他に余
分のデータを発生させること及び発生したデータ
を蓄積することなしに、陰影づけられた、あるい
は充填された閉じた領域を表示する際の表示ミス
の発生を回避することができる。

【図面の簡単な説明】

第１図はハードウエアが充填されるべき領域の
輪郭を補助記憶装置中に描き、次にこの輪郭をリ
フレツシユ・バツフアに書込み、この間に輪郭で
囲まれた領域を充填する本発明に従う好ましい実
施例のブロツク図である。第２図は従来のカラー
陰極線グラフイツク表示装置のための簡単な流れ
図である。第３図は第１図の好ましい実施例のよ
り詳細な流れ図である。第４図は充填さるべき領
域の輪郭を描くための制御論理装置のブロツク図
である。第５図は縁充填論理装置の概略図であ
る。第６図は線描写及び領域充填規則を示すため
どの様にダイアモンド状領域が描かれ、充填され
るかを示した表示面の図である。第７図は種々の
方向及び八方位を示した図である。第８図は領域
の輪郭を表わす或るビツトを禁止しない場合に、
その後の領域充填動作中の効果を示した表示面の
図である。第９図は第８図を参照して示された問
題を克服するために或る輪郭ビツトが禁止された
第８図と類似の表示面の図である。 １……リフレツシユ・バツフア、２……リフレ
ツシユ・カウンタ、７……制御論理装置、８……
読取りアドレス・カウンタ、９……書込みアドレ
ス・カウンタ、１０……補助記憶装置、１２……
カウンタ、１５……ミキサ。

Claims (1)

1. 【特許請求の範囲】 １ ラスタ走査陰極線管表示装置と、 上記陰極線管表示装置をリフレツシユするため
   に、所望のグラフイツク・イメージに対応するビ
   ツト・パターンを保持するためのビツト−ペル・
   リフレツシユ・バツフアと、 上記陰極線管表示装置上にて表示すべき閉じた
   領域の輪郭線分を構成するペルの該表示装置上で
   の配置を表わす輪郭ビツト・パターンを発生する
   手段であつて、ブレゼンハム・アルゴリズムに従
   つて各輪郭線分を構成するペルの上記表示装置上
   での配置を表すビツト・パターンを発生し、該発
   生されたビツト・パターンの中から所定の条件を
   満たすものを選択することによつて、どの走査線
   にも同一の輪郭線分を構成するペルが２つ以上含
   まれることがなく、かつ輪郭線分を構成するペル
   が含まれる走査線においてはその含まれるペルの
   数は偶数であるという特徴を持つ、そのような輪
   郭ビツト・パターンを発生する手段と、 上記輪郭ビツト・パターン発生手段によつて発
   生された輪郭ビツト・パターンを保持するための
   補助記憶装置と、 上記補助記億装置からデータを読み取り、上記
   輪郭ビツト・パターンに基づいてリフレツシユ・
   バツフアへデータを書き込む手段であつて、充填
   されるべき領域内部であることを示すデータを提
   供すべく、上記補助記憶装置から読み出される上
   記輪郭ビツト・パターンの、走査線上で相隣接す
   るペルに対応するビツト同士の排他的論理和を計
   算し、一方のビツトの値を該計算結果で置き換え
   ることを繰り返す手段 を具備するグラフイツク表示装置。