JPS60135994A - グラフイツク表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はグラフィック・プロセッサ及びビン１〜／ペル
・リフレッシュ・バッファを組込んだグラフィック表示
装置に関する。

本発明は赤、青、及び緑ピッ１〜・パターンを含む３つ
のリフレッシュ・バッファを使用するカラー陰極線管（
ＣＲＴ）を含む表示装置に特に役に立つ。リフレッシュ
・バッファは周期的にリフレッシュ論理装置によって走
査され、ＣＲＴのスクリーンを走査する赤、青、緑の電
子ビームをオン及びオフに転じている。リフレッシュ・
バッファに記憶されるピッ１へ・パターンはハードウェ
ア及びソフトウェアの混成であるグラフィック・プロセ
ッサによってロードされる。

〔従来技術〕

初期のグラフィック表示装置は通常大型ＣＰＵによって
駆動されていたが、最近のグラフィック表示装置はマイ
クロプロセッサを使用している。

一般にソフトウェア・ルーチンを使用するとリフレッシ
ュ・バッファ中にビット・パターンを与える速度が遅く
なるが、大型プロセッサでは処理速度が速いために問題
とはならなかった。しかしながら、小型のプロセッサを
使用する場合には速度が問題となる。この目的のために
、一部特殊即ち専用ハードウェアを使用して、リフレッ
シュ、バッファ中にベクトル及び弧を描く方法が提案さ
れた。

〔発明が解決しようとする問題点〕

本発明の目的は、リフレッシュ・バッファ中の複雑な領
域をうめもしくは影付けをするためにグラフィック・プ
ロセッサを助けるハードウェアを有するグラフィック表
示装置を与える事にある。

〔問題点を解決するための手段〕

本発明に従い、グラフィック表示装置はラスク走査ＣＲ
Ｔ、該ＣＲＴ上に表示すべき所望の画像もしくは文字（
以下画像という）に対応するビット・パターンを与える
グラフィック・プロセッサ及びＣＲＴをリフレッシュす
るために上記グラフィック・プロセッサによって与えら
れるビット・パターンのためのビット／ベル・リフレッ
シュ・バッファを含み、さらにＣＲＴ上に表示するため
の領域を表わすビット・パターンを含む補助メモリ、並
びに上記グラフィック・プロセッサに応答して、上記補
助メモリ中に表示さるべき領域の輪郭を表わすビット・
パターンをロードしその後上記補助メモリからデータ・
バイトを上記リフレッシュ・バッファに読出し、この間
所望のパターンで上記輪郭をうめるビットを追加する様
に動作可能な制御論理装置を含む。

〔実施例〕

本発明はカラーＣＲＴを使用するグラフィック表示装置
に限定されないが以下これによって説明される。第２図
の従来の代表的なグラフィック表示装置のＣＲＴは３つ
の面、赤（Ｒ）、青（Ｂ）及び緑（Ｇ）より成るビット
−ベル・リフレッシュ・バッファ１よりリフレッシュさ
れる。スクリーン上の各画素（ベル）は（各々３ｉ色の
１つに対応する）３ビツトによって表わされ、これ等の
ビットが夫々の電子ビームのオンもしくはオフを制御す
る。リフレッシュ・バッファ１は写像型のものでもよく
そうでなくてもよい。写像型である時は、スクリーン・
リフレッシュ・アクセスとプロセッサ・アクセス間の衝
突を解決するのに任意の論理装置が使用される。バッフ
ァは静的もしくは動的半導体ランダム・アクセス・メモ
リ（ＲＡＭ）で構成され得る。表示の属性に従って各ベ
ルにはより多くのビットを割当てる事ができる。

リフレッシュ・カウンタ２を含むリフレッシュ論理装置
は周期的にリフシリツユ・バッファ１をアドレスし、そ
の内容はバイト毎に並直列変換装置３に読出され、装置
３がＲ，Ｂ及びＧビデオ信号をＣＲＴに供給する。

リフレッシュ・バッファ１内に記憶されたピッ１へ・パ
ターンはデータ・バス５に沿ってグラフインク・プロセ
ッサ４の制御下にその中にロードされ、アドレス・バス
６上に指定されたアドレスを与える。今日のグラフィッ
ク・プロセッサはプロダラム制御の下に動作されるマイ
クロプロセッサより成る。これは必要な画像を表示する
のに必要なビット・パターンを与え処理する。マイクロ
プロセッサは理論的には任意の画像を形成できるが、実
際問題として複雑な画像は多くの計算及び処理を必要と
し、従って作図の速度を上げるためにはハードウェアの
助けが必要になる。

第１図は領域の輪郭を描き、これ等の領域を所望のカラ
ーもしくは陰影でうめる速度を改善するためのハードウ
ェアが与えられた本発明を示す。

第１図には第２図の並直列変換装置３及びグラフィック
・プロセッサ４は示されていない。なんとなればこ九等
の装置はグラフィック・プロセッサが制御論理装置７と
アドレス・カウンタ８及び９の間に存在するとはいえ略
そのまま保存されるからである。リフレッシュ・バッフ
ァ１に加えて補助記憶装置１０が与えられている。これ
には少なく共一つの余分の平面が必要とされるが第１図
には３つのカラー面から延びるものとして示されている
。市販のＲＡＭはしばしば表示用リフレッシユ・バッフ
ァに必要とされるよりも大きな寸法を有するので、多く
の場合ＲＡＭモジュールに余分なコストを必要としない
。例えば代表的な市販のＲＡＭモジュールは６４ＫＸ１
ピツ１〜（Ｋ＝１０２４）を有し、８ビツト・プロセッ
サとの接続を容易にするために８個の群にわけられてい
る。７２０Ｘ５１２ベル表示装置の場合には、一つのカ
ラー面にわずか４５ＫＸ８ピッｊ−で十分である。

従って２４個の６４ＫＸ１ビットＲＡＭが３個の４５×
８リフレツシユ・バッファに必要とされるすべての記憶
容量及び補助メモリ１０のための５７に×８ビット容量
を与える。

リフレッシュ・バッファ１をアドレスするリフレッシュ
・カウンタ２に加えて２つのアドレス・カウンタ８及び
９が与えられている。アドレス・カウンタ９は書込みア
ドレスを含み、輪郭を描く（書込む）時に表示領域即ち
リフレッシュ・バッファ１及び補助領域１０を走査する
のに使用される。アドレス・カウンタ８は読取リアドレ
スを含み領域充填（うめる）動作のために描かれた輪郭
を読取る時に補助領域１０を走査するのに使用される。

書込み及び読取リアドレスは同じＹ成分を共有し、従っ
て、同じラスタ走査線をアクセスする。読取り及び沓込
みサイクル中、バッファ１及び補助メモリ１０は一時に
１バイトずつアドレスされる。

制御論理装置７はグラフィック・プロセッサ（第１図に
は示されず）の制御によって動作し、線１１によってア
ドレス・カウンタ８及び９をインクレメントし、各サイ
クルの終りにはカウンタ１２をデクリメントする事によ
って連続した読取り／書込みサイクルを通常遂行する。

書込み動作は書込イネーブル・バス１３により制御され
る。これはバイト中のどのビットが書込まれるかを示す
８ビツト・バスである。従ってこのバスのすべてのビッ
トがオンの時は、アドレスされたすべてのピッ１−が書
込まれる。もし１ビツトだけがオンならばバイト中のこ
のビットだけが変更され、残りのビットは前の値に保持
される。代表的な具体化例はバス１３の各ビットを対応
する工業標準２１６４の６４ＫＸ１ＲＡＭの書込みイネ
ーブル入力に接続したものである。制御論理装置７は面
選択線１４によってグラフィック・プロセッサの制御の
下にどの面が読取られ書込まれるかを決定する。

連続的読取り／書込みサイクルはカウンタ１２が０にな
る迄続きそして、カウンタ１２はラスタ走査線の終りに
動作を停止し、ここで補助記憶領域１Ｏは面を交替する
。

データは制御論理装置７の制御の下にマルチプレクサ即
ちミキサ１５及びデータ・バス１６によって記憶装置１
０及びリフレッシュ・バッファに読取られ書込まれる。

以下詳細に説明されるが動作について説明すると、グラ
フィック・プロセッサは制御論理装置７を介して補助記
・憶装置１０中に充填さるべき領域の輪郭を描き領域を
必要に応じて３つの面にまたがる様に分割する。補助記
憶装置１０中の各ラスク線は制御論理装置７によって一
時に１バイト走査され、リフレッシュ・バッファ領域ｌ
中の対応するバイトは補助領域１０中で輪郭が与えられ
た領域の内部に対応するパターンが書込まれる。領域の
走査が進むにつれ、書込みサイクルはリフレッシュ・バ
ッファ１中にパターンの痕跡を残ず。カウンタ１２はグ
ラフィック・プロセッサによって各走査線の開始時に充
填さるべき最大幅の領域がロードされ、走査は最後の境
界に達した後直ぐ終る様にされる。

より具体的に説明すると、充填さるべき領域の輪郭は常
に補助記憶装置１０中に描かれ、各走査線は偶数個の境
界ベルだけを含み、ビット付加（充填）が簡単にされる
様にされる。領域を横切る任意の走査線上では、充填さ
るべき領域の各部分は２個の境界ビットで画定され、ビ
ット加算論理が第１及び第２ビット間にビットを加え、
第３及び第４ビット間にビットを加える・ 第３図はグラフィック・ビット・バッファのデータ流の
詳細を示している。不必要な説明を避けるために第２図
のグラフィック・プロセッサ及び並直列変換装置は図示
されていないが、グラフィック・プロセッサは８ビツト
幅の内部データ１７に接続され、並直列変換装置は８ビ
ツト幅のデータ・バス５に接続されている。第３図で第
１図と同一装置は同一参照番号が与えられている。しか
しながら第３図はデータの流れ図であり、第１図とは１
対１の関係が存在しない。

リフレッシュ・バッファ１もしくは補助記憶装置ＩＯに
記憶されるべきデータはデータ・レジスタ１８中に保持
され、８ビット書込みイネーブル（ＷＥ）線１３及び面
選択線１５の制御によって書込みアドレス・レジスタ９
によって指定されるアドレスに記憶される。

ベル・カウンタＩ９は領域の輪郭を描く時に書込まれる
べきバイト内のベルを決める３ビツト・カウンタである
。３線−８線変換装置がベル値を８ビツト・バイトに変
換する。８ビツト・バイトは描かれるベルを表わすビッ
ト位置に１ビツトを含んでいる。パターン・レジスタ２
１は領域の内部の繰返される陰影パターンを画定する８
ビツト・レジスタである。３線−８線変換装置２０及び
ミキサ１５と同様に、その出力は内部データ・−バス１
７に選択的にゲートされる。第５図に詳細に示された縁
充填論理装置２２はバス１７を介して補助記憶装置１０
から受取られるバイト中の縁画定ビット間に１ビツトを
加える。縁充填論理装置２２の出力はマスク・・レジス
タ２３へロードされる。

マスク・レジスタ２３の内容は現在パターン・レジスタ
２１中に記憶さ九た値（例えば領域を充填すべき陰影の
透明部分を画定するもの）とＡＮＤゲート２４において
ＡＮＤされ、その出力が書込みイネーブル線１３の値と
なる。

補助記憶装置１０中に書込まれるベルはベル・カウンタ
Ｉ９及び書込みアドレス・カウンタ９によって示される
。予めマスク２３にすべて１をロードしておく事によっ
て、輪郭に必要とされる各ベルが書込みイネーブル・バ
ス１３によって書込まれる。最初にレジスタ９によって
示される書込みアドレスに記憶さＪしたバイトを読出し
、次にこのバイトの反転を書込みイネーブル・バス１３
の制御の下に同一アドレスに書戻す事によってベルの排
他的ＯＲモード書込みが達成される。この動作の場合は
、データ・レジスタ１８の反転出力が記憶装置に通過さ
れる。線１４は所望の面を選択するのに使用される・ 第４図は第１図及び第３図に示された制御論理装置７中
の輪郭描写論理装置の詳細を示している。

輪郭描写論理装置はプレセンハム・アルゴリズムに基づ
いている。このアルゴリズムの詳細は１９６５年刊Ｉ　
ＢＭ　Ｓｙｓｔｅｍ　Ｊｏｕｒｎａｌ、第４巻・第１号
、第２５乃至３０頁のＪ　、　Ｅ　、　Ｂｒｅｓｅｎｈ
ａｍ著の論文“Ａｌｇｏｒｉｔｈｍ　ｆｏｒ　ｃｏｍｐ
ｕｔｅｒ　ｃＯｎｔｒｏｌ　ｏｆ　ａ　ｄｉｇｉｔａｌ
ｐｌｏｔｔ、ｅｒ　”に説明されているが、簡単に説明
すると、これは２点間の理想的直線に近似する点をプロ
ットするものである。次の点に至るには２種類の移動だ
け、即ち（直線の勾配に依存して）対角線方向もしくは
垂直／水平方向だけが許されている。現在の点と理想線
の距離を示す誤差項が記憶され、移動は誤差項を最小に
する方向に行われる。

第４図において、レジスタ２５は誤差項を含み、これは
各線描写動作の開始時に、Ｉｎｔｅｌ　８０５１（登録
商標）の如きマイクロプロセッサによって構成される事
が好ましいグラフィック・プロセッサによって線２６を
介して初期設定される。レジスタ２７及び２８も動作の
開始時に夫々正及び負の値を有する符号付き定数Ａ及び
Ｂがロードされる。これ等の定数は描かれる線の勾配（
及び画素のピッチ）に依存して、マイクロプロセッサに
より計算される。加算器２９はレジスタ２５からの現在
の誤差項を選択器３０に従ってレジスタ２７中の定数Ａ
もしくはレジスタ２８中の定数Ｂと加える。次の移動が
対角線に沿って行われるのであれば定数Ａが使用され、
もし次の移動がＸもしくはＹ軸に沿って行われるのであ
れば定数Ｂが使用される。加算器２９の出力は線３１に
沿って誤差項レジスタ２５にロードされる。レジスタ２
５の出力３２が誤差項の符号を示している。

各線（ベクトル）の描写動作の開始時に、グラフィック
・プロセッサはレジスタ３３．３４及び３５を線３６．
３７及び３８に沿ってロードする。

レジスタ３３は線が描かれる八方位を示す３ビツト数を
含んでいる（この八方位は第７図に示されている）。六
方位数を表わす３ビツトは線のＹ値の符号、Ｘ値の符号
及び線がＸもしくはＹのどちらに偏っているかを示して
いる。カウンタ３４にはベルの線の長さを表わす計数が
ロードされ、各点がプロットされる時にデクレメントさ
れる（補助記憶装置１０中の面の境界にまたがるベクト
ルは本発明のハードウェアによって描かれる前に標準の
クリッピング・アルゴリズムを使用して２つのベクトル
に分割されなければならない事に注意されたい）。レジ
スタ３５は制御ピッ１へがロードされる３つの段３９．
４０及び４１を有する。段３９中の制御ビットは非紙（
辺）ベルを禁止し、段４０中の制御ビットは最後のベル
を禁止し、段４１中の制御ビットは最初のベル（既に禁
止されたベルを除く）を禁止するのに使用される。カウ
ンタ３４の出力４２はカウンタの値がＯになった時に論
理１を占め、ＡＮＤゲ−１〜４３に接続され、又反転器
４４を介してＡＮＤゲート４５に接続されている。レジ
スタ段３９．４０及び４１の出力４６．４７及び４８は
夫々ＡＮＤゲート４５．４３及び４９に接続されている
。ＡＮＤゲ−１〜４９の他の入力は最初のベールを示す
ための遅延ラッチ５１に接続された反転器５０から誘導
される。このラッチのためのクロックは最初の縁を画定
するベルに遭遇した時（ＡＮＤゲート４５の出力によっ
て示される）に付勢される。

方向制御論理装置５２はレジスタ３３からのへ方位情報
及び線３２に沿ってレジスタ２５中の誤差項の符号を受
取り、次の移動方向を計算する。

その出力５３．５３ａ、５４及び５４ａは夫々次の方向
がＸ方向であるか、もしそうならばそれが＋ｖｅ方向も
しくは−ｖｅ方向であるか、或いはＹ方向であるか、も
しそうならば＋ｖｅ方向であるか−ｖｅ方向であるかを
示す。

第４図の禁止論理装置の目的は補助記憶装置ｌＯ中に描
かれている境界線が第５図に詳細に示されている第３図
の緑充填論理装置２２に対してあいまいでない事を保証
するためのものである。次の４つの規則が守られる。第
１に非紙画定ベルが禁止される。第２にすべてのベクト
ルは西（Ｗ）方向に引かれる。第３に一番南のベルが禁
止される。第４にベルは排他的ＯＲモードで描かれる。

方向制御論理装置５２はすべてのＸに偏向した線を一般
に西方向に描き、規則２に従い、成る線は反転しなくて
はならない。規則１及び２はＹに片寄った線では守る必
要がない。規則２に従う反転の後は、規則３は線が北（
Ｎ）方向に引かれる時は最初のベルを禁止する事によつ
”０行われ、南（Ｓ）方向に引かれる時は最後のベルを
禁止する事によって守られる。規則３及び４は局所的に
最北の最大値及び最南の最小値が描かれない事を保証す
る。即ち最小値は全く描かれず、最南の最小値は２度描
かれるので排他的ＯＲ規則４の下に消される。

第５図は詳細に第３図の紙充填論理装置２２を示してい
る。８個の排他的ＯＲゲート５８乃至６５の夫々の出力
はマスク・レジスタ２３の８段６６乃至７３に接続され
ている。排他的ＯＲゲート５８乃至６５のバス１７に沿
って補助記憶装置１０から読取られたバイトを受取る。

排他的ＯＲゲート５８に受取られるビットはバイト中の
最左ビットを表わす、排他的ＯＲゲート６５に受取られ
るビットはバイトの最右ビットを表わす。ゲート５８を
除く各排他的ＯＲゲートは他の入力に、直ぐ左側の位置
の出力を受取り、排他的ＯＲゲート５８はその他の入力
としてマスク・レジスタの段７３の出力を受取る。マス
ク・レジスタ２３の出力は（パターン・レジスタ２１と
ＡＮＤされて）、リフレッシュ・バッファ１への書込み
イネーブルを付勢するのに使用される。マスク・レジス
タは前後縁トリガ型もしくはマスク・スレーブ型のもの
であり、各ラッチの出力は入力データがオフになる迄は
変更されない。線７５は各走査線の開始時にレジスタを
初期設定するＳ即ちすべて０を挿入するのに使用される
。

各バイトが補助記憶装置１０から受取られる時、紙充填
論理装置２２はビットを左の境界の右のビット位置に加
える。ビットは次の非０バイトが受取られる迄ビットを
加え続け、非０バイトが受取られると、ビットは右の境
界を表わすビット迄挿入される。この走査線上では他の
非Ｏバイト（もし残っていれば）が受取られる迄はこれ
以上ビットは挿入されず、受取られると、論理装置は再
びビットを境界画定ピッ１〜の右のマスク・レジスタに
挿入し始める。

各走査線上には偶数個の境界画定ビットが存在しなけれ
ばならない事に注意されたい。なんとなれば、そうでな
い場合には論理装置がビットを走査線の終りに付加する
からである。又各境界は唯１ビットで表わされなければ
ならない。なんとなれば、そうでない場合には充填領域
中にギャップが残されるからである。リフレッシュ・バ
ッファの一部分から他の部分へコピーを行う場合には、
排他的ＯＲゲートがオフにされる。図示さ４しない変形
においては、制御論理装置７には０バイト検出器が組込
まれ、領域の境界外部の補助記憶装置１０の急速な走査
が可能にされ、補助記憶装置１０がら空のバイトをリフ
レッシュ記憶装置１に書込む必要が避けられる。

第６図はどの様にしてダイアモンド状の領域が描かれ、
充填されるかを示し、又線描写及び領域充填規則を示し
ている。第６図では点（０，６）、（１６，１０）、（
２２，６）及び（１６，０）間に引かれたダイアモンド
を充填する事が望まれている。これ等の点間の理想的直
線は実線で示されている。しかしながら、表示装置はラ
スク走査表示装置であるので点のマトリックスだけがア
ドレスできる。第６図のドツトはプレセンハムのアルゴ
リズムを使用して発生し得る理想線に対する近似線を表
わしている。しかしながら、上述の如く成るビットは禁
止され、これ等は十字を有するドツトで表わされている
。

グラフィック・プロセッサによって要請される如く、線
は実線の矢印７６から矢印７９の方向に描かれて示され
ているけれども、点（０，６）及び（１６，１０）、（
１６，０）及び（２２，６）を結合する線７６及び７７
はＸ方向に片寄った線であり、規則２によって総体的に
西方向、即ち破線の矢印８０及び８１によって示された
方向に計算される。十字を有さないドツトによって表わ
される輪郭が８ピッ１−・バイトの列として補助記憶装
置１０に記憶され、一点鎖線がバイトの境界を表わして
いる。矢印８０．７９．７８及び８１によって表わされ
たベクトルを描く手法の詳細を説明し、規則の効果を示
す事にする。矢印８０によって表わされたベクトルでは
点８２の記憶が禁止される。なんとなればこれは縁（辺
）をなすベルでないからである。点８３は最初の（縁画
定）ベルとしてドラ１〜が付されている。同様に点８４
．８５及び８６も縁画定ベルとしてドツトが付されてい
る。点８７は最後のベルであり、又一番南のベルである
から（ベクトルは南も向いている）ベクトルを描く際に
は禁止される。

矢印７９を表わすベクトルをプロン１−する際にはベル
８８は非紙ベルであるがために禁止され、ベル８９は最
初の（縁画定）ベルであり、従って最南のベル（ベクト
ルは北方向をも向いている）であるがために禁止される
。ベル９０乃至９４はプロットされるが、これ等の右側
のベルは非紙画定ベルであるので禁止される。しかしな
がら、ベル８７はベクトル７９上のものとしてプロット
される。なんとなればこれはベクトルの最南のものでな
いからである。

ベクトル７８を描く場合にはベル９５乃至１Ｏ０は描か
れるが、ベル８８は最南に当るため再び禁止される。ベ
ク１へル８１を上述の規則に従って描く場合には、ベル
９５は最南に当るために重ねて描かれる事はない。従っ
てこのベルは補助記憶装置１０中に残され、排他的ＯＲ
規則によって除去される事はない。ベル１０１及び１０
２は非紙画定ベルとして禁止される。ベル８２は（ベク
トル８０を描く際に非紙画定ベルとして前に禁止される
ので）べり１−ル８１の最後のベルとして描かれる。

この領域を充填する場合には、多くのパイ１〜が順次読
出され、縁充填論理装置２２に供給される。

第６図に示された丸は各走査線に挿入され、マスク・レ
ジスタ２３に提示されるビットを示す。ＣＲＴスクリー
ン上において、所望のパターンもしくは陰影がマスク・
レジスタ及びパターン・レジスタのバイトによって指定
された如く挿入される。

第７図は北（Ｎ）、南（Ｓ）、東（Ｅ）及び西（Ｗ）方
向、Ｘ軸寄り、Ｙ軸寄りの方向を示している。同様に第
７図には８個のへ方位０乃至７が等価な３ビツト定数と
共に示されている。この分野の専門家にとっては、タス
ク走査が左から右でなく、上下に行われる場合には、最
南のペルを禁止し、Ｘ軸寄りの線を西方向に描くという
上の規則は、Ｙ軸寄りの線は走査方向と反転方向に描か
れ、走査が上から下であるが、下から上であるかに依存
して最東もしくは最西のペルが禁止される様に修正され
る。

第８図は禁止規則に従わない場合に生ずるいくつかの問
題を示している。従って点１０３にある単一ビット（上
述の局所的最大値）は相次ぐペルを生ずる。なんとなれ
ばピッ１〜の挿入を停止させる縁画定ピッ１〜が存在し
ないからである。非単−ビツト境界を有するＸ軸寄り線
１０４は領域の内部の充填を生ぜず、他方境界線１０５
を表わすビットは領域の外側に陰影を生じている。

第９図は第８図と同じ軸郭を有し、内側に陰影が付され
、軸郭上の成るピッ１〜が禁止されている領域を示して
いる。ペル１０３は（線１０６及び１０７を描く時に）
２回描かれ、従って排他的ＯＲ規則によって禁止される
。ベクトル１０’４は縁画定ベルによってだけ表示され
ていて、ベクトル１０６が描かれる時に禁止されるペル
１０８を含む。ペル１０９はベクトル１０４の最南の端
画定ベルとして禁止されている。ペル１１０はベクトル
１０５の最初の点として描かれる。ペル１１１は非紙ベ
ルとして禁止され、ペル１１２は最南ベルとして禁止さ
れる。これ等のビットが禁止されているので、縁追従論
理装置はこの領域を図示された如く正しく充填する。第
８図及び第９図に示された領域は実物大ではなく、実際
の表示装置の解像力は非理想的境界線が表示装置端末操
作者によって観測されないものである。

プレセンハム・アルゴリズムは簡単なシフ１ル動作もし
くは加算のみを必要とし、複雑な乗算もしくは割算を必
要としないので、小型マイクロプロセッサの能力内にあ
り、好ましいものであるが、他の線描写アルゴリズムも
使用できる。ビット・パターンを充填するための一連の
排他的ＯＲゲートが示されたが、マイクロプロセッサが
この機能を遂行するのに使用できる。

本発明は単一のマイクロプロセッサによって構成される
グラフィック・プロセッサによって説明されたが、グラ
フィック機能のためには２つのマイクロプロセッサを使
用する事が好ましい。　Ｉｎｔｅ１８０８８の如き比較
的大型のマイクロプロセッサがスケーリング、回転及び
３Ｄ変換の如き高レベル・グラフィック指令を遂行する
のに使用され、Ｉｎｔｅｌ　８０５１の如き比較的小型
のマイクロプロセッサが線描写及び領域充填の如き比較
的遅いタスクに使用される。従って成るタスクは大型マ
イクロプロセッサから小型のマイクロプロセッサに解放
され、小型のマイクロプロセッサが輪郭描写及び領域充
填を上述のハードウェア論理に解放する事によって小型
のマイクロプロセッサは他の段取りタスクを遂行する事
ができる。

〔発明の効果〕

本発明に従い、ソフトウェアを使用した小型マイクロプ
ロセッサの低速の問題が、ハードウェアを援用する事に
よって避けられたグラフィック表示装置が与えられる。

【図面の簡単な説明】

第１図はハードウェアが充填されるべき領域の輪郭を補
助記憶装置中に描き、次にこの輪郭をリフレッシュ・バ
ッファに書込み、この間に輪郭で囲まれた領域を充填す
る本発明に従う好ましい実施例のブロック図である。第
２図は従来のカラー陰極線グラフィック表示装置のため
の簡単な流れ図である。第３図は第１図の好ましい実施
例のより詳細な流れ図である。第４図は充填さるべき領
域の輪郭を描くための制御論理装置のブロック図である
。第５図は縁充填論理装置の概略図である。 第６図は線描写及び領域充填規則を示すためどの様にダ
イアモンド状領域が描かれ、充填されるかを示した表示
面の図である。第７図は種々の方向及びへ方位を示した
図である。第８図は領域の輪郭を表わす成るビットを禁
止しない場合に、その後の領域充填動作中の効果を示し
た表示面の図である。第９図は第８図を参照して示さ九
−た問題を克服するために成る輪郭ビットが禁止された
第８図と類似の表示面の図である。 １°°パリフレッシュ・バッファ、２・・・・リフレッ
シュ・カウンタ、７・・・・制御論理装置、８・・・・
読取リアドレス・カウンタ、９・・・・書込みアドレス
・カウンタ、１０・・・・補助記憶装置、１２・・・・
カウンタ、１５・・・・ミキサ。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　山　本　仁　朗 （外１名） 第２図

Claims (1)

1. 【特許請求の範囲】 ラスク走査陰極線管表示装置、上記陰極線上に表示さる
   べき所望の画像に対応するビット・パターンを与えるた
   めのグラフィック・プロセッサ、陰極線管をリフレッシ
   ュするため上記グラフィック・プロセッサによって与え
   られるビット・パターンを含むためのビット／ペル・リ
   フレッシュ・バッファより成るグラフィック表示装置に
   おいて、上記グラフィック表示装置はさらに、 上記陰極線管上に表示さるべさ領域の輪郭を表わすビッ
   ト・パターンを含む補助記憶装置と、上記グラフィック
   ・プロセッサに応答して上記補助記憶装置−中に表示さ
   るべき領域の輪郭を表わすピッ１−・パターンをロード
   することができ、その後上記補助記憶装置からデータ・
   バイトを読取り、上記輪郭の間を所望のパターンで充填
   するためのビットを加えつつ、上記リフレッシュ・バッ
   ファにロードする様に動作する制御論理装置と、を含む
   事を特徴とするグラフィック表示装置。