JPH055403B2 - - Google Patents
Info
- Publication number
- JPH055403B2 JPH055403B2 JP16331085A JP16331085A JPH055403B2 JP H055403 B2 JPH055403 B2 JP H055403B2 JP 16331085 A JP16331085 A JP 16331085A JP 16331085 A JP16331085 A JP 16331085A JP H055403 B2 JPH055403 B2 JP H055403B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- gain
- differential
- impedance
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006835 compression Effects 0.000 claims description 7
- 238000007906 compression Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
〔概要〕
利得及びリニア領域を変えたｎ個の差動増幅対
の入力／出力を共通又は一部共通に接続して圧縮
増幅器を構成する。
の入力／出力を共通又は一部共通に接続して圧縮
増幅器を構成する。
本発明は差動増幅器に係り、特に直流信号を通
すことができ、且つAGC（自動利得調整）的な特
性を有し、ダイナミツクレンジが広くとれる圧縮
増幅器に関する。
すことができ、且つAGC（自動利得調整）的な特
性を有し、ダイナミツクレンジが広くとれる圧縮
増幅器に関する。
従来の差動増幅器においては、第２図Ａに入／
出力特性を表わすように、差入力ΔVに対して差
動出力特性は、抵抗負荷では利得が常に一定でダ
イナミツクレンジが十分とれない。そこで、従来
出力振幅を検出して、その値に応じた帰還がかか
るようにしてAGC動作を行なう方式がある。し
かし、この場合入力信号振幅に応じて自動利得調
整を行なうことができるが、直流信号が通らな
い。
出力特性を表わすように、差入力ΔVに対して差
動出力特性は、抵抗負荷では利得が常に一定でダ
イナミツクレンジが十分とれない。そこで、従来
出力振幅を検出して、その値に応じた帰還がかか
るようにしてAGC動作を行なう方式がある。し
かし、この場合入力信号振幅に応じて自動利得調
整を行なうことができるが、直流信号が通らな
い。
また、先に本出願願人は、第９図に示すよう
に、トランジスタQ1，Q1′、エミツタ抵抗Ｚ，
Z′からなる差動対の負荷にダイオードDLを用い
ることにより入／出力特性を圧縮する構成を提案
している。その構成によれば、入力IN2＞IN1と
なつてQ1′のコレクタ電流が増大するにつれダイ
オードDLの動的インピーダンスが低下し、出力
OUTのゲインが低下する。それにより、圧縮さ
れた入／出力対性を得、ダイナミツクレンジを広
くすることができる。ところが、この場合、ダイ
オードDLの電圧−電流特性と、差動対の動作点
の整合を正確にしないと圧縮がかかりすぎたりし
て所望の差動特性を得ることができない。そのた
め、第９図の回路においてはバイアスの設定に困
難性がある（エミツタ抵抗のバラツキ等の影響の
ため）。
に、トランジスタQ1，Q1′、エミツタ抵抗Ｚ，
Z′からなる差動対の負荷にダイオードDLを用い
ることにより入／出力特性を圧縮する構成を提案
している。その構成によれば、入力IN2＞IN1と
なつてQ1′のコレクタ電流が増大するにつれダイ
オードDLの動的インピーダンスが低下し、出力
OUTのゲインが低下する。それにより、圧縮さ
れた入／出力対性を得、ダイナミツクレンジを広
くすることができる。ところが、この場合、ダイ
オードDLの電圧−電流特性と、差動対の動作点
の整合を正確にしないと圧縮がかかりすぎたりし
て所望の差動特性を得ることができない。そのた
め、第９図の回路においてはバイアスの設定に困
難性がある（エミツタ抵抗のバラツキ等の影響の
ため）。
本発明の目的は、直流信号を通すことができ、
且つ、広いダイナミツクレンジを有する差動増幅
回路としての圧縮増幅器を提供することにある。
且つ、広いダイナミツクレンジを有する差動増幅
回路としての圧縮増幅器を提供することにある。
本発明においては上記問題点を解決するため
に、各々利得及びリニア領域を変えたｎ個の差動
増幅対を備え、各々のベース入力は共通に、或い
はそれぞれレベルシフト回路を介して第１又は第
２の入力端子に接続し、各々のコレクタの少なく
とも片側に各々の差動増幅対に利得のより大きな
差動増幅対にはより大きな負荷を接続するように
構成した圧縮増幅器を提供する。
に、各々利得及びリニア領域を変えたｎ個の差動
増幅対を備え、各々のベース入力は共通に、或い
はそれぞれレベルシフト回路を介して第１又は第
２の入力端子に接続し、各々のコレクタの少なく
とも片側に各々の差動増幅対に利得のより大きな
差動増幅対にはより大きな負荷を接続するように
構成した圧縮増幅器を提供する。
上記において、入力にレベルシフト回路を接続
することにより、リニア領域の片側にダイナミツ
クレンジを持たせることができ、片側極性の信号
入力に対するダイナミツクレンジを広げることが
可能となる。
することにより、リニア領域の片側にダイナミツ
クレンジを持たせることができ、片側極性の信号
入力に対するダイナミツクレンジを広げることが
可能となる。
また、差動対を利得、或いはリニア領域を変え
てコレクタを共通或いは一部共通に接続すること
により、Ｎ個の差動対のダイナミツクレンジ或い
は入／出力特性をずらすことができ、それらを合
成した特性が得られ、それにより回路全体の入／
出力特性を圧縮増幅特性となし、広いダイナミツ
クレンジが実現できる。
てコレクタを共通或いは一部共通に接続すること
により、Ｎ個の差動対のダイナミツクレンジ或い
は入／出力特性をずらすことができ、それらを合
成した特性が得られ、それにより回路全体の入／
出力特性を圧縮増幅特性となし、広いダイナミツ
クレンジが実現できる。
第１図参照
Q1，Q1′〜Qo，Qo′のｎ個の差動（ｎ−ｐ−ｎ
トランジスタ）対のコレクタを共通に接続し、ま
た入力1IN1をQ1〜Qoのベースに共通接続し、入
力2IN2もQ1′〜Qo′のベースを共通にしている。
一方、差動対Q1，Q1′〜Qo，Qo′のエミツタには
順により大きなインピーダンスが接続してある。
第１図においては、Q1，Q1′のエミツタには付加
インピーダンスを挿入することなく直接定電流源
I0を接続し、順により大きなインピーダンスを挿
入した差動対が備えられ、Qo-1，Qo′-1にはZo-1，
Z′o-1なるインピーダンスが両エミツタに備えら
れ、Qo，Q′oには、 Zo-1，Zo-1′＜Zo，Z′o なるインピーダンスZo，Z′oが備えられている。
トランジスタ）対のコレクタを共通に接続し、ま
た入力1IN1をQ1〜Qoのベースに共通接続し、入
力2IN2もQ1′〜Qo′のベースを共通にしている。
一方、差動対Q1，Q1′〜Qo，Qo′のエミツタには
順により大きなインピーダンスが接続してある。
第１図においては、Q1，Q1′のエミツタには付加
インピーダンスを挿入することなく直接定電流源
I0を接続し、順により大きなインピーダンスを挿
入した差動対が備えられ、Qo-1，Qo′-1にはZo-1，
Z′o-1なるインピーダンスが両エミツタに備えら
れ、Qo，Q′oには、 Zo-1，Zo-1′＜Zo，Z′o なるインピーダンスZo，Z′oが備えられている。
また一方、トランジスタQ1′〜Qo′の共通接続
ノードには負荷インピーダンスZLの一端が接続
し、その他端は電源電圧VCCに接している。
ノードには負荷インピーダンスZLの一端が接続
し、その他端は電源電圧VCCに接している。
第２図Ｂに、差動対のエミツタに挿入するイン
ピーダンスが小さい場合と、同インピーダンス
が大きい場合の入力電圧ΔVと出力電流特性を
表わしている。図から明らかなように、エミツタ
の挿入インピーダンスが大となるとリニア領域が
広がると共に、利得が低下する。
ピーダンスが小さい場合と、同インピーダンス
が大きい場合の入力電圧ΔVと出力電流特性を
表わしている。図から明らかなように、エミツタ
の挿入インピーダンスが大となるとリニア領域が
広がると共に、利得が低下する。
そのため、第１図の回路で、各差動対に共通に
１つの負荷インピーダンスZLをつなぐと、入力の
振幅が或る一定値だとすると、エミツタインピー
ダンスがないQ1，Q′1の差動対出力の電流変化率
が最も大きく、エミツタインピーダンスが大きく
なる程差動対の電流変化率が小さく、利得が小さ
くなり、一方リニア領域が広くなつている。一
方、入力の振幅が或る程度大きくなると、第３図
に示すように、Q1，Q1′の利得G1が飽和するが、
次のQ2，Q2′の利得G2乃至これより大きなインピ
ーダンスを有する差動対Qo，Qo′は依然としてリ
ニア領域にあり、それらの利得の方がG1より大
きくなつてくる。それにより、全体としての利得
はのようになり、入力振幅が或るところまでは
利得が大きく、入力振幅が大きくなるにつれて利
得が段階的に小さくなつている。
１つの負荷インピーダンスZLをつなぐと、入力の
振幅が或る一定値だとすると、エミツタインピー
ダンスがないQ1，Q′1の差動対出力の電流変化率
が最も大きく、エミツタインピーダンスが大きく
なる程差動対の電流変化率が小さく、利得が小さ
くなり、一方リニア領域が広くなつている。一
方、入力の振幅が或る程度大きくなると、第３図
に示すように、Q1，Q1′の利得G1が飽和するが、
次のQ2，Q2′の利得G2乃至これより大きなインピ
ーダンスを有する差動対Qo，Qo′は依然としてリ
ニア領域にあり、それらの利得の方がG1より大
きくなつてくる。それにより、全体としての利得
はのようになり、入力振幅が或るところまでは
利得が大きく、入力振幅が大きくなるにつれて利
得が段階的に小さくなつている。
したがつて、入力からみた出力は、入力振幅が
大きくなるにつれて圧縮されてくる。
大きくなるにつれて圧縮されてくる。
第４図参照
図において、第１図と同一箇所には同一記号で
指示している。
指示している。
この実施例では、差動対の一方のトランジスタ
Q1〜Qoのベース入力を第１図のように共通にす
ることなく、レベルシフト回路S1〜Soを付加して
入力IN1に接続している。（シフト量So＞So-1…
＞S1） これは、−の極性、例えば入力2IN2を基準とし
て、第５図に示す又はの一方向の直流信号し
か入らない場合を想定するもので、例えばの方
向の直流にしか入らない時には、第５図にΔVBと
指示するリニア領域の端の所までレベルシフト回
路S1，…So-1，Soをずらす。それにより、第５図
のΔV＝０（両方向に利得をもつ）の場合と比較
すると、ΔVBだけ差動対入力をずらすと入力に対
して一方向にだけ利得を持つようにでき、それに
より入力の一方向ダイナミツクレンジを拡大でき
る。
Q1〜Qoのベース入力を第１図のように共通にす
ることなく、レベルシフト回路S1〜Soを付加して
入力IN1に接続している。（シフト量So＞So-1…
＞S1） これは、−の極性、例えば入力2IN2を基準とし
て、第５図に示す又はの一方向の直流信号し
か入らない場合を想定するもので、例えばの方
向の直流にしか入らない時には、第５図にΔVBと
指示するリニア領域の端の所までレベルシフト回
路S1，…So-1，Soをずらす。それにより、第５図
のΔV＝０（両方向に利得をもつ）の場合と比較
すると、ΔVBだけ差動対入力をずらすと入力に対
して一方向にだけ利得を持つようにでき、それに
より入力の一方向ダイナミツクレンジを拡大でき
る。
実施例 ３
第６図参照
これは、第１図の実施例と同様に差動対にエミ
ツタインピーダンスを付加し、入力1IN1を各差
動対の一方のトランジスタQ1〜Qoのベースに共
通に入力し、一方、入力2IN2を各差動対の他方
のトランジスタQ′1〜Qo′のベースに共通に接続
した構成を有し、それによりｎ個の差動対の各々
の利得及びリニア領域を変えている。さらに、
各々の差動対のコレクタの片方（又は両方にして
も良い）を共通又は一部共通としている。
ツタインピーダンスを付加し、入力1IN1を各差
動対の一方のトランジスタQ1〜Qoのベースに共
通に入力し、一方、入力2IN2を各差動対の他方
のトランジスタQ′1〜Qo′のベースに共通に接続
した構成を有し、それによりｎ個の差動対の各々
の利得及びリニア領域を変えている。さらに、
各々の差動対のコレクタの片方（又は両方にして
も良い）を共通又は一部共通としている。
すなわち、第６図において、各差動対につい
て、 Q1，Q1′の利得gn1、負荷ZL1＋…＋ZLo-1＋ZLo … … Qo-1，Qo′-1の利得gno-1、負荷Zo-1＋ZLo Qo，Qo′の利得gno、負荷ZLo となる。したがつて、アンプ利得G1〜Goは次の
ようになる。
て、 Q1，Q1′の利得gn1、負荷ZL1＋…＋ZLo-1＋ZLo … … Qo-1，Qo′-1の利得gno-1、負荷Zo-1＋ZLo Qo，Qo′の利得gno、負荷ZLo となる。したがつて、アンプ利得G1〜Goは次の
ようになる。
G1＝gn1（ZL1＋…＋ZLo-1＋ZLo）
…
Go-1＝gno-1（ZLo-1＋ZLo）
Go＝gno（ZLo）
ここでエミツタインピーダンスZ1，…Zo-1，Zo
の挿入によりgn1＞…＞gno-1＞gnoであるから、
アンプ利得にはさらに大きな変化がつき、G1＞
G2…Go-1＞Goとなる。第７図に入力信号差電圧
に対する出力電圧の関係を表わし、G1〜Goを示
している。
の挿入によりgn1＞…＞gno-1＞gnoであるから、
アンプ利得にはさらに大きな変化がつき、G1＞
G2…Go-1＞Goとなる。第７図に入力信号差電圧
に対する出力電圧の関係を表わし、G1〜Goを示
している。
実施例 ４
第８図参照
この実施例は入力1IN1と各差動対のベースの
間にレベルシフト回路So，，So-1…S1を第４図と
同様に挿入し、且つ各差動対のエミツタにエミツ
タインピーダンスを挿入し（０＜Z1…＜Zo-1＜
Zo）、それにより各差動対の動差点をリニア領域
の端にずらし、片方向にダイナミツクレンジを持
たせ、又各差動対の利得とリニア幅を変化し、差
動対Q1，Q1′，…Qo-1，Qo′-1，Qo，Qo′の利得を
それぞれgn1＞…＞gno-1＞gnoとなしている。そ
して、さらに、各差動対の負荷を第６図と同様に
共通及び一部共通になし、アンプ利得はそれぞれ
G1＞…＞Go-1＞Goとなされている。
間にレベルシフト回路So，，So-1…S1を第４図と
同様に挿入し、且つ各差動対のエミツタにエミツ
タインピーダンスを挿入し（０＜Z1…＜Zo-1＜
Zo）、それにより各差動対の動差点をリニア領域
の端にずらし、片方向にダイナミツクレンジを持
たせ、又各差動対の利得とリニア幅を変化し、差
動対Q1，Q1′，…Qo-1，Qo′-1，Qo，Qo′の利得を
それぞれgn1＞…＞gno-1＞gnoとなしている。そ
して、さらに、各差動対の負荷を第６図と同様に
共通及び一部共通になし、アンプ利得はそれぞれ
G1＞…＞Go-1＞Goとなされている。
以上、本発明によれば、直流信号を通すことが
可能で、且つ広いダイナミツクレンジを有する差
動増幅器が容易に得られる利点がある。
可能で、且つ広いダイナミツクレンジを有する差
動増幅器が容易に得られる利点がある。
第１図は本発明の実施例(1)の回路図、第２図
Ａ，Ｂはそれぞれ差動特性図とそのエミツタイン
ピーダンス（抵抗）による変化を示す図、第３図
は実施例(1)の入／出力特性図、第４図は実施例(2)
の回路図、第５図は動作点の設定図、第６図は実
施例(3)の回路図、第７図は実施例(3)の特性図、第
８図は実施例(4)の回路図、第９図は従来の回路
図。 Q1〜Qo，Q1′〜Qo′……トランジスタ、ZL，ZL1
〜ZLo……負荷インピーダンス、Z1〜Zo……エミ
ツタ抵抗（インピーダンス）、S1〜So……レベル
シフト回路。
Ａ，Ｂはそれぞれ差動特性図とそのエミツタイン
ピーダンス（抵抗）による変化を示す図、第３図
は実施例(1)の入／出力特性図、第４図は実施例(2)
の回路図、第５図は動作点の設定図、第６図は実
施例(3)の回路図、第７図は実施例(3)の特性図、第
８図は実施例(4)の回路図、第９図は従来の回路
図。 Q1〜Qo，Q1′〜Qo′……トランジスタ、ZL，ZL1
〜ZLo……負荷インピーダンス、Z1〜Zo……エミ
ツタ抵抗（インピーダンス）、S1〜So……レベル
シフト回路。
Claims (1)
- １ 各々利得及びリニア領域を変えたｎ個の差動
増幅対を備え、各々のベース入力は共通に、或い
はそれぞれレベルシフト回路を介して第１又は第
２の入力端子に接続し、各々のコレクタの少なく
とも片側に各々の差動増幅対に利得のより大きな
差動増幅対にはより大きな負荷を接続するように
構成した圧縮増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163310A JPS6223606A (ja) | 1985-07-24 | 1985-07-24 | 圧縮増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163310A JPS6223606A (ja) | 1985-07-24 | 1985-07-24 | 圧縮増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223606A JPS6223606A (ja) | 1987-01-31 |
| JPH055403B2 true JPH055403B2 (ja) | 1993-01-22 |
Family
ID=15771398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60163310A Granted JPS6223606A (ja) | 1985-07-24 | 1985-07-24 | 圧縮増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223606A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153816A (en) * | 1980-04-30 | 1981-11-28 | Toshiba Corp | Signal processing circuit |
| JPS6066511A (ja) * | 1983-09-22 | 1985-04-16 | Nec Corp | 対数圧縮増幅回路 |
-
1985
- 1985-07-24 JP JP60163310A patent/JPS6223606A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153816A (en) * | 1980-04-30 | 1981-11-28 | Toshiba Corp | Signal processing circuit |
| JPS6066511A (ja) * | 1983-09-22 | 1985-04-16 | Nec Corp | 対数圧縮増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223606A (ja) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| EP0938188A2 (en) | Variable gain amplifier circuit | |
| KR890004672B1 (ko) | 곱셈 회로 | |
| EP0164182B1 (en) | Jfet active load input stage | |
| US4769590A (en) | Differential level shifter employing current mirror | |
| JPH055403B2 (ja) | ||
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPH045949B2 (ja) | ||
| US5122759A (en) | Class-A differential amplifier and method | |
| KR100209473B1 (ko) | 광대역 증폭 회로 | |
| JPH0773170B2 (ja) | 差動増幅回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH04369113A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPS6218979Y2 (ja) | ||
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPS641785Y2 (ja) | ||
| JPS6190507A (ja) | 自動利得制御回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0328585Y2 (ja) | ||
| USRE30587E (en) | Differential amplifier circuit | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| JPH08340224A (ja) | 差動増幅回路 | |
| JP3752029B2 (ja) | ラインレシーバ | |
| JPS58121811A (ja) | 可変利得増幅器 |