JPS58121811A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPS58121811A JPS58121811A JP456382A JP456382A JPS58121811A JP S58121811 A JPS58121811 A JP S58121811A JP 456382 A JP456382 A JP 456382A JP 456382 A JP456382 A JP 456382A JP S58121811 A JPS58121811 A JP S58121811A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitters
- collector
- operating point
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は出力動作点の変動をなくシ、広・１ダイナミ、
コレクタを得るようにした可変利得増幅器に関する。
コレクタを得るようにした可変利得増幅器に関する。
第１図は従来の可変利得制御回路を示す（例えば、特公
昭５６−２３３２５参照）。図中、Ｑ １ ＃ Ｑｚは
整流接合素子、Ｑ５は定電流回路を構成するトランジス
タ、Ｑａは利得を制御するための定電流回路を構成する
トランジスタである。この回路においては、トランジス
タＱ１＃Ｑ２のペースに互いに逆相の信号子ｅ３ｉ 、
−６ｉを供給している。これらトランジスタＱ ｓ ｅ
Ｑ ２のエミッタはａ 抗Ｒｓ ｔ Ｒ２および整流
接合素子Ｄ１ ｅ Ｄ２の直列回路を介して共通接続し
、その共通接続点を定電流回路を構成するトランジスタ
Ｑ５のコレクタに接続する。差動増幅器を構成するトラ
ンジスタＱｓ 、 Ｑ４のベースは抵抗Ｒ１ｙ Ｒ２と
接続し、工ｉｗ夕は共通接続されその共通接続点は利得
を制御するための定電流回路を構成するトランジスタＱ
６のコレクタに接続する。この回路はトランジスタＱ５
より構成される定電流回路と、トランジスタＱ６よシ構
成される定電流回路の２つの独立した定電流回路をもち
、一方を電流可変できうるようにして、電流を制御する
仁とＫより利得を制御できるようにしたものである。
昭５６−２３３２５参照）。図中、Ｑ １ ＃ Ｑｚは
整流接合素子、Ｑ５は定電流回路を構成するトランジス
タ、Ｑａは利得を制御するための定電流回路を構成する
トランジスタである。この回路においては、トランジス
タＱ１＃Ｑ２のペースに互いに逆相の信号子ｅ３ｉ 、
−６ｉを供給している。これらトランジスタＱ ｓ ｅ
Ｑ ２のエミッタはａ 抗Ｒｓ ｔ Ｒ２および整流
接合素子Ｄ１ ｅ Ｄ２の直列回路を介して共通接続し
、その共通接続点を定電流回路を構成するトランジスタ
Ｑ５のコレクタに接続する。差動増幅器を構成するトラ
ンジスタＱｓ 、 Ｑ４のベースは抵抗Ｒ１ｙ Ｒ２と
接続し、工ｉｗ夕は共通接続されその共通接続点は利得
を制御するための定電流回路を構成するトランジスタＱ
６のコレクタに接続する。この回路はトランジスタＱ５
より構成される定電流回路と、トランジスタＱ６よシ構
成される定電流回路の２つの独立した定電流回路をもち
、一方を電流可変できうるようにして、電流を制御する
仁とＫより利得を制御できるようにしたものである。
トランジスタＱ５より構成される定電流回路より発生す
る電流を１１、トランジスタＱ・より構成される定電流
阻路をＩ２とし、入力信号電流を’０１ ｍ −１０２
とし、出力信号電流をｉ０２とすれば。
る電流を１１、トランジスタＱ・より構成される定電流
阻路をＩ２とし、入力信号電流を’０１ ｍ −１０２
とし、出力信号電流をｉ０２とすれば。
次式のとおり電流Ｉ２を可変することにより利得を可変
できる。
できる。
この場合、電流Ｉ２を可変することにより出力動作点が
変動する問題がある。この回路のダイナミックレンジを
大きくとろうとした場合にＦｉ、電流Ｉ２の可変範囲も
大きくなり、出力動作点が大きく変動し１次段への直接
接続がむずかしくなったり、出力波形の片ひずみの原因
となったりする等の欠点があった。
変動する問題がある。この回路のダイナミックレンジを
大きくとろうとした場合にＦｉ、電流Ｉ２の可変範囲も
大きくなり、出力動作点が大きく変動し１次段への直接
接続がむずかしくなったり、出力波形の片ひずみの原因
となったりする等の欠点があった。
本発明の目的は、これらの欠点を解決し、出力電圧によ
る動作点の変動をなくシ、信号のダイナミックレンジを
拡大した可変利得増幅器を提供することにある。
る動作点の変動をなくシ、信号のダイナミックレンジを
拡大した可変利得増幅器を提供することにある。
本発明の可変利得増幅器は、少くとも一方のベースに入
力信号を供給しエミッタを互に実質的に共通接続した一
対の第１および第２のトランジスタと、これら第１およ
び第２のトランジスタの前記共通接続個所に一方のコレ
クタを接続しエミッタを互に実質的に共通接続して定電
流回路に接続し一方のベースに供給されるバイアス電圧
を可変できる一対の第３および第４のトランジスタと。
力信号を供給しエミッタを互に実質的に共通接続した一
対の第１および第２のトランジスタと、これら第１およ
び第２のトランジスタの前記共通接続個所に一方のコレ
クタを接続しエミッタを互に実質的に共通接続して定電
流回路に接続し一方のベースに供給されるバイアス電圧
を可変できる一対の第３および第４のトランジスタと。
これら第３および第４のトランジスタの他方の；レクタ
に実質的に共通接続したエミッタを接続し前記第１およ
び第２のトランジスタの各コレクタにベースをそれぞれ
接続しケ＜ｔｔ−λのコレクタ１ζ負荷抵抗を接続した
一対の第５および第６のトランジスタと、これら第６お
よび第５のトランジスタの各コレクタにコレクタをそれ
ぞれ接続し前記第１′＆よひ第２のトランジスタの各コ
レクタにエミッタをそれぞれ接続し各ベースに所定バイ
アス電圧をそれぞれ接続した一対の第７および第８のト
ランジスタを含み、少くとも前記負荷抵抗の一方から出
力信号をとり出して動作点の変動をなくすようにしたこ
とを特徴とするものである。
に実質的に共通接続したエミッタを接続し前記第１およ
び第２のトランジスタの各コレクタにベースをそれぞれ
接続しケ＜ｔｔ−λのコレクタ１ζ負荷抵抗を接続した
一対の第５および第６のトランジスタと、これら第６お
よび第５のトランジスタの各コレクタにコレクタをそれ
ぞれ接続し前記第１′＆よひ第２のトランジスタの各コ
レクタにエミッタをそれぞれ接続し各ベースに所定バイ
アス電圧をそれぞれ接続した一対の第７および第８のト
ランジスタを含み、少くとも前記負荷抵抗の一方から出
力信号をとり出して動作点の変動をなくすようにしたこ
とを特徴とするものである。
以下本発明の一実施例を図面を用いて詳細に説明する。
第２図は本発明の実施例の回路図である。トランジスタ
Ｑｓ、Ｑｚのベースよシ互いに逆相の信号を印加し、エ
ミッタは抵抗ＲＨを介して共通接続し、この共通接続点
をトランジスタＱ７のコレクタに接続する。トランジス
タＱ１．Ｑ２のコレクタはトランジスタＱａ 、 Ｑ４
のベースにそれぞれ接続され、またトランジスタＱｓ、
Ｑ・の工＜ｖ夕にもそれぞれ接続される。トランジスタ
Ｑｓ 、 Ｑ４のエミッタは共通接続されてこの共通接
続点をトランジスタＱ８のコレクタと接続される。トラ
ンジスタＱ７ ＊ Ｑｓｓのエミッタも共通接続され定
電流源ＩＢに接続され、またこれらのベースのどちらか
一方に制御電圧ＥＣを印加し、他の一方のベースに基準
電圧Ｅ、を印加する。トランジスタＱ！、Ｑ４のコレク
タはそれぞれトランジスタＱｅ、Ｑｓのコレクタと相互
結合され負荷抵抗Ｒ１，と接続され出力端子Ａ、Ａ’が
導出される。なお、トランジスタＱｓｅＱ６のベースは
バイアス電圧ＥＢが印加される。
Ｑｓ、Ｑｚのベースよシ互いに逆相の信号を印加し、エ
ミッタは抵抗ＲＨを介して共通接続し、この共通接続点
をトランジスタＱ７のコレクタに接続する。トランジス
タＱ１．Ｑ２のコレクタはトランジスタＱａ 、 Ｑ４
のベースにそれぞれ接続され、またトランジスタＱｓ、
Ｑ・の工＜ｖ夕にもそれぞれ接続される。トランジスタ
Ｑｓ 、 Ｑ４のエミッタは共通接続されてこの共通接
続点をトランジスタＱ８のコレクタと接続される。トラ
ンジスタＱ７ ＊ Ｑｓｓのエミッタも共通接続され定
電流源ＩＢに接続され、またこれらのベースのどちらか
一方に制御電圧ＥＣを印加し、他の一方のベースに基準
電圧Ｅ、を印加する。トランジスタＱ！、Ｑ４のコレク
タはそれぞれトランジスタＱｅ、Ｑｓのコレクタと相互
結合され負荷抵抗Ｒ１，と接続され出力端子Ａ、Ａ’が
導出される。なお、トランジスタＱｓｅＱ６のベースは
バイアス電圧ＥＢが印加される。
すべてのトランジスタの電流増幅率βは十分大きいとす
れば、エミッタ電流とコレクタ電流はほぼ等しいとおけ
る。したがって、トランジスタＱ７のコレクタ電流を１
１とし、トランジスタＱｓのコレクタ電流Ｉ２とすれば Ｉｓ ＋ Ｉ２ ＝＝ ＩＢ ・・印・・・・・・・
・・・・川・川・１２）となる。ここでＱｙ 、 Ｑｓ
の工Ｚｖタ電位をＥＫ、！：’すれば
＼但し、工８： コレクタ飽
和電流 ｋ ：ボルッマン定数 Ｔ ：絶対温度 となり％ Ｅｃ＞Ｉｉ！ｒであるならばＩ、＞Ｉ、とな
夛かつ（２）式の条件を満足する。トランジスタＱｓａ
Ｑ２のコレクタ電流は、無信号時においては等し子Ａお
よびＡ′の動作点は。
れば、エミッタ電流とコレクタ電流はほぼ等しいとおけ
る。したがって、トランジスタＱ７のコレクタ電流を１
１とし、トランジスタＱｓのコレクタ電流Ｉ２とすれば Ｉｓ ＋ Ｉ２ ＝＝ ＩＢ ・・印・・・・・・・
・・・・川・川・１２）となる。ここでＱｙ 、 Ｑｓ
の工Ｚｖタ電位をＥＫ、！：’すれば
＼但し、工８： コレクタ飽
和電流 ｋ ：ボルッマン定数 Ｔ ：絶対温度 となり％ Ｅｃ＞Ｉｉ！ｒであるならばＩ、＞Ｉ、とな
夛かつ（２）式の条件を満足する。トランジスタＱｓａ
Ｑ２のコレクタ電流は、無信号時においては等し子Ａお
よびＡ′の動作点は。
となり、電ｍ’ｓ圧Ｖ００および定電流源の電流ＩＢが
変動しないかぎり、出力電圧は変動せず、制御電圧ＢＯ
に依存しない。久方信号に対しては、電流工１ ＊ 工
２の変化により利得が変化し、出力端子の動作点け、（
４）式で与えられたようにｖｏｏ 、 ”ＬとＩＢによ
って決められるので、この値を適切に設定する仁とＫよ
り、無ひずみで動作する範囲が拡大できる。
変動しないかぎり、出力電圧は変動せず、制御電圧ＢＯ
に依存しない。久方信号に対しては、電流工１ ＊ 工
２の変化により利得が変化し、出力端子の動作点け、（
４）式で与えられたようにｖｏｏ 、 ”ＬとＩＢによ
って決められるので、この値を適切に設定する仁とＫよ
り、無ひずみで動作する範囲が拡大できる。
消費電力についても第１図のごとき可変利得増幅器にお
いては、ダイナミックレンジを広くとろうとすれば電流
ＩＢの可変範囲を広くとる必要があシ、制御電流に応じ
た分だけ電流を消費するが第２図の例では、一定の電流
ＩＢだけで消費電力が決められ、このＩＢを小さくする
ことにより低消費電力化が図られる。
いては、ダイナミックレンジを広くとろうとすれば電流
ＩＢの可変範囲を広くとる必要があシ、制御電流に応じ
た分だけ電流を消費するが第２図の例では、一定の電流
ＩＢだけで消費電力が決められ、このＩＢを小さくする
ことにより低消費電力化が図られる。
第３図（ａ） 、 （ｂ）は制御電圧（Ｅｃ−Ｅｒ）と
利得および動作点電圧との関係を示し九特性図である。
利得および動作点電圧との関係を示し九特性図である。
この特性図に、よると、動作点電圧の変動を抑えて（０
，０５ｖ以下）％３ Ｑ ｄＢ近いダイナミックレンジ
を得ることができることを示している。この測定に用い
た回路は、電源電圧４Ｖ、利得側ａ嵐圧約１．５ｖ＃負
荷抵抗６．８にΩのものである。
，０５ｖ以下）％３ Ｑ ｄＢ近いダイナミックレンジ
を得ることができることを示している。この測定に用い
た回路は、電源電圧４Ｖ、利得側ａ嵐圧約１．５ｖ＃負
荷抵抗６．８にΩのものである。
以上のように、本発明による可変利得増幅器は。
回路構成が比較的簡単で、しかも広いダイナミックレン
ジを得ることができ、かつ出力端子の動作点の変動を少
くすることができる点でその効果は大きい。
ジを得ることができ、かつ出力端子の動作点の変動を少
くすることができる点でその効果は大きい。
本発明において、２つある負荷抵抗のうちどちら一方の
負荷抵抗を短絡し、負荷抵抗のある方より出力端子を導
出した回路構成において亀岡様の効果が得られる。また
、トランジスタＱ ｓ ｅ Ｑ２ ＠Ｑｓ 、 Ｑ４お
よびＱｙ ＃ Ｑｓの互に共通接続されるエミッタには
低抵抗（Ｒｍ ）を挿入することもできる。
負荷抵抗を短絡し、負荷抵抗のある方より出力端子を導
出した回路構成において亀岡様の効果が得られる。また
、トランジスタＱ ｓ ｅ Ｑ２ ＠Ｑｓ 、 Ｑ４お
よびＱｙ ＃ Ｑｓの互に共通接続されるエミッタには
低抵抗（Ｒｍ ）を挿入することもできる。
第１図は従来の可変利得増幅器の回路図、第２図は本発
明の一実施例の回路図、第３図（＋１） 、 （ｂ）は
本発明による可変利得増幅器の制御信号と利得および動
作点の電圧特性を示す特性図である。図において Ｄｌ、Ｄｌ・・・・・・整流接合素子、Ｑ１〜Ｑ７・・
・・・・トランジスタ、Ｒ□ｅ Ｒ２ｔ Ｒ１ｅ Ｒ４
・旧・・抵抗、ＲＮ・・・・・・エミッタ抵抗ｓ Ｒ
Ｌ・・・・・・負荷抵抗％ ＶＯＯ・・・・・・電源電
圧％ ＥＢ・・・・・・バイアス電圧５Ｅｒｅ”Ｃ・
・・・・・制御電圧
明の一実施例の回路図、第３図（＋１） 、 （ｂ）は
本発明による可変利得増幅器の制御信号と利得および動
作点の電圧特性を示す特性図である。図において Ｄｌ、Ｄｌ・・・・・・整流接合素子、Ｑ１〜Ｑ７・・
・・・・トランジスタ、Ｒ□ｅ Ｒ２ｔ Ｒ１ｅ Ｒ４
・旧・・抵抗、ＲＮ・・・・・・エミッタ抵抗ｓ Ｒ
Ｌ・・・・・・負荷抵抗％ ＶＯＯ・・・・・・電源電
圧％ ＥＢ・・・・・・バイアス電圧５Ｅｒｅ”Ｃ・
・・・・・制御電圧
Claims (1)
- 少くとも一方のペースに入力信号を供給しエミッタを互
に実質的忙共通接続した一対の第１および第２のトラン
ジスタと、これら第１および第２のトランジスタの前記
共通接続個所に一方のコレクタを接続しエミッタを互に
実質的に共通接続して定電流回路に接続し一方のペース
に供給されるバイアス″−圧を可変できる一対の第３お
よび第４のトランジスタと、これら第３および第４のト
ランジスタの他方のコレクタに実質的に共通接続したエ
ミッタを接続し前記第１および第２のトランジスタの各
コレクタにペースをそれぞれ接続し少くとも一方のコレ
クタに負荷抵抗を接続した一対の第５および第６のトラ
ンジスタと、これら第６および第５のトランジスタの各
コレクタにコレクタをそれぞれ接続し前記第１および第
２のトランジスタの各コレクタにエミッタをそれぞれ接
続し各ペースに所定バイアス電圧をそれぞれ接続した一
対の第７および第８のトランジスタを含み、前記負荷抵
抗から出力信号をとり出して動作点の変動をなくすよう
にしたことを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP456382A JPS58121811A (ja) | 1982-01-14 | 1982-01-14 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP456382A JPS58121811A (ja) | 1982-01-14 | 1982-01-14 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121811A true JPS58121811A (ja) | 1983-07-20 |
Family
ID=11587503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP456382A Pending JPS58121811A (ja) | 1982-01-14 | 1982-01-14 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121811A (ja) |
-
1982
- 1982-01-14 JP JP456382A patent/JPS58121811A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249136A (en) | PWM Signal power amplifier | |
| US4516081A (en) | Voltage controlled variable gain circuit | |
| JPH0452645B2 (ja) | ||
| JPS6156642B2 (ja) | ||
| US3914704A (en) | Feedback amplifier | |
| US3987317A (en) | Transistor biasing circuit | |
| JPS58121811A (ja) | 可変利得増幅器 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| US3533002A (en) | Operational amplifier providing low input current and enhanced high frequency gain | |
| JPH0145766B2 (ja) | ||
| US3405367A (en) | Quiescent current stabilized transistor amplifier | |
| JPS6259926B2 (ja) | ||
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| JPS6113403B2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| KR840001120B1 (ko) | 증폭기 | |
| USRE29286E (en) | Power amplifier with a bootstrapped driver stage | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPH0517695Y2 (ja) | ||
| JP3752029B2 (ja) | ラインレシーバ | |
| JP3283981B2 (ja) | 差動増幅器 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPH0697744A (ja) | 電圧／電流変換回路 | |
| JPH07135432A (ja) | 利得可変増幅器 | |
| JPS6112109A (ja) | カレントミラ−回路 |