JPH05503397A - 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造 - Google Patents
金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造Info
- Publication number
- JPH05503397A JPH05503397A JP3518387A JP51838791A JPH05503397A JP H05503397 A JPH05503397 A JP H05503397A JP 3518387 A JP3518387 A JP 3518387A JP 51838791 A JP51838791 A JP 51838791A JP H05503397 A JPH05503397 A JP H05503397A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- aluminum
- foil
- intermetallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
薄形電子パワーチップ用の直接熱圧着法関連出願
この出願は、米国特許出願第375.569号(出願日1989年7月3日)「
パッケージの蓋を貫通するリードを有する大電流ハーメチックパッケージおよび
パッケージした半導体チップ」と関連している。本出願人に譲渡された米国特許
出願第375,569号をこの明細書で援用するが、それはパッケージした半導
体チップの頂部に薄いホイル(foil)コネクタを通す方法を教示する。
この発明は、一般に薄形小形の電子パワー装置パッケージングに関し、特に、こ
のような装置およびパッケージングの物理的パラメータ(すなわち、重量、体積
、抵抗およびインダクタンス)の有益な減少をさらに大きくするために、このよ
うな装置用の実質的にインダクタンスのない電気リードまたは接続部を形成する
方法に関する。
以下の教示は主として単一装置の実現に向けられているが、集積回路のような同
様の装置のバッチ作製に簡単に拡張することができる。
従来技術
電子パワーチップ装置に高インダクタンスのワイヤを使用することを避ける従来
知られているリードまたはコネクタ技術は、「金バンブ技術」と称される技術を
使用している。上記装置に複数の全接点を、チップの選ばれた接点パッド上の複
数の金属金(gold)の導電性デテント(detent)の形態で使用する。
この技術は、米国特許第4.750.666号の教示にしたがって実施される。
この特許の発明では、金デテント(「バンプ」という)は、装置のアルミニウム
接点パッドに直接結合される金の半球体として特徴づけられている。最近、本発
明者のうち2人が行った研究によれば、前述したような金デテントー装置パッド
接点を用いるタイプの金(Au)−アルミニウム(At)界面に、異常が存在す
ることがわかった。その特定されたストレイタム(stratum)の形態のア
ルミニウムは、所望のチップ表面上に金属アルミニウムの薄層を被着することに
より半導体チップを金属化(メタライズ)する現在の慣用技術から生じる。ある
状況下で、金−アルミニウム界面の金属間(Au−Al)区域にいくつかの金属
間化合物相:Au Al、Aus At2、Au2Al、AuAlおよびA u
A l 2が生成する( A u A l 2は「パープルプレーグ」と呼ば
れる)。このAu Al 生成お! Y
よびそれに伴うカーケンドル(Ki rkenda 11)ボイド生成は、アル
ミニウム・バイメタル(二金属)配線技術で1975年以来知られている問題で
ある。パープルプレーグの生成機構を詳しく理解するために、相当な量の研究が
行われてきた。臭化物、ぶつ化物、塩化物などの不純物により180°C以上の
温度で誘引される腐食がパープルプレーグ生成を促進し、その結果Au−Al界
面で早期の結合破損が生じる。パープルプレーグおよびボイド生成に起因する結
合破損を減らすために、塩素、臭素およびふっ素を厳密に制御する。パープルプ
レーグ生成は金属−金属拡散現象により説明され、したがって、それはあらゆる
金−アルミニウム界面に存在しそうである。最終の安定な化合物の生成速度は、
反応温度および最初の二元(Au−AI)フィルム中の金とアルミニウムの割合
に依存する。
最初の相互作用は約100°Cでの熱処理中に起こり、A尽くすまで、この過程
が支配的である。もしもアルミニウム層の厚さが金の厚さより大きいと、230
0Cへの加熱が低温で生成したA u 2 A lをA u A l 2に変換
する。逆に、アルミニウム層の厚さが金の厚さより小さい場合には、最終相は、
初期の低温で生成したA u 2 A lからA u 4 AIのような全含量
の多い化合物になる。あらゆる場合に、発展中の化合物層の厚さは焼鈍時間の平
方根に比例する。
これは、すべての相互作用が拡散で限定されていることを示唆する。通常の金ワ
イヤボンディングでは、(ある長さの金ワイヤを残して導電通路を確保しなけれ
ばならないので)いつも余分な金が得られ、そして金がいつも余分に存在すると
ころでは、反応が続き、パープルプレーグ生成が臨界的になる。正常な作動条件
では、パワーチップの温度は約150°Cを越えてはならず、そして汚染されて
いない条件ではパープルプレーグは問題を呈さない。しかし、温度が長期間20
0°Cを越えたり、前述したタイプのハロゲン化物が存在すると、チップ接点が
おそらく破損(故障)する。
このようなわけで、カーケンドルボイド生成を伴う多数の種々の金属間化合物相
は、金−アルミニウム相互接続技術において重大な問題となる。この問題の解決
策は、以下に説明するように、まったく予期しないことには、半導体パワー装置
のコンパクトな薄い構成をさらに進展する方法を提供する。
発明の概要
この発明は、パープルプレーグと称される金−アルミニウム金属間多相問題を解
決する。高温では、金属間層を形成する金とアルミニウムとの反応は、金属間層
の厚さが余りに大きくなると、結合劣化につながることが知られている。この現
象は、アルミニウムが大きく欠乏してチップへの界面がもはや薄いアルミニウム
膜を介さず、金属間層に直接接触するようになった場合にも、生じる。これは、
金バンプ技術のプロセス(特に、横方向電気抵抗を減少させる目的で銅ホイルを
頂部のアルミニウム金属化層に付着する場合)を、不純物として存在するハロゲ
ン化物のレベルに応じて200−3000Cの温度に限定する。この発明は、新
規な直接的熱圧着によるホイル接続技術を用いることにより、金バンプ技術への
依存をなくす。
着想としては、この発明の技術は、実装されたパワーユニットまたはモジュール
の場合のように、パッケージの蓋を通過して半導体装置に達する銅接続部につい
て案出されたけれども、それに限定されない。半導体装置はここでは集積回路チ
ップとして記載するが、個別のパワー装置であってもよい。けい素(シリコン)
チップの下部または底部にはクロム−ニッケルー銀の層、上部または頂部には装
置の接点パッドを構成するアルミニウムの層を設ける。以下の説明に従って作製
する薄い銅を主成分とするホイルを、けい素チップのアルミニウムパッドに直接
熱圧着する。銅ホイルをまずクロム(Cr)フィルムで、ついで金フィルムで、
それぞれ数千オングストローム程度の厚さに被覆する。銅ホイルの厚さは1−1
0ミルとすればよい。複合ホイルを所望の形状にエツチングまたは打ち抜きする
。この形状は、チップへの圧着後の熱膨張の差を減らすためにボイドまたはスロ
ットを含む形状(レース状構成)とするのがよい。特別な周縁フレーム設計を用
いて、ホイル積層体に複数のリーフ(leaf)またはウィング(wing)を
形成し、チップへの圧着後に余分なホイルが物理的チップ境界を越えて張り出す
ようにする。結合を達成するには、ホイルをチップの1つまたは複数の頂部アル
ミニウムパッド(金属化層)に位置合わせし、約325°Cで約0.5−1時間
熱圧着する。金フィルムで被覆した銅ホイルの場合、これにより通常、銅ホイル
上の金フィルムがアルミニウムーホイル界面でAu Al 金属間化合物に変換
される。しかし、この発明によれば、アルミニウムを計画的に過剰に供給し、反
応により完全に使い尽くされないようにし、そしてすべての金を安定なA u
A 12相に変換する。
アルミニウム(チップ上の金属化層)の残りの境界層は、金属間化合物が直接け
い素チップに接触するのを防止し、一方、銅ホイル上の最初に堆積したクロムフ
ィルムはバリヤ層を形成し、これが(残っている)アルミニウムフィルム中への
銅の拡散を防止し、こうしてアルミニウムー銅金属間化合物の形成とけい素の銅
ドーピングを回避し、けい素への良好なオーム接触を保存する。
適切な熱圧着後、ホイルの余分な周縁のリーフ区域をチップ周縁の上に曲げるか
折り返し、リーフ区域をそれが延びている付は根の今や圧着されたホイル部分に
ほぼ重ねる。折り返したリーフは、すべての薄形パッケージ用途において蓋貫通
コネクタ用の応力緩和接点を構成する。折り返したリーフは(上記米国特許出願
第375,569号のように)リーフ状接点として蓋を貫通させるか、またはセ
ラミックの蓋に直接切り込んだ孔内に設けた銅の球体に接触させてもよい。この
後者の技術は、the Proceedings of the 40th I
EEE ETCT誌(May 1990)に報告されたシー・ニー・ニューゲバ
ウア等の論文rMCTMC−パッケージング」に記載されている。
新規と考えられるこの発明の特徴は添付の特許請求の範囲に明示しである。しか
し、この発明自体の構成および作動方法については、その目的および効果ともど
も、添付の図面を参照した以下の説明から、よく理解できるである第1図はこの
発明の多層ホイルを一部破断して示す斜視図である。
第2図はパッケージの一部で金属化チップに圧着したホイルを示す断面図である
。
第3図はこの発明にしたがって作製したホイルネットワークを有する半導体チッ
プの平面図である。
第4図は装置ゲート近くのホイル重なりを示す部分的斜視図である。
第5図は第3図の製品の一部を矢印5−5方向に見た断面図である。
好適な実施例の説明
高温で金属開祖を形成するアルミニウムと金の層間の反応は、温度およびハロゲ
ン化物の含有レベルにしたがって分子組成が変わる。アルミニウムと金を用いて
、たとえばけい素早導体チップの上に電気接続部を形成する場合、金属開祖の厚
さが余りに大きくなるか、アルミニウムが欠乏して薄いアルミニウム膜を通して
のチップとの全界面がなくなると、全接点層は層剥離を起こしやすい。この発明
は、この問題を解決し、半導体パワー装置用のインダクタンスのない永久的に結
合した、高密度の電流を通すことのできる接点を初めて提供する。
第1図は、この発明によるホイル導体10の破断した、つまり「層を引きはがし
た」部分を斜視図にて示す。平坦な導体10は、基体となる銅ホイル12を金の
外側層(またはプライ)14間にはさんだ構成である。後で説明する理由で、ク
ロムの層16を銅層12と金層14との間に介在させる。当業者であればすぐに
分かるように、ホイル導体10の本質的な構成は銅−クロム−全積層体であり、
金層は事実上初期技術の金バンプ(ここでは図示せず)に取って代わっている。
積層体を製造するには、まず銅ホイル12を金属フィルム、最初クロムで、つぎ
に金でスパッタリングなどの手段により被覆する。各フィルムの厚さは数千オン
グストローム程度である。銅ホイルの厚さは1−10ミルとすればよい。
第2図は、この発明の導体10を、部分的に封止した半導体チップ30の上に重
ねた状態にて示す側面図である。
チップ30は、けい素から構成すればよく、その上面の選択区域においてアルミ
ニウム18で金属被覆されており、このアルミニウムが装置の接点パッドとなる
。けい素チップ30の底部には金属化層20を設ける。この金属化層20は多層
金属皮膜(たとえば、金/けい素上の金、アルミニウム/けい素上のアルミニウ
ムまたはクロム上のニッケル上の銀)から構成して、チップを、クロム−ニッケ
ルー銀から構成されるカップまたはパッケージベース32と適合させる。第2図
に示す構造はこの発明のすでに熱圧着した製品を示し、17で示す領域は、本質
的にA u A l 2からなる金−アルミニウム金属間化合物層である。この
発明の重要な特徴がこの接合に具体化されている。すなわち、以前には金属間化
合物層17と底部クロム層16との間に存在した金層14が完全に使い尽くされ
ている。同時に、アルミニウム層18は、金属間化合物層17とけい素チップ3
0との間にはさまれて残る。アルミニウム層のアルミニウムの重量は、金属間化
合物層中の金のA u A 12化学量論的当量より大きい。前述したようなり
ロム上の金のコーティング中、半導体装置30上のアルミニウム化パッド18の
既知の厚さに厳密に基づいた計算を行う必要がある。
この計算を行って、金属間化合物層17の形成時に、金属間化合物層17と底部
クロム層16との間の金が完全に消費されて、底部クロム層16が金属間化合物
層17と並置関係になるように、金コーティングの正確な厚さをめる。
それに伴なって、また計画的に、アルミニウムの薄い層18が金属間化合物層1
7とけい素チップ30との間にはさまれて残る。金属間合−アルミニウム組成の
高金相には金が残らず、その代わり、バリヤのアルミニウム境界層が金属間化合
物17とけい素30との間に存在し、それ以上の反応を防止するように、この製
造工程を行う。金属間化合物17と銅ホイル12との間のクロム層16は、銅−
アルミニウム金属間化合物が生成しないようにするための、同様の金属境界層を
構成する。
所望の厚さのホイルと計算した厚さのクロムおよび金コーティングを用いて(す
なわち、金の使用量を金属間化合物17の形成に完全に使い尽くされるほどの少
量として)、導体10を製造した後、銅ホイルをエツチングまたは打ち抜きして
第3図に示すテンプレート形状40とする。この全体輪郭は3つの別個の部分、
つまり金属フレーム42.1つ以上の接点領域、たとえば領域41.44(以下
島という)、および延長区域46(以下「ウィング」または「リーフ」という)
を含む。リーフ46はフレーム42と島41.44との間の一体のコネクタであ
る。テンプレート自体には、特に主接点領域に、種々の穴またはアパーチャ48
があり、この結果、「レース状構成」と呼ばれるものとなる。前述したように、
ホイル導体10(第1図および第2図)は、特に島44で表わされる区域におい
て、ガードリング領域38と称されるチップ30の周囲を除いては、チップ30
表面のアルミニウム化パッド18に直接結合する必要がある。レース状構成の目
的は、ホイル導体をチップ金属化層に接合した後の熱膨張の相違を小さくするた
めである。第3図では見えないが、アルミニウム化パッド18はホイル導体の島
44のすぐ下にある。装置30の右上隅に示されている小さな島41は、代表的
なMCT(MO8制御サイリスタ)のゲートを形成する。少なくとも1つのり−
746が島をフレーム42と接続するが、島同士は別々であり、互いに電気的に
分離されていることがわかる。切断線39がフレーム42の近(のリーフ46上
の点に仮想線で示されており、ここで最終的にはリーフをフレームから切り離す
。チップパッケージングの最終組立中、フレーム42を第3図に示す全体の残り
から除去する。
破線で示す円形領域34は、この特定の実施例では、ホイル表面上でビームに当
てられる銅球体の位置を表わし、銅球体が最終的にパッケージしたチップを覆う
誘電体の蓋(図示せず)を通して電気的連絡を行う。フレーム42を除去し終っ
たら、リーフ46を、その付は根にある接点領域の島の境界の上に折り返す。第
3図では、たとえば左上四半部に現れるリーフ46を破線で示す輪郭49の上に
折り返す。すべてのり−746をこのように取扱い、その方法を第4図および第
5図にもっと明瞭に示す。
テンプレートを適切に成形した後、これを第3図に示すようにチップの頂部の金
属化層の上に位置決めし、200°C以上の温度で熱圧着するのが好ましい。代
表的な圧着方法は、約325°Cの温度で1000−6000psiの圧力で0
.5時間行う。通常的3000ps +の圧力が好適である。この結果、銅ホイ
ル上の金フィルムは、アルミニウムーホイル界面で所望の安定な金属間A u
A 12に完全に変換される。その後、前述した通常の加工を行い、第4図およ
び第5図に示す最終アセンブリを完成する。
第4図は、この発明のホイル導体10を、ポリイミド層33が島区域全体の上に
重ねられている最終組立状態にて示す斜視図である。ポリイミド層33は、(折
り返したリーフ46を除いては)ホイル10を蓋から電気的に絶縁する。折り返
したリーフ46は、金属球体(破線で示す)または他の適当な蓋貫通コネクタと
接触すると押し下げられるので、適応性を向上させる。ここで、リーフ46が主
接点パッドコネクタ44およびゲート接点パッドコネクタ41の上に折り返され
ているのが分かる。
第5図は、第3図に示す構造を矢印5−5に沿って見た断面図として示すことに
より、第4図に示す構造をさらに明瞭にするための図である。前述したように、
アルミニウム化パッド18はけい素チップ30の周縁まで延在せず、こうしてガ
ードリング領域38を確立する。ガードリング領域38の目的は、大規模または
バッチ式形成処理の結果として隣り合うチップが接触することによる短絡を防止
するためである。しかし、このような因子は、バッチ式形成処理に関連したもの
で、この発明の範囲内に入る対象ではない。
要 約 書
焼鈍した銅ホイル(12)をクロムフィルム(16)で被覆し、ついで適当な厚
さの金フィルム(14)で被覆し、けい素チップ(30)上のアルミニウム金属
化基板(18)に熱圧着して、はんだ付は可能な大電流接点をチップに形成する
。ホイルを適当な電気的ネットワーク接点パターン(40)に形成して、けい素
チップ上のアルミニウム金属化層が存在するところだけに結合する。ホイルのリ
ーフ部分(46)がけい素チップの境界を越えて延在し、これを後でホイルの上
へ折り返して所定の位1(49)に電気接点を形成する。ホイルへの外部接続は
、ホイル区域のすぐ上に位置するセラミックの蓋を介して行う。こうして銅を主
成分とするホイルのアルミニウム半導体パッドに対する直接熱圧着は、金属間化
合物A u A 12層およびアルミニウム層を介して銅導体をけい素チップに
固着し、現行の金デテント/バンプ接続部に取って代わる。
国際調査報告
Claims (19)
- 1.銅ホイルの少なくとも片側をクロムで被覆し、さらにその上を金で被覆した ものよりなる、電子半導体装置のアルミニウム表面に対する熱圧着用の抵抗、お よびインダクタンスの低い層状金属コネクタ。
- 2.半導体チップと、銅ホイルと、上記チップ上のアルミニウム層と、上記ホイ ル上に位置し、上記アルミニウム層と向かい合って整合したクロムフィルムと、 上記アルミニウム層とクロムフィルムとの間に、それらの向かい合った部分と接 触して位置するアルミニウムー金の金属間化合物層とを備える、熱圧着した電気 パワーチップアセンブリ。
- 3.上記アルミニウムー金の金属間化合物層が本質的にAuAl2からなる請求 項2に記載のアセンブリ。
- 4.上記アルミニウムー金の金属間化合物層がAuAl2として存在し、上記ア ルミニウム層中のアルミニウムの重量が金属間化合物層中の金のAuAl2化学 量論的当量より大きい請求項2に記載のアセンブリ。
- 5.半導体基板に結合した金属積層体において、基板上の第1導電金属層と、第 1金属層に結合した第2バイメタル金属間層と、片側が上記第2金属間層の一方 の金属に結合した第3導電金属層と、上記第3金属層の他側に結合した第4金属 層とを備え、上記第3金属層が上記第4金属層を上記第2金属間層の少なくとも 一方の金属との直接接触から分離し、上記第1金属層が上記第2金属間層のバイ メタル金属間化合物を基板との直接接触から分離していることを特徴とする金属 積層体。
- 6.上記第1金属層がアルミニウムからなり、上記第2金属間層が均一な単相の 金属間化合物からなる請求項5に記載の構造。
- 7.上記第3金属層がクロムからなる請求項5に記載の構造。
- 8.上記第4金属層が銅ホイルからなる請求項5に記載の構造。
- 9.上記第2金属間層が金とアルミニウムの金属間相からなる請求項6に記載の 構造。
- 10.上記第2金属間層がAuAl2からなる請求項6に記載の構造。
- 11.既知の厚さの金属接点パッドを設けた半導体チップの選ばれた表面に対し てインダクタンスのない接続部を形成する方法において、 チップ金属接点パッドと金属間結合部を形成することのできる少なくとも1種の 金属導体のコーティングで導電性ホイルを被覆することによりホイル積層体を作 表し、上記金属導体コーティングを上記パッドと整合させて配置し、上記金属導 体と上記パッドの間にあらかじめ選択された安定な金属間結合部を生じさせて両 者間に金属間層を形成するように加熱および加圧することにより、上記積層体を 上記パッドに熱圧着する工程を含む方法。
- 12.上記ホイル積層体の作製が、上記金属間結合部中の上記パッド金属を上記 ホイルから分離するように、上記導電性ホイルと上記金属導体との間に導電性金 属境界コーティングを設ける工程を含む請求項11に記載の方法。
- 13.上記ホイル積層体の作製が、上記金属導体コーティングの厚さを、上記熱 圧着中に上記金属導体コーティングが消失して上記チップと上記金属間層との間 に余りのパッド金属が残るように選択する工程を含む請求項11に記載の方法。
- 14.上記熱圧着を200℃以上の温度で行う請求項13に記載の方法。
- 15.上記熱圧着を1000−6000psiの範囲の圧力で行う請求項14に 記載の方法。
- 16.上記熱圧着を約325℃の温度および約3000psiの圧力で行う請求 項13に記載の方法。
- 17.さらに、あらかじめ選択したチップ区域に重なるように上記ホイルを所望 のネットワークに切断して、1つ以上のパッド接触区域およびパッド接触区域そ れぞれから延在する1つ以上の導電性リーフを有するホイルテンプレートを形成 する工程を含む請求項11に記載の方法。
- 18.少なくとも2つの島と半導体チップ金属化層と金属間結合することのでき る金属からなる少なくとも1つの外側層とを有する熱圧着用半導体接点ホイルテ ンプレートにおいて、上記島を囲むフレームと、各島からフレームヘの少なくと も1つの延長部を含む熱圧着用半導体接点ホイルテンプレート。
- 19.上記延長部が上記フレームの近くでフレームから幅方向に切り離して、該 延長部の付け根の所にある島の上へ折り返すことができる請求項18に記載のテ ンプレート。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US603,495 | 1990-10-26 | ||
US07/603,495 US5184206A (en) | 1990-10-26 | 1990-10-26 | Direct thermocompression bonding for thin electronic power chips |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05503397A true JPH05503397A (ja) | 1993-06-03 |
JP2979086B2 JP2979086B2 (ja) | 1999-11-15 |
Family
ID=24415689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51838791A Expired - Fee Related JP2979086B2 (ja) | 1990-10-26 | 1991-10-24 | 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5184206A (ja) |
EP (1) | EP0513273B1 (ja) |
JP (1) | JP2979086B2 (ja) |
KR (1) | KR100201679B1 (ja) |
CA (1) | CA2071496C (ja) |
DE (1) | DE69123727T2 (ja) |
WO (1) | WO1992008248A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227917A (ja) * | 1994-12-22 | 1996-09-03 | Toshiba Corp | 半導体素子の実装構造、液晶表示装置及び半導体装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184206A (en) * | 1990-10-26 | 1993-02-02 | General Electric Company | Direct thermocompression bonding for thin electronic power chips |
JP2553249B2 (ja) * | 1991-03-18 | 1996-11-13 | 株式会社東芝 | 半導体装置 |
JPH07105586B2 (ja) * | 1992-09-15 | 1995-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体チップ結合構造 |
EP0662708A1 (en) * | 1994-01-06 | 1995-07-12 | Harris Corporation | Thermocompression bonding using an aluminium-gold intermetallic |
US5945732A (en) * | 1997-03-12 | 1999-08-31 | Staktek Corporation | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package |
US6157076A (en) * | 1997-06-30 | 2000-12-05 | Intersil Corporation | Hermetic thin pack semiconductor device |
US5977639A (en) * | 1997-09-30 | 1999-11-02 | Intel Corporation | Metal staples to prevent interlayer delamination |
US6457234B1 (en) | 1999-05-14 | 2002-10-01 | International Business Machines Corporation | Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond |
JP2000340911A (ja) * | 1999-05-25 | 2000-12-08 | Mitsui Mining & Smelting Co Ltd | プリント配線板用銅箔 |
US7692211B1 (en) * | 2001-07-03 | 2010-04-06 | Silicon Power Corporation | Super GTO-based power blocks |
JP4073876B2 (ja) * | 2004-01-14 | 2008-04-09 | 三菱電機株式会社 | 半導体装置 |
US8987875B2 (en) | 2013-03-08 | 2015-03-24 | Delphi Technologies, Inc. | Balanced stress assembly for semiconductor devices |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3840982A (en) * | 1966-12-28 | 1974-10-15 | Westinghouse Electric Corp | Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same |
US3599060A (en) * | 1968-11-25 | 1971-08-10 | Gen Electric | A multilayer metal contact for semiconductor device |
NL7011885A (ja) * | 1970-08-12 | 1972-02-15 | ||
US3848261A (en) * | 1972-06-19 | 1974-11-12 | Trw Inc | Mos integrated circuit structure |
US3781596A (en) * | 1972-07-07 | 1973-12-25 | R Galli | Semiconductor chip carriers and strips thereof |
US3922712A (en) * | 1974-05-01 | 1975-11-25 | Gen Motors Corp | Plastic power semiconductor flip chip package |
US4089733A (en) * | 1975-09-12 | 1978-05-16 | Amp Incorporated | Method of forming complex shaped metal-plastic composite lead frames for IC packaging |
JPS5421165A (en) * | 1977-07-18 | 1979-02-17 | Nec Corp | Semiconductor device |
CA1226967A (en) * | 1984-03-08 | 1987-09-15 | Sheldon H. Butt | Tape bonding material and structure for electronic circuit fabrication |
JPS6281744A (ja) * | 1985-10-07 | 1987-04-15 | Mitsui Mining & Smelting Co Ltd | バンプ付フイルムキヤリヤの製造方法 |
JPS62150753A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 電子装置 |
JPS62150728A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | テ−プキヤリアおよびそれを用いた半導体装置 |
US4750666A (en) * | 1986-04-17 | 1988-06-14 | General Electric Company | Method of fabricating gold bumps on IC's and power chips |
JPS63119552A (ja) * | 1986-11-07 | 1988-05-24 | Sharp Corp | Lsiチツプ |
US4907734A (en) * | 1988-10-28 | 1990-03-13 | International Business Machines Corporation | Method of bonding gold or gold alloy wire to lead tin solder |
US5103290A (en) * | 1989-06-16 | 1992-04-07 | General Electric Company | Hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip |
US5135890A (en) * | 1989-06-16 | 1992-08-04 | General Electric Company | Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip |
US5018002A (en) * | 1989-07-03 | 1991-05-21 | General Electric Company | High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip |
US5028987A (en) * | 1989-07-03 | 1991-07-02 | General Electric Company | High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip |
US5184206A (en) * | 1990-10-26 | 1993-02-02 | General Electric Company | Direct thermocompression bonding for thin electronic power chips |
-
1990
- 1990-10-26 US US07/603,495 patent/US5184206A/en not_active Expired - Fee Related
-
1991
- 1991-10-24 EP EP19910920068 patent/EP0513273B1/en not_active Expired - Lifetime
- 1991-10-24 CA CA 2071496 patent/CA2071496C/en not_active Expired - Fee Related
- 1991-10-24 JP JP51838791A patent/JP2979086B2/ja not_active Expired - Fee Related
- 1991-10-24 WO PCT/US1991/007899 patent/WO1992008248A1/en active IP Right Grant
- 1991-10-24 DE DE1991623727 patent/DE69123727T2/de not_active Expired - Fee Related
-
1992
- 1992-06-23 KR KR1019920701508A patent/KR100201679B1/ko not_active IP Right Cessation
-
1993
- 1993-01-21 US US08/007,300 patent/US5304847A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227917A (ja) * | 1994-12-22 | 1996-09-03 | Toshiba Corp | 半導体素子の実装構造、液晶表示装置及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2979086B2 (ja) | 1999-11-15 |
KR920704353A (ko) | 1992-12-19 |
WO1992008248A1 (en) | 1992-05-14 |
KR100201679B1 (en) | 1999-06-15 |
EP0513273B1 (en) | 1996-12-18 |
US5184206A (en) | 1993-02-02 |
CA2071496C (en) | 2002-05-14 |
EP0513273A4 (en) | 1993-04-21 |
US5304847A (en) | 1994-04-19 |
DE69123727T2 (de) | 1997-07-03 |
DE69123727D1 (de) | 1997-01-30 |
CA2071496A1 (en) | 1992-04-27 |
EP0513273A1 (en) | 1992-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
US5854511A (en) | Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads | |
EP0271110B1 (en) | Semiconductor device comprising an electrode pad | |
US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
JP3502800B2 (ja) | 半導体装置の製造方法 | |
JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
JPH05503397A (ja) | 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造 | |
JP2000299337A (ja) | 半導体装置及びその製造方法 | |
US5206186A (en) | Method for forming semiconductor electrical contacts using metal foil and thermocompression bonding | |
EP0541405A1 (en) | Bond pad for semiconductor device | |
US4394678A (en) | Elevated edge-protected bonding pedestals for semiconductor devices | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
JP3326553B2 (ja) | 半導体チップの実装構造および半導体装置 | |
EP0540519B1 (en) | Method for making a thermal compression bond | |
TWI284969B (en) | Apparatus to reduce occurrences of delamination between flip-chip underfill and UBM structure | |
JPS5850421B2 (ja) | 薄膜回路 | |
JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
JP2002190490A (ja) | バンプを有する電子部品 | |
US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
JPH01207938A (ja) | 半導体装置 | |
JPH02159033A (ja) | 半導体装置 | |
TW421836B (en) | Package structure of semiconductor chip on substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |