JPH05500140A - デジタル信号の伸長方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル信号の伸長方法 本発明は、請求項１の上位概念に記載のデジタル信号の伸長方法およびこの方法 を実施するための装置に関する。

ドイツ連邦共和国特許第３７２２１７２号明細書がら、垂直偏向の振幅の拡大を 水平方向における信号のデジタル拡大と組み合わせた、画像の空間的な寸法の拡 大方法が公知である。この方法では、垂直偏向における振幅の拡大によって規定 されて、垂直方向における走査線数が低減され、その結果走査線構造が観察され る。走査線構造の現れ方は、ドイツ連邦共和国特許第３７２２１７０号明細書に 記載されているように、２倍の走査偏向を使用するとき、著しく低減することが できる。そこに記載されている解決原理は、メモリとして標準ＲＡＭを使用して いる。

本発明の課題は、画像の空間的な寸法を変化する方法および回路装置を提供する ことである。

この課題は、請求項１に記載の特徴によって解決される。本発明の実施例はその 他の請求項に記載されている。

本発明の解決法では、ドイツ連邦共和国特許第３７３３０１２号明細書に記載さ れているように、２つの周辺インタフェースを有するビデオメモリが使用される 。

画像の空間的な寸法を変化するために、上述の画像メモリを使用して、次の２つ の方法が可能である。

１、データを前辺て伸長しないでメモリに書き込む。

画像データの伸長は、画像メモリの読み出しの際に実施する。

２、データの伸長は、画像メモリにデータを書き込む間に実施する。再生のため に画像メモリを走査線毎に読み出す。

本発明により使用される画像メモリは次の特徴を有している： ビデオメモリの２つの周辺インタフェースに、相互に整数の倍数を有しているク ロックが供給される。例えば次の組み合わせを使用することができる：入力Ａ　 Ｉ３．５Ｍｌ’ｌｚ　１３．５ＭＨｚ　２７．０ＭＨｚ　２７．０Ｍ＋Ｉｚ入力 Ｂ　２７．０Ｍ［ｌｚ　１３．５ＭＩ’ｌｚ　１３．５ＭＨｚ　２７．０ＩＩＨ ｚ必要な読み出しおよび書き込み速度を実現するために、周辺インタフェースと メモリとの間の伝送は並列に実施される。データは例えば１２の標本値のブロッ クにおいて伝送される。

メモリへの非常に高いアクセス時間を必要とする高いデータレートにより、周辺 インタフェースは例えば２４の標本値のブロックを読み出すことができる。

次に本発明を図示の２つの実施例を用いて詳細に説明する。その際 第１図は、２倍の走査モードに対するメモリの動作態様を説明する概略図であり 、 第２図は、入力データおよび出力データの時間線図であり、 第３図は、バッファの構成を示す線図であり、第４図は、クロック整合回路の動 作態様を説明するための時間線図であり、 第５図は、入力データおよび出力データの別の時間線図であり、 第６図は、ルミナンス成分を伸長するための回路装置のブロック図であり、 第７図は、クロミナンス成分を伸長するための回路装置のブロック図である。

第１図には、２倍の走査モードを有するメモリ１４のメモリの動作態様を説明す る概略図が示されている。データは次のようにメモリ１４に書き込まれる：第１ の水平計数器１０は、１行の書き込みデータを制御し、第１の垂直計数器１２は １列のルミナンス成分Ｙの書き込みを制御しかつ垂直計数器１３は１列のクロミ ナンス成分Ｃの書き込みを制御する。データはブロック毎にメモリに書き込まれ 、その際ブロックの標本値の数は例えば１２とすることができる。ブロックのデ ータは交互にルミナンス信号成分Ｙおよびクロミナンス信号成分Ｃを含んでいる 。

データの読み出しは次のように行われる・メモリ１４はルミナンス信号成分Ｙに 対する第１の水平読み出し計数器１１を有している。これらデータは第１の周辺 インタフェースＢに供給される。水平書き込み計数器１３は、読み出しサイクル に対して、周辺インタフェースＡに対するクロミナンス信号成分Ｃに対する垂直 読み出し計数器１３として使用される。ルミナンス信号成分Ｙに対して、データ を周辺インタフェースＢに供給する垂直読み出し計数器１５が使用される。水平 書き込み計数器１０は読み出しサイクルに対して、水平読み出し計数器として使 用されかつクロミナンス信号成分Ｃを周辺インタフェースＡに供給する。周辺イ ンタフェースＡおよびＢは、データを２重に読み出すために使用される。その際 クロミナンスＣはインタフェースＡに供給されかつルミナンスＹはインタフェー スＢに供給される。

第２図には、インタフェースＡおよびＢにおける入力データＤ　Ｉｎおよび出力 データの時間線図が示されている。入力データＤ　ｌ　ｍは交互にルミナンス成 分Ｙおよびクロミナンス成分Ｃとしてメモリ１４に入力される。これらデータを メモリ１４から読み出す場合、クロミナンス成分ＣＩ、Ｃ２・・・が周辺インタ フェースＡに供給され、ルミナンス成分Ｙｌ、Ｙ２・・・は周辺インタフェース Ｂに供給される。第２図から明らかなように、ルミナンス成分Ｙ５．Ｙ６とクロ ミナンス成分Ｃ５、Ｃ６とは繰り返し読み出される。読み出し過程に対してそれ ぞれ２つの成分Ｃ１，Ｃ２：Ｙｌ、Ｙ２．・、がブロックにまとめられる。

例えば書き込みクロック２７　Ｍ　Ｈｚでありかっ４／３の比で画像拡大を実現 すべきとき、読み出しクロックは２０．２５ＭＨｚでなければならない。メモリ １４は２７ＭＨｚの読み出し周波数によって読み出される。しかし特別な読み出 し方法によって、２０．２５ＭＨｚの平均周波数が実現される。

２０．２５ＭＨｚの平均周波数を得るために、例えば２４個の標本値を有する４ つのブロックからその都度１つのブロックが読み出される。例えば３番目のブロ ックを繰り返し読み出し、その結果水平方向の歪みが高まるのを妨げる。

この読み出し周波数を得るために、第３図に示すように構成されたバッファが使 用される。データＤ　Ｉｎは並列にシフトレジスタ２０，２１．２２に供給され る。これらシフトレジスタ２０．２１．２２にそれぞれ制御可能な増幅器２３， ２４．２５が接続されており、これら増幅器の出力側はまとめられて出力側Ｄ　 ａ　ｕ　＋に導かれている。シフトレジスタ２０，２１．２２は制御入力側ＣＫ Ｉ、ＣＫ２およびＣＫ３を有している。制御可能な増幅器２３．２４．２５は制 御可能な入力側ＥＮＩ、ＥＮ２．ＥＮ３を有している。

第４図には、第３図のバッファの動作態様を説明するための時間線図が示されて いる。入力データＤ１．は４つのブロックＢＯないしＢ３から成っている。第１ のブロック期間の間にシフトレジスタ２０にブロックＷお。のデータが書き込ま れる。第２のブロック期間Ｂ１の間、シフトレジスタ２１にはブロックＷ１が書 き込まれる。第３のブロック期間Ｂ２には、シフトレジスタ２２にブロックＷＭ ２のデータが書き込まれる。このブロック期間Ｂ２は、書き込み過程が実施され ることな（，２０，２５ＭＨｚの平均周波数を得るために繰り返される。第５の ブロック期間Ｂ３においてシフトレジスタ２０にブロックＷ　＠３のデータが書 き込まれる。この書き込み過程は２７ＭＨｚのクロック周波数によりて行われる 。伸長を実施するために、ブロックＢＯないしＢ３のデータは、２０．２５ＭＨ ｚの平均周波数で読み出される。このために制御可能な増幅器２３．２４．２５ の入力側に、イネーブル信号ＥＮＩ、ＥＮ２およびＥＮ３が供給される。イネー ブル信号の持続時間は２０．２５ＭＨｚに相応しかつ第４図では時間期間３１に よって示されている。

第５図には、メモリ１４における入力データの書き込み並びにメモリ１４への書 き込み後のルミナンス成分Ｙおよびクロミナンス成分Ｃの配置が示されている。

ルミナンス成分Ｙの、計数器１２．１１を用いた書き込みおよびクロミナンス成 分Ｃの書き込みの際に、クロック整合のためにメモリ領域ＮＤは書き込まれない 。読み出し過程のためにデータは、メモリに書き込まれた順序で読み出されかっ Ｙ／Ｃ成分毎に周辺インタフェースＡ、Ｂに導かれる。

第６図は、本発明の実施例のブロック図を示している。ルミナンス信号に対する ＡＤ変換器７０を有する大信号路１０は、第１の書き込み読み出しメモリ６８お よび第２の書き込み読みメモリ７９に分岐されかつ引き続いてデマルチプレクサ ７４を介して再び、ルミナンス信号Ｙに対するＤＡ変換器７５を有する小信号路 １３にまとめられる。書き込み読み出しメモリ６８および７９は、データ入力側 、データ出力側、書き込み読み出し制御入力側並びにアドレス入力側を使用して いる。書き込み読み出しメモリ６８および７９のアドレス入力側はアドレス計数 器６４および８１の計数出力側に接続され、これらアドレス計数器はリセット入 力側並びにクロック入力側を有している。リセット入力側はマルチプレクサ６３ または８０を介して制御されかつクロック入力側はマルチプレクサ６５または８ ２を介して制御される。わがかり易くするために、個々の制御線路は図示されて おらず、相応の制御入力端子ないし制御出力端子における信号のみが示されてい る。制御信号には、切換信号ｆ　Ｍ／２およびｆ　Ｈ／２、即ちｆ　Ｈ／２に対 する反転信号がある。これら信号は対称的な切換信号でありかつ伝送されるまた は再生される画像信号のそれぞれの走査線期間後にその状態を変える。切換信号 は、制御入力側を介する書き込み読み出しメモリ６８および７９の、作動形式“ 書き込み”から“読み出し”またはその逆の交番する切換のために用いられる。

更にデマルチプレクサ７４は切換信号ｆＩ＋７２によって制御され、その結果そ れぞれの走査線期間の間に交互に、書き込み読み出しメモリ６８のデータ出力側 が２回出信号路に切り換えられかつ書き込み読み出しメモリ７９のデータ出力側 が２回出信路に切り換えられる。最後に更にマルチプレクサ６３．６５が切換信 号ｆ）７２によって切り換えられかつマルチブ制御信号ｆ　＋＋および２ｆｎは 、ドイツ連邦共和国特許第３７２２１７０号明細書の第１ｃ図および第１ｄ図に 示されているような、計数器６４および８１に対するリセット信号である。

リセット信号ｆｌＩの周波数の大きさは、伝送または再生される画像の走査線周 波数に相応しかつ信号２ｆ、の周波数の大きさは表示される画像の走査線周波数 に相応する。この場合信号の周波数２ｆＨは信号ｆｓの周波数の２倍の大きさで ある。最後に更に、計数器６４および８１のクロック入力側にマルチプレクサ６ ５および８２を介して供給されるクロック信号が発生される。作動形式“書き込 み”に対するクロック信号ｆおよび作動形式“読み出し”に対するクロック信号 ２ｆがある。クロック信号ｆ、２ｆの周波数は、それぞれの走査線周波数と乗算 されたそれぞれの走査線の画素の数に相応する。それ故にこの場合信号２ｆのク ロック周波数は、信号ｆのクロック周波数の２倍の大きさである。

画像信号は大信号路１０を介してデジタル形において書き込み読み出しメモリ６ ８および７９のデータ入力側に達する。時点ｔｏにおいて書き込み読み出しメモ リ６８は作動形式“書き込み”にありかつメモリ７の場合マルチプレクサ６３は 、それがリセット信号ｆ、をリセット入力側に通すように制御されかつマルチプ レクサ８０は、それがリセット信号２ｆ、を計数器８１の入力側に通すように制 御される。マルチプレクサ６５は更に、それがクロック信号ｆを計数器６４のク ロック入力側に通すように切り換えられかつマルチプレクサ８２はクロック信号 ２ｆを計数器８１のクロック入力側に通す。引き続いて走査線ｎの画像データが 、すべての必要なメモリ場所をアドレス指定することによって書き込み読み出し メモリ６８に書き込まれる。書き込み読み出しメモリ７９には既に、先行の走査 線ｎ−１の画像データが書き込まれておりがっそれからこれらデータは時点ｔ１ において読み出されかつデマルチプレクサ７４を介して比信号路１３に供給され る。１．とｔｏとの間の使用可能な期間において、書き込み読み出しメモリ７９ におけるメモリ場所が２つの一致するサイクルにおいてアドレス指定され、従っ て画像信号は２回読み出される。引き続いて書き込み読み出しメモリ６８および ７９はそれぞれ別の作動形式に移行し、即ち書き込み読み出しメモリ６８からそ の前に記憶された画像信号が読み出されかつ書き込み読み出しメモリ７９に、そ のとき伝送または再生される走査線の画像データが書き込まれる。その際その前 に記憶された画像データは消去される。書き込み読み出しメモリ６８の出力側を 比信号路１３に切り換えるために、デマルチプレクサ７４が切り換えられる。

以後この既述の過程は、伝送または再生される走査線の画像信号のそれぞれの走 査線期間後に繰り返される計数器６４のアドレス出力側は周辺インタフェースＡ に導かれておりかつ計数器８１のアドレス出力側は周辺インタフェースＢに導か れている。

第７図には、クロミナンス信号成分Ｕ、Ｖに対する信号処理が示されている。制 御信号はインタフェースＡ、Ｂを介して書き込み／読み出しメモリ６６．７１に 供給される。信号処理は第６図に相応して行われる。クロミナンス信号成分は大 信号路５４を介してマルチプレクサ９６に供給される。その場合信号成分Ｕ。

■はフィルタ９０，９１．ＡＤ変換器９２．９３およびＤフリップフロップ９４ ．９５を介してマルチプレクサ９３に供給される。マルチプレクサ９６には直列 ／並列変換器８３が接続されており、その出力データは書き込み／読み出しメモ リ６６．７１に供給される。書き込み／読み出しメモリ６６．７１の出力データ は並列／直列変換器８４およびＤフリップフロップ８５を介して、デマルチプレ クサ８６．並びにそれぞれＤフリップフロップ９８．９９．それぞれＤＡ変換器 ５０．５１およびフィルタ５２．５３から成る比信号路５５に供給される。

ＡＤ変換器９２．９３およびマルチプレクサ９６は１／２のクロック信号ｆ／２ によってタイミング制御され、Ｄフリップフロップ８５は２倍のクロック信号２ ｆによってタイミング制御され、直列／並列変換器８３、デマルチプレクサ８６ 、Ｄフリップフロップ９８．９９およびＤＡ変換器５０．５１はクロック信号ｆ によってタイミング制御される。

国際調査報告 国際調査報告 ＥＰ　９００１３３７ ＳＡ　３９５６０

Claims (6)

【特許請求の範囲】
1. １．データをブロックにまとめ、メモリに書き込まれまたは該メモリから読み出 されるデジタル信号を、Ｍ＞Ｎとするとき、比Ｍ：Ｎの伸長比で伸長する方法に おいて、 Ｍ個のブロックをメモリ（１４）から読み出し、該Ｍ個のブロックをＮ個のブロ ックから発生し、かつ前記Ｎ個のブロックはアクティブデータを含んでおりかつ Ｍ−Ｎ個のブロックの差を遅延することを特徴とするデジタル信号の伸長方法。
2. ２．デジタル信号としてビデオ信号を使用する請求項１記載のデジタル信号の伸 長方法。
3. ３．水平軸における伸長をブロック読み出しによって行う 請求項１または２記載のデジタル信号の伸長方法。
4. ４．Ｍ＝４およびＮ＝３である 請求項１記載のデジタル信号の伸長方法。
5. ５．メモリ（１４）として、入力クロックおよび出力クロックが同じである、２ つの周辺インタフェースを有するビデオメモリを使用する 請求項１から４までのいずれか１項記載のデジタル信号の伸長方法。
6. ６．データをブロックにまとめ、メモリに書き込まれまたは該メモリから読み出 されるデジタル信号を、Ｍ＞Ｎとするとき、比Ｍ：Ｎの伸長比で伸長する方法に おいて、 データのＮ個のブロックをメモリに書き込みかつメモリのセルにその都度Ｍ−Ｎ 番目のブロックを書き込まずにおき、かつメモリ（１４）を連続的に読み出し、 かつ読み出しの際に書き込まなかったセルを一緒に読み出す ことを特徴とするデジタル信号の伸長方法。