JPH0547800A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0547800A JPH0547800A JP3202959A JP20295991A JPH0547800A JP H0547800 A JPH0547800 A JP H0547800A JP 3202959 A JP3202959 A JP 3202959A JP 20295991 A JP20295991 A JP 20295991A JP H0547800 A JPH0547800 A JP H0547800A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron mobility
- high electron
- mobility transistor
- carrier supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、ＤＣＦＬ回路を形成するのに適した
ディプレーション型ＨＥＭＴとエンハンスメント型ＨＥ
ＭＴを同一半導体基板上に形成した半導体装置に関し、
同一半導体基板上にしきい値電圧の異なるＨＥＭＴを設
けることができる半導体装置を提供することを目的とす
る。 【構成】半導体基板１０上に能動層１４及びキャリア供
給層１６を形成し、第１の高電子移動度トランジスタの
ゲート電極２０をキャリア供給層１６に対して第１のシ
ョットキー障壁を有する材料により形成し、第２の高電
子移動度トランジスタのゲート電極２４をキャリア供給
層１６に対して第２のショットキー障壁を有する材料に
より形成するように構成する。
ディプレーション型ＨＥＭＴとエンハンスメント型ＨＥ
ＭＴを同一半導体基板上に形成した半導体装置に関し、
同一半導体基板上にしきい値電圧の異なるＨＥＭＴを設
けることができる半導体装置を提供することを目的とす
る。 【構成】半導体基板１０上に能動層１４及びキャリア供
給層１６を形成し、第１の高電子移動度トランジスタの
ゲート電極２０をキャリア供給層１６に対して第１のシ
ョットキー障壁を有する材料により形成し、第２の高電
子移動度トランジスタのゲート電極２４をキャリア供給
層１６に対して第２のショットキー障壁を有する材料に
より形成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特にＤＣＦ
Ｌ回路を形成するのに適したディプレーション型ＨＥＭ
Ｔとエンハンスメント型ＨＥＭＴを同一半導体基板上に
形成した半導体装置及びその製造方法に関する。近年の
コンピュータシステムの高速化、あるいは通信の高周波
化の傾向に対応するために、高速で動作可能な能動素子
が要求され、化合物半導体を用いた電界効果トランジス
タが期待されている。ＩｎＧａＡｓ系ＨＥＭＴ（高電子
移動度トランジスタ）はＧａＡｓ系ＨＥＭＴをしのぐ高
速動作が可能であることから特に注目されている。
Ｌ回路を形成するのに適したディプレーション型ＨＥＭ
Ｔとエンハンスメント型ＨＥＭＴを同一半導体基板上に
形成した半導体装置及びその製造方法に関する。近年の
コンピュータシステムの高速化、あるいは通信の高周波
化の傾向に対応するために、高速で動作可能な能動素子
が要求され、化合物半導体を用いた電界効果トランジス
タが期待されている。ＩｎＧａＡｓ系ＨＥＭＴ（高電子
移動度トランジスタ）はＧａＡｓ系ＨＥＭＴをしのぐ高
速動作が可能であることから特に注目されている。
【０００２】
【従来の技術】化合物半導体集積回路の基本ゲートとし
てＤＣＦＬ回路が用いられている。これはＤＣＦＬ回路
が比較的構造が簡単であり、高速動作が可能で低消費電
力であるためである。ＤＣＦＬ回路を形成するために
は、同一半導体基板上にディプレーション型ＦＥＴとエ
ンハンスメント型ＦＥＴの２種類のＦＥＴを作らなけれ
ばならない。
てＤＣＦＬ回路が用いられている。これはＤＣＦＬ回路
が比較的構造が簡単であり、高速動作が可能で低消費電
力であるためである。ＤＣＦＬ回路を形成するために
は、同一半導体基板上にディプレーション型ＦＥＴとエ
ンハンスメント型ＦＥＴの２種類のＦＥＴを作らなけれ
ばならない。
【０００３】従来、同一半導体基板上にしきい値電圧の
異なる２種類のＦＥＴを作るためには次のような方法が
とられてきた。まず、ＧａＡｓＭＥＳＦＥＴの場合につ
いて説明する。ＧａＡｓＭＥＳＦＥＴのしきい値電圧は
次式であたえられる。 Ｖth＝ΦーｑＮｄ2 ／２ε （１） ただし、Φはゲート部でのショットキーバリアの高さ、
ｑは単位電荷、Ｎはチャネルでのドーピング濃度、ｄは
チャネルの厚さ、εはＧａＡｓの誘電率を表している。
異なる２種類のＦＥＴを作るためには次のような方法が
とられてきた。まず、ＧａＡｓＭＥＳＦＥＴの場合につ
いて説明する。ＧａＡｓＭＥＳＦＥＴのしきい値電圧は
次式であたえられる。 Ｖth＝ΦーｑＮｄ2 ／２ε （１） ただし、Φはゲート部でのショットキーバリアの高さ、
ｑは単位電荷、Ｎはチャネルでのドーピング濃度、ｄは
チャネルの厚さ、εはＧａＡｓの誘電率を表している。
【０００４】ＧａＡｓＭＥＳＦＥＴの場合、チャネルを
有する能動層はイオン注入法により形成するのでチャネ
ルの厚さｄとドーピング濃度Ｎを変えることが可能であ
る。したがって、チャネルの厚さｄとドーピング濃度Ｎ
を変えることにより、しきい値電圧を制御して同一半導
体基板上にディプレーション型ＦＥＴとエンハンスメン
ト型ＦＥＴの２種類のＦＥＴを作ることができる。
有する能動層はイオン注入法により形成するのでチャネ
ルの厚さｄとドーピング濃度Ｎを変えることが可能であ
る。したがって、チャネルの厚さｄとドーピング濃度Ｎ
を変えることにより、しきい値電圧を制御して同一半導
体基板上にディプレーション型ＦＥＴとエンハンスメン
ト型ＦＥＴの２種類のＦＥＴを作ることができる。
【０００５】次に、キャリア供給層にＡｌＧａＡｓを用
い能動層にＧａＡｓを用いたＡｌＧａＡｓ／ＧａＡｓ系
ＨＥＭＴの場合について説明する。ＡｌＧａＡｓ／Ｇａ
Ａｓ系ＨＥＭＴのしきい値電圧は次式で与えられる。 Ｖth＝ΦーΔＥｃーｑＮｄ2 ／２ε （２） ただし、Φはゲート部でのショットキーバリアの高さ、
ΔＥｃはヘテロ接合の伝導帯不連続量、ｑは単位電荷、
ＮはＡｌＧａＡｓ層でのドーピング濃度、ｄはＡｌＧａ
Ａｓ層の厚さ、εはＡｌＧａＡｓ層の誘電率を表してい
る。
い能動層にＧａＡｓを用いたＡｌＧａＡｓ／ＧａＡｓ系
ＨＥＭＴの場合について説明する。ＡｌＧａＡｓ／Ｇａ
Ａｓ系ＨＥＭＴのしきい値電圧は次式で与えられる。 Ｖth＝ΦーΔＥｃーｑＮｄ2 ／２ε （２） ただし、Φはゲート部でのショットキーバリアの高さ、
ΔＥｃはヘテロ接合の伝導帯不連続量、ｑは単位電荷、
ＮはＡｌＧａＡｓ層でのドーピング濃度、ｄはＡｌＧａ
Ａｓ層の厚さ、εはＡｌＧａＡｓ層の誘電率を表してい
る。
【０００６】ＡｌＧａＡｓ／ＧａＡｓ系ＨＥＭＴでは結
晶成長法としてエピタキシャル成長法を用いるので、Ｍ
ＥＳＦＥＴの場合と異なりＡｌＧａＡｓ層のドーピング
濃度Ｎを変えることができない。また、ヘテロ接合の伝
導帯不連続量ΔＥｃも化合物半導体材料により決定され
る量であるので変更することはできない。そこで、Ａｌ
ＧａＡｓ／ＧａＡｓ系ＨＥＭＴでは、エピタキシャル層
をエッチングすることによりＡｌＧａＡｓキャリア供給
層の厚さｄを変えることで、しきい値電圧を制御する。
晶成長法としてエピタキシャル成長法を用いるので、Ｍ
ＥＳＦＥＴの場合と異なりＡｌＧａＡｓ層のドーピング
濃度Ｎを変えることができない。また、ヘテロ接合の伝
導帯不連続量ΔＥｃも化合物半導体材料により決定され
る量であるので変更することはできない。そこで、Ａｌ
ＧａＡｓ／ＧａＡｓ系ＨＥＭＴでは、エピタキシャル層
をエッチングすることによりＡｌＧａＡｓキャリア供給
層の厚さｄを変えることで、しきい値電圧を制御する。
【０００７】この方法による従来のＨＥＭＴを図４を用
いて説明する。半絶縁性のＧａＡｓ基板２８上にＨＥＭ
Ｔの能動層であるＧａＡｓ能動層３０が形成され、Ｇａ
Ａｓ能動層３０上にｎ−ＡｌＧａＡｓキャリア供給層３
２が形成されている。ｎ−ＡｌＧａＡｓキャリア供給層
３２上には、更にｎ−ＧａＡｓ層３４とｎ−ＡｌＧａＡ
ｓキャリア供給層３６が形成されている。
いて説明する。半絶縁性のＧａＡｓ基板２８上にＨＥＭ
Ｔの能動層であるＧａＡｓ能動層３０が形成され、Ｇａ
Ａｓ能動層３０上にｎ−ＡｌＧａＡｓキャリア供給層３
２が形成されている。ｎ−ＡｌＧａＡｓキャリア供給層
３２上には、更にｎ−ＧａＡｓ層３４とｎ−ＡｌＧａＡ
ｓキャリア供給層３６が形成されている。
【０００８】ｎ−ＡｌＧａＡｓキャリア供給層３６上に
はｎ−ＧａＡｓキャップ層３８を介して、ドレイン電極
４０とソース・ドレイン電極４４とソース電極４８とが
形成されている。右側のデプレッション型ＨＥＭＴのゲ
ート電極４２は、ドレイン電極４０とソース・ドレイン
電極４４間のｎ−ＧａＡｓキャップ層３８をエッチング
除去して露出したｎ−ＡｌＧａＡｓキャリア供給層３６
上に形成されている。
はｎ−ＧａＡｓキャップ層３８を介して、ドレイン電極
４０とソース・ドレイン電極４４とソース電極４８とが
形成されている。右側のデプレッション型ＨＥＭＴのゲ
ート電極４２は、ドレイン電極４０とソース・ドレイン
電極４４間のｎ−ＧａＡｓキャップ層３８をエッチング
除去して露出したｎ−ＡｌＧａＡｓキャリア供給層３６
上に形成されている。
【０００９】左側のエンハンスメント型ＨＥＭＴのゲー
ト電極４６は、ソース・ドレイン電極４４とソース電極
４８間のｎ−ＧａＡｓキャップ層３８とｎ−ＡｌＧａＡ
ｓキャリア供給層３６とｎ−ＧａＡｓ層３４とをエッチ
ング除去して露出したｎ−ＡｌＧａＡｓキャリア供給層
３２上に形成されている。キャリア供給層３６とＧａＡ
ｓ層３４とキャリア供給層３２の厚さの和ｄとキャリア
供給層３２の厚さｄが異なるようにして、同一のＧａＡ
ｓ基板２８上にしきい値電圧の異なるデプレッション型
ＨＥＭＴとエンハンスメント型ＨＥＭＴを形成する。
ト電極４６は、ソース・ドレイン電極４４とソース電極
４８間のｎ−ＧａＡｓキャップ層３８とｎ−ＡｌＧａＡ
ｓキャリア供給層３６とｎ−ＧａＡｓ層３４とをエッチ
ング除去して露出したｎ−ＡｌＧａＡｓキャリア供給層
３２上に形成されている。キャリア供給層３６とＧａＡ
ｓ層３４とキャリア供給層３２の厚さの和ｄとキャリア
供給層３２の厚さｄが異なるようにして、同一のＧａＡ
ｓ基板２８上にしきい値電圧の異なるデプレッション型
ＨＥＭＴとエンハンスメント型ＨＥＭＴを形成する。
【００１０】このようにＡｌＧａＡｓ／ＧａＡｓ系ＨＥ
ＭＴでは、ＧａＡｓ層をＡｌＧａＡｓ層に対して選択的
にエッチングすることができるので、上述のようにＡｌ
ＧａＡｓキャリア供給層の厚さｄを変化させることによ
り、しきい値電圧を制御して、同一ＧａＡｓ基板上にデ
ィプレーション型ＨＥＭＴとエンハンスメント型ＨＥＭ
Ｔを作ることができる。
ＭＴでは、ＧａＡｓ層をＡｌＧａＡｓ層に対して選択的
にエッチングすることができるので、上述のようにＡｌ
ＧａＡｓキャリア供給層の厚さｄを変化させることによ
り、しきい値電圧を制御して、同一ＧａＡｓ基板上にデ
ィプレーション型ＨＥＭＴとエンハンスメント型ＨＥＭ
Ｔを作ることができる。
【００１１】一方、キャリア供給層にＩｎＡｌＡｓを用
い能動層にＩｎＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧ
ａＡｓ系ＨＥＭＴでは、従来、エンハンスメント型ＨＥ
ＭＴの製造が困難であった。ゲート電極にＡｌ又はＴｉ
が用いられているため、ゲート電極のショットキーバリ
アの高さが低いからである。この問題を解決するために
ゲート電極の材料としてＰｔを用いることが提案されて
いる。ゲート電極の材料にＰｔを用いると、ゲート部分
でのＰｔとＩｎＡｌＡｓ接合のショットキーバリアが、
０．８２ｅＶと高くなる。
い能動層にＩｎＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧ
ａＡｓ系ＨＥＭＴでは、従来、エンハンスメント型ＨＥ
ＭＴの製造が困難であった。ゲート電極にＡｌ又はＴｉ
が用いられているため、ゲート電極のショットキーバリ
アの高さが低いからである。この問題を解決するために
ゲート電極の材料としてＰｔを用いることが提案されて
いる。ゲート電極の材料にＰｔを用いると、ゲート部分
でのＰｔとＩｎＡｌＡｓ接合のショットキーバリアが、
０．８２ｅＶと高くなる。
【００１２】しかしながら、ＩｎＡｌＡｓ／ＩｎＧａＡ
ｓ系ＨＥＭＴの場合、キャリア供給層のＩｎＡｌＡｓと
能動層のＩｎＧａＡｓの間で選択性を持ったリアクティ
ブイオンエッチング技術が確立していないため、単独で
はエンハンスメント型ＨＥＭＴを作成することが可能で
はあるが、エッチングにより厚さの異なるキャリア供給
層を形成することができず、エンハンスメント型ＨＥＭ
Ｔとディプレーション型ＨＥＭＴを同一半導体基板上に
作成することができなかった。
ｓ系ＨＥＭＴの場合、キャリア供給層のＩｎＡｌＡｓと
能動層のＩｎＧａＡｓの間で選択性を持ったリアクティ
ブイオンエッチング技術が確立していないため、単独で
はエンハンスメント型ＨＥＭＴを作成することが可能で
はあるが、エッチングにより厚さの異なるキャリア供給
層を形成することができず、エンハンスメント型ＨＥＭ
Ｔとディプレーション型ＨＥＭＴを同一半導体基板上に
作成することができなかった。
【００１３】
【発明が解決しようとする課題】上述のように、ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴのようにエピタキシャ
ル成長法により形成され、キャリア供給層と能動層とを
選択的にエッチングすることができないＨＥＭＴでは、
ドーピング濃度Ｎも、ヘテロ接合の伝導帯不連続量ΔＥ
ｃも、キャリア供給層の厚さｄも変えることもできな
い。そのため、しきい値電圧Ｖthを変えることができ
ず、同一半導体基板上にしきい値電圧の異なるＨＥＭＴ
を作ることができないという問題があった。
ｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴのようにエピタキシャ
ル成長法により形成され、キャリア供給層と能動層とを
選択的にエッチングすることができないＨＥＭＴでは、
ドーピング濃度Ｎも、ヘテロ接合の伝導帯不連続量ΔＥ
ｃも、キャリア供給層の厚さｄも変えることもできな
い。そのため、しきい値電圧Ｖthを変えることができ
ず、同一半導体基板上にしきい値電圧の異なるＨＥＭＴ
を作ることができないという問題があった。
【００１４】本発明の目的は、同一半導体基板上にしき
い値電圧の異なるＨＥＭＴを設けることができる半導体
装置及びその製造方法を提供することにある。
い値電圧の異なるＨＥＭＴを設けることができる半導体
装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】例えば、キャリア供給層
にＩｎＡｌＡｓを用い能動層にＩｎＧａＡｓを用いたＩ
ｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴにおいて、しきい
値電圧を制御するには式（１）において従来変化させた
パラメーター以外のショットキー電圧の大きさΦを変え
ることにより解決する。
にＩｎＡｌＡｓを用い能動層にＩｎＧａＡｓを用いたＩ
ｎＡｌＡｓ／ＩｎＧａＡｓ系ＨＥＭＴにおいて、しきい
値電圧を制御するには式（１）において従来変化させた
パラメーター以外のショットキー電圧の大きさΦを変え
ることにより解決する。
【００１６】ゲート電極とＩｎＡｌＡｓキャリア供給層
との間のショットキー電圧の大きさΦを変化させるに
は、ゲート電極に用いる金属材料を変化させればよい。
本願発明者によればショットキー電圧の大きさΦと金属
の仕事関数φmとの間には次の関係があることがわかっ
た。 Φ＝０．１５φm −０．０１１［ｅＶ］ （３） 金属の仕事関数φm はその金属固有のものであるので、
（３）式よりゲート電極の材料を変えることでショット
キー電圧の大きさΦを変えることができる。また、
（２）式においてショットキー電圧の大きさΦが変化す
ることからしきい値電圧の値を制御することができる。
との間のショットキー電圧の大きさΦを変化させるに
は、ゲート電極に用いる金属材料を変化させればよい。
本願発明者によればショットキー電圧の大きさΦと金属
の仕事関数φmとの間には次の関係があることがわかっ
た。 Φ＝０．１５φm −０．０１１［ｅＶ］ （３） 金属の仕事関数φm はその金属固有のものであるので、
（３）式よりゲート電極の材料を変えることでショット
キー電圧の大きさΦを変えることができる。また、
（２）式においてショットキー電圧の大きさΦが変化す
ることからしきい値電圧の値を制御することができる。
【００１７】本発明においては、ショットキー電圧の異
なる材料として例えばＡｌとＰｔを選択し、ディプレー
ション型ＨＥＭＴのゲート電極にＡｌを用いて、エンハ
ンスメント型ＨＥＭＴのゲート電極にＰｔを使用する。
したがって、上記目的は、半導体基板上に、しきい値電
圧の異なる第１の高電子移動度トランジスタと第２の高
電子移動度トランジスタが形成された半導体装置におい
て、前記半導体基板上に、前記第１の高電子移動度トラ
ンジスタと前記第２の高電子移動度トランジスタに共通
の能動層が形成され、前記能動層上に、前記第１の高電
子移動度トランジスタと前記第２の高電子移動度トラン
ジスタに共通のキャリア供給層が形成され、前記第１の
高電子移動度トランジスタのゲート電極は、前記キャリ
ア供給層に対して第１のショットキー障壁を有する材料
により形成され、前記第２の高電子移動度トランジスタ
のゲート電極は、前記キャリア供給層に対して第２のシ
ョットキー障壁を有する材料により形成されていること
を特徴とする半導体装置によって達成される。
なる材料として例えばＡｌとＰｔを選択し、ディプレー
ション型ＨＥＭＴのゲート電極にＡｌを用いて、エンハ
ンスメント型ＨＥＭＴのゲート電極にＰｔを使用する。
したがって、上記目的は、半導体基板上に、しきい値電
圧の異なる第１の高電子移動度トランジスタと第２の高
電子移動度トランジスタが形成された半導体装置におい
て、前記半導体基板上に、前記第１の高電子移動度トラ
ンジスタと前記第２の高電子移動度トランジスタに共通
の能動層が形成され、前記能動層上に、前記第１の高電
子移動度トランジスタと前記第２の高電子移動度トラン
ジスタに共通のキャリア供給層が形成され、前記第１の
高電子移動度トランジスタのゲート電極は、前記キャリ
ア供給層に対して第１のショットキー障壁を有する材料
により形成され、前記第２の高電子移動度トランジスタ
のゲート電極は、前記キャリア供給層に対して第２のシ
ョットキー障壁を有する材料により形成されていること
を特徴とする半導体装置によって達成される。
【００１８】
【作用】本発明によれば、第１の高電子移動度トランジ
スタのゲート電極をキャリア供給層に対して第１のショ
ットキー障壁を有する材料により形成し、第２の高電子
移動度トランジスタのゲート電極をキャリア供給層に対
して第２のショットキー障壁を有する材料により形成し
たので、しきい値電圧の異なる第１の高電子移動度トラ
ンジスタと第２の高電子移動度トランジスタを同一半導
体基板上に形成することができる。
スタのゲート電極をキャリア供給層に対して第１のショ
ットキー障壁を有する材料により形成し、第２の高電子
移動度トランジスタのゲート電極をキャリア供給層に対
して第２のショットキー障壁を有する材料により形成し
たので、しきい値電圧の異なる第１の高電子移動度トラ
ンジスタと第２の高電子移動度トランジスタを同一半導
体基板上に形成することができる。
【００１９】
【実施例】本発明の一実施例による半導体装置を図１を
用いて説明する。半絶縁性ＩｎＰ基板１０上に、膜厚３
００ｎｍＩｎ0.52Ａｌ0.48Ａｓバッファ層１２が形成さ
れ、Ｉｎ0.52Ａｌ0.48Ａｓバッファ層１２上に、ＨＥＭ
Ｔの能動層である膜厚５０ｎｍのＩｎ0.53Ｇa0.47 Ａｓ
能動層１４が形成されている。Ｉｎ0.53Ｇａ0.47Ａｓ能
動層１４上に、Ｓｉを１×１０18ｃｍ-3ドーピングした
膜厚３１ｎｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給
層１６が形成されている。
用いて説明する。半絶縁性ＩｎＰ基板１０上に、膜厚３
００ｎｍＩｎ0.52Ａｌ0.48Ａｓバッファ層１２が形成さ
れ、Ｉｎ0.52Ａｌ0.48Ａｓバッファ層１２上に、ＨＥＭ
Ｔの能動層である膜厚５０ｎｍのＩｎ0.53Ｇa0.47 Ａｓ
能動層１４が形成されている。Ｉｎ0.53Ｇａ0.47Ａｓ能
動層１４上に、Ｓｉを１×１０18ｃｍ-3ドーピングした
膜厚３１ｎｍのｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給
層１６が形成されている。
【００２０】ドレイン電極１８、ゲート電極２０、ソー
ス・ドレイン電極２２により図１の右側にディプレーシ
ョン型ＨＥＭＴを形成し、ソース・ドレイン電極２２、
ゲート電極２４、ソース電極２６により図１の左側にエ
ンハンスメント型ＨＥＭＴを形成する。ドレイン電極１
８、ソース・ドレイン電極２２、ソース電極２６は、膜
厚２００ｎｍのＡｕ層の上に膜厚１００ｎｍのＡｕＧｅ
層が積層された構造をしている。
ス・ドレイン電極２２により図１の右側にディプレーシ
ョン型ＨＥＭＴを形成し、ソース・ドレイン電極２２、
ゲート電極２４、ソース電極２６により図１の左側にエ
ンハンスメント型ＨＥＭＴを形成する。ドレイン電極１
８、ソース・ドレイン電極２２、ソース電極２６は、膜
厚２００ｎｍのＡｕ層の上に膜厚１００ｎｍのＡｕＧｅ
層が積層された構造をしている。
【００２１】図１右側のＨＥＭＴのゲート電極２０は、
ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６に対する
ショットキー障壁の低いＡｌにより形成されている。こ
のためしきい値電圧が低いディプレーション型ＨＥＭＴ
になっている。図１左側のＨＥＭＴのゲート電極２４
は、膜厚７．６ｎｍのＰｔ層２４ａ上に膜厚３０ｎｍの
Ｔｉ層２４ｂが形成され、その上に膜厚６０ｎｍのＰｔ
層２４ｃが形成され、その上に更に膜厚３００ｎｍのＡ
ｕ層２４ｄが形成された構造をしている。Ｐｔ層２４ａ
下のｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６中に
はＰｔが１５ｎｍ埋込まれてＰｔＡｓ層２４ａ′を形成
している。
ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６に対する
ショットキー障壁の低いＡｌにより形成されている。こ
のためしきい値電圧が低いディプレーション型ＨＥＭＴ
になっている。図１左側のＨＥＭＴのゲート電極２４
は、膜厚７．６ｎｍのＰｔ層２４ａ上に膜厚３０ｎｍの
Ｔｉ層２４ｂが形成され、その上に膜厚６０ｎｍのＰｔ
層２４ｃが形成され、その上に更に膜厚３００ｎｍのＡ
ｕ層２４ｄが形成された構造をしている。Ｐｔ層２４ａ
下のｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６中に
はＰｔが１５ｎｍ埋込まれてＰｔＡｓ層２４ａ′を形成
している。
【００２２】このように、図１左側のＨＥＭＴのゲート
電極２４のｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１
６に接する部分はショットキー障壁の高いＰｔにより形
成され、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６
中に埋込まれているので、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキ
ャリア供給層１６の実効的厚さｄを小さくすることがで
きる。このためしきい値電圧が高いエンハンスメント型
ＨＥＭＴとなっている。
電極２４のｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１
６に接する部分はショットキー障壁の高いＰｔにより形
成され、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６
中に埋込まれているので、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキ
ャリア供給層１６の実効的厚さｄを小さくすることがで
きる。このためしきい値電圧が高いエンハンスメント型
ＨＥＭＴとなっている。
【００２３】次に、本発明の一実施例による半導体装置
の製造方法について説明する。先ず、ＭＢＥ法により、
半絶縁性ＩｎＰ基板１０上に膜厚３００ｎｍのＩｎ0. 52
Ａｌ0.48Ａｓバッファ層１２を成長させ、Ｉｎ0.52Ａｌ
0.48Ａｓバッファ層１２上に膜厚５０ｎｍのＩｎ0.53Ｇ
ａ0.47Ａｓ能動層１４を成長させ、Ｉｎ0.53Ｇａ0.47Ａ
ｓ能動層１４上にＳｉを１×１０18ｃｍ-3ドーピングし
たｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６を膜厚
３１ｎｍ成長させる。
の製造方法について説明する。先ず、ＭＢＥ法により、
半絶縁性ＩｎＰ基板１０上に膜厚３００ｎｍのＩｎ0. 52
Ａｌ0.48Ａｓバッファ層１２を成長させ、Ｉｎ0.52Ａｌ
0.48Ａｓバッファ層１２上に膜厚５０ｎｍのＩｎ0.53Ｇ
ａ0.47Ａｓ能動層１４を成長させ、Ｉｎ0.53Ｇａ0.47Ａ
ｓ能動層１４上にＳｉを１×１０18ｃｍ-3ドーピングし
たｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６を膜厚
３１ｎｍ成長させる。
【００２４】次に、素子分離のためにＩｎ0.52Ａｌ0.48
Ａｓバッファ層１２、Ｉｎ0.53Ｇａ 0.47Ａｓ能動層１
４、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６をメ
サエッチングする。次に、ソース電極及びドレイン電極
を形成するためフォトレジストによって各電極のパター
ンを開口した後、全面に膜厚１００ｎｍのＡｕＧｅ層を
堆積し、ＡｕＧｅ層の上に膜厚２００ｎｍのＡｕ層を堆
積する。続いて、フォトレジストを溶解してレジスト上
の不要なＡｕＧｅ層及びＡｕ層をリフトオフして、ドレ
イン電極１８、ソース・ドレイン電極２２、ソース電極
２６を形成する。
Ａｓバッファ層１２、Ｉｎ0.53Ｇａ 0.47Ａｓ能動層１
４、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６をメ
サエッチングする。次に、ソース電極及びドレイン電極
を形成するためフォトレジストによって各電極のパター
ンを開口した後、全面に膜厚１００ｎｍのＡｕＧｅ層を
堆積し、ＡｕＧｅ層の上に膜厚２００ｎｍのＡｕ層を堆
積する。続いて、フォトレジストを溶解してレジスト上
の不要なＡｕＧｅ層及びＡｕ層をリフトオフして、ドレ
イン電極１８、ソース・ドレイン電極２２、ソース電極
２６を形成する。
【００２５】次に、ディプレーション型ＨＥＭＴのゲー
ト電極を形成する。フォトレジストによってゲート電極
のパターンを開口した後、全面に膜厚３００ｎｍのＡｌ
層を蒸着する。続いて、フォトレジストを溶解してレジ
スト上の不要なＡｌ層をリフトオフして、ゲート電極２
０を形成する。次に、エンハンスメント型ＨＥＭＴのゲ
ート電極を形成する。ゲート電極部分が開口するように
パターニングしたレジスト層を形成した後、順番にＰｔ
層を膜厚７．６ｎｍ、Ｔｉ層を膜厚３０ｎｍ、Ｐｔ層を
膜厚６０ｎｍ、Ａｕ層を膜厚３００ｎｍ蒸着する。続い
て、レジスト層を除去して、レジスト層上のＰｔ層、Ｔ
ｉ層、Ｐｔ層、Ａｕ層をリフトオフし、Ｐｔ層２４ａ、
Ｔｉ層２４ｂ、Ｐｔ層２４ｃ、Ａｕ層２４ｄからなるゲ
ート電極２４を形成する。
ト電極を形成する。フォトレジストによってゲート電極
のパターンを開口した後、全面に膜厚３００ｎｍのＡｌ
層を蒸着する。続いて、フォトレジストを溶解してレジ
スト上の不要なＡｌ層をリフトオフして、ゲート電極２
０を形成する。次に、エンハンスメント型ＨＥＭＴのゲ
ート電極を形成する。ゲート電極部分が開口するように
パターニングしたレジスト層を形成した後、順番にＰｔ
層を膜厚７．６ｎｍ、Ｔｉ層を膜厚３０ｎｍ、Ｐｔ層を
膜厚６０ｎｍ、Ａｕ層を膜厚３００ｎｍ蒸着する。続い
て、レジスト層を除去して、レジスト層上のＰｔ層、Ｔ
ｉ層、Ｐｔ層、Ａｕ層をリフトオフし、Ｐｔ層２４ａ、
Ｔｉ層２４ｂ、Ｐｔ層２４ｃ、Ａｕ層２４ｄからなるゲ
ート電極２４を形成する。
【００２６】次に、３５０℃の温度で１０分間アニーリ
ングを行う。アニーリングにより、ゲート電極２４の最
下層のＰｔ層２４ａがｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリ
ア供給層１６と反応して、金属間化合物であるＰｔＡｓ
2 層１６ａ′がｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給
層１６表面に形成され、ゲート電極２４が実質的に埋め
込まれる。これによりエンハンスメント型ＨＥＭＴにお
けるゲート電極２４下のｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャ
リア供給層１６の厚さｄを実効的に薄くすることがで
き、エンハンスメント型ＨＥＭＴのしきい値電圧を所望
の値にする。
ングを行う。アニーリングにより、ゲート電極２４の最
下層のＰｔ層２４ａがｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリ
ア供給層１６と反応して、金属間化合物であるＰｔＡｓ
2 層１６ａ′がｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給
層１６表面に形成され、ゲート電極２４が実質的に埋め
込まれる。これによりエンハンスメント型ＨＥＭＴにお
けるゲート電極２４下のｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャ
リア供給層１６の厚さｄを実効的に薄くすることがで
き、エンハンスメント型ＨＥＭＴのしきい値電圧を所望
の値にする。
【００２７】次に、図２及び図３を用いて、本実施例に
おけるキャリア供給層の厚さ、ゲート電極の材料および
ゲート電極の埋め込みの深さとしきい値電圧の関係につ
いて説明する。図２はＨＥＭＴのしきい値電圧とｎ−Ｉ
ｎ0.52Ａｌ0.48Ａｓキャリア供給層１６の厚さｄとの関
係を表している。横軸はｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャ
リア供給層１６の厚さｄであり、縦軸はしきい値電圧Ｖ
thを表している。
おけるキャリア供給層の厚さ、ゲート電極の材料および
ゲート電極の埋め込みの深さとしきい値電圧の関係につ
いて説明する。図２はＨＥＭＴのしきい値電圧とｎ−Ｉ
ｎ0.52Ａｌ0.48Ａｓキャリア供給層１６の厚さｄとの関
係を表している。横軸はｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャ
リア供給層１６の厚さｄであり、縦軸はしきい値電圧Ｖ
thを表している。
【００２８】ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層
１６が厚くなるにしたがって、しきい値電圧Ｖthが低下
する傾向にある。図２上側の曲線はゲート電極としてＰ
ｔ（ショットキー電圧＝０．７２ｅＶ）を使用した場合
であり、図２下側の曲線はゲート電極としてＡｌ（ショ
ットキー電圧＝０．６２ｅＶ）を使用した場合である。
１６が厚くなるにしたがって、しきい値電圧Ｖthが低下
する傾向にある。図２上側の曲線はゲート電極としてＰ
ｔ（ショットキー電圧＝０．７２ｅＶ）を使用した場合
であり、図２下側の曲線はゲート電極としてＡｌ（ショ
ットキー電圧＝０．６２ｅＶ）を使用した場合である。
【００２９】上述のように、本実施例ではディプレーシ
ョン型ＨＥＭＴのゲート電極２０としてＩｎＡｌＡｓと
反応しにくいＡｌを使用している。また、エンハンスメ
ント型ＨＥＭＴのゲート電極２４はＰｔ層２４ａ、Ｔｉ
２４ｂ、Ｐｔ２４ｃ、Ａｕ２４ｄを順に積層したものを
使用している。ディプレーション型ＨＥＭＴの場合、Ａ
ｌのショットキー電圧Φは０．６２ｅＶ程度である。通
常ＤＣＦＬ回路で用いられるディプレーション型ＨＥＭ
Ｔのしきい値電圧はー０．６Ｖ程度である。図２のグラ
フより、しきい値電圧が−０．６Ｖとなるｎ−Ｉｎ0.52
Ａｌ0.48Ａｓキャリア供給層１６の厚さｄは３１ｎｍで
あることがわかる。
ョン型ＨＥＭＴのゲート電極２０としてＩｎＡｌＡｓと
反応しにくいＡｌを使用している。また、エンハンスメ
ント型ＨＥＭＴのゲート電極２４はＰｔ層２４ａ、Ｔｉ
２４ｂ、Ｐｔ２４ｃ、Ａｕ２４ｄを順に積層したものを
使用している。ディプレーション型ＨＥＭＴの場合、Ａ
ｌのショットキー電圧Φは０．６２ｅＶ程度である。通
常ＤＣＦＬ回路で用いられるディプレーション型ＨＥＭ
Ｔのしきい値電圧はー０．６Ｖ程度である。図２のグラ
フより、しきい値電圧が−０．６Ｖとなるｎ−Ｉｎ0.52
Ａｌ0.48Ａｓキャリア供給層１６の厚さｄは３１ｎｍで
あることがわかる。
【００３０】エンハンスメント型ＨＥＭＴの場合、Ｐｔ
のショットキー電圧Φは０．８２ｅＶである。同一基板
上にディプレーション型ＨＥＭＴとエンハンスメント型
ＨＥＭＴを形成するため、エンハンスメント型ＨＥＭＴ
におけるｎ−Ｉｎ0.52Ａｌ0. 48Ａｓキャリア供給層１６
の厚さｄを３１ｎｍにすると、図２のグラフよりしきい
値電圧はー０．４Ｖとなる。ＤＣＦＬ回路で用いられる
エンハンスメント型ＨＥＭＴのしきい値電圧は０．１Ｖ
であるので、このままではエンハンスメント型にならな
い。しきい値電圧を０．１Ｖにするためには、図２のグ
ラフからｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６
の厚さｄを１６ｎｍと薄くしなければならない。
のショットキー電圧Φは０．８２ｅＶである。同一基板
上にディプレーション型ＨＥＭＴとエンハンスメント型
ＨＥＭＴを形成するため、エンハンスメント型ＨＥＭＴ
におけるｎ−Ｉｎ0.52Ａｌ0. 48Ａｓキャリア供給層１６
の厚さｄを３１ｎｍにすると、図２のグラフよりしきい
値電圧はー０．４Ｖとなる。ＤＣＦＬ回路で用いられる
エンハンスメント型ＨＥＭＴのしきい値電圧は０．１Ｖ
であるので、このままではエンハンスメント型にならな
い。しきい値電圧を０．１Ｖにするためには、図２のグ
ラフからｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６
の厚さｄを１６ｎｍと薄くしなければならない。
【００３１】この問題を解決するために、ゲート電極２
４の最下層のＰｔ層２４ａがＩｎＡｌＡｓとの間で反応
性に富むという性質を利用する。３５０℃程度の熱処理
を行うと、Ｐｔ層２４ａとｎ−Ｉｎ0.52Ａｌ0.48Ａｓキ
ャリア供給層１６とが反応して、Ｐｔ層２４ａ下のｎ−
Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６中にＰｔＡｓ
2 層２４ａ′が形成され、ゲート電極２４のＰｔ層２４
ａをｎ−Ｉｎ0.52Ａｌ 0.48Ａｓキャリア供給層１６中に
埋め込んで、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層
１６の実効的な厚さｄを薄くすることができる。図２よ
りエンハンスメント型ＨＥＭＴのしきい値電圧を０．１
Ｖにするには、ｄを１６ｎｍにしなければならないこと
がわかるので、そのためにはゲート電極２４のＰｔ層２
４ａを１５ｎｍ（＝３１ｎｍ−１６ｎｍ）埋め込む必要
がある。
４の最下層のＰｔ層２４ａがＩｎＡｌＡｓとの間で反応
性に富むという性質を利用する。３５０℃程度の熱処理
を行うと、Ｐｔ層２４ａとｎ−Ｉｎ0.52Ａｌ0.48Ａｓキ
ャリア供給層１６とが反応して、Ｐｔ層２４ａ下のｎ−
Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６中にＰｔＡｓ
2 層２４ａ′が形成され、ゲート電極２４のＰｔ層２４
ａをｎ−Ｉｎ0.52Ａｌ 0.48Ａｓキャリア供給層１６中に
埋め込んで、ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層
１６の実効的な厚さｄを薄くすることができる。図２よ
りエンハンスメント型ＨＥＭＴのしきい値電圧を０．１
Ｖにするには、ｄを１６ｎｍにしなければならないこと
がわかるので、そのためにはゲート電極２４のＰｔ層２
４ａを１５ｎｍ（＝３１ｎｍ−１６ｎｍ）埋め込む必要
がある。
【００３２】Ｐｔ層２４ａの埋め込みの深さは、Ｐｔ層
２４ａの膜厚によって決まる。図３はＰｔ層２４ａの膜
厚ｔと埋め込みの深さａの関係を表している。これより
Ｐｔ層の膜厚ｔと埋め込みの深さａとの間には、 ａ＝１．９８ｔ （４） の関係があることがわかる。この式より、埋め込みの深
さａを１５ｎｍにするにはＰｔ層２４ａの膜厚は７．６
ｎｍにしなければならないことがわかる。
２４ａの膜厚によって決まる。図３はＰｔ層２４ａの膜
厚ｔと埋め込みの深さａの関係を表している。これより
Ｐｔ層の膜厚ｔと埋め込みの深さａとの間には、 ａ＝１．９８ｔ （４） の関係があることがわかる。この式より、埋め込みの深
さａを１５ｎｍにするにはＰｔ層２４ａの膜厚は７．６
ｎｍにしなければならないことがわかる。
【００３３】このようにエンハンスメント型ＨＥＭＴの
ゲート電極２４にＰｔのみを用いた場合、ゲート電極２
４のＰｔ層２４ａの膜厚は７．６ｎｍであるので、この
ままではゲート電極２４としては薄すぎて抵抗が高くな
ってしまう。これを防ぐには、ゲート電極２４として膜
厚７．６ｎｍのＰｔ層２４ａ上に膜厚３０ｎｍのＴｉ層
２４ｂ、膜厚６０ｎｍのＰｔ層２４ｃ、膜厚３００ｎｍ
のＡｕ層２４ｄを順に積層している。ゲート電極２４を
低抵抗化するために厚いＡｕ層２４ｄを設け、Ａｕ層２
４ｄからｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６
中にＡｕが拡散することを防止するために、薄いＰｔ層
２４ｃを設け、Ｐｔ層２４ｃとＰｔ層２４ａを分離する
ために薄いＴｉ層２４ｂを設けている。
ゲート電極２４にＰｔのみを用いた場合、ゲート電極２
４のＰｔ層２４ａの膜厚は７．６ｎｍであるので、この
ままではゲート電極２４としては薄すぎて抵抗が高くな
ってしまう。これを防ぐには、ゲート電極２４として膜
厚７．６ｎｍのＰｔ層２４ａ上に膜厚３０ｎｍのＴｉ層
２４ｂ、膜厚６０ｎｍのＰｔ層２４ｃ、膜厚３００ｎｍ
のＡｕ層２４ｄを順に積層している。ゲート電極２４を
低抵抗化するために厚いＡｕ層２４ｄを設け、Ａｕ層２
４ｄからｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層１６
中にＡｕが拡散することを防止するために、薄いＰｔ層
２４ｃを設け、Ｐｔ層２４ｃとＰｔ層２４ａを分離する
ために薄いＴｉ層２４ｂを設けている。
【００３４】このようにゲート電極を形成したあと３５
０℃の熱処理を加えることにより、ゲート電極２４を所
望量埋め込んでエンハンスメント型ＨＥＭＴを実現する
ことができる。一方、ゲート電極２０はＩｎＡｌＡｓと
反応しにくいＡｌを用いているため埋め込まれずディプ
レーション型ＨＥＭＴのしきい値電圧は変化しない。し
たがって、キャリア供給層にＩｎＡｌＡｓを用い能動層
にＩｎＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧａＡｓ系
ＨＥＭＴにおいても、同一半導体基板上にディプレーシ
ョン型ＨＥＭＴとエンハンスメント型ＨＥＭＴを共に形
成することができた。
０℃の熱処理を加えることにより、ゲート電極２４を所
望量埋め込んでエンハンスメント型ＨＥＭＴを実現する
ことができる。一方、ゲート電極２０はＩｎＡｌＡｓと
反応しにくいＡｌを用いているため埋め込まれずディプ
レーション型ＨＥＭＴのしきい値電圧は変化しない。し
たがって、キャリア供給層にＩｎＡｌＡｓを用い能動層
にＩｎＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧａＡｓ系
ＨＥＭＴにおいても、同一半導体基板上にディプレーシ
ョン型ＨＥＭＴとエンハンスメント型ＨＥＭＴを共に形
成することができた。
【００３５】本発明は上記実施例に限らず種々の変形が
可能である。例えば、上記実施例ではディプレーション
型ＨＥＭＴのゲート電極材料としてＡｌを用いたが、Ｉ
ｎＡｌＡｓと反応しにくい導電材料であれば、Ｔｉ、
Ｗ、ＷＳｉ、Ｍｏ等の他の材料でもよい。また、上記実
施例ではキャリア供給層にＩｎＡｌＡｓを用い、能動層
にＩｎＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧａＡｓ系
ＨＥＭＴであったが、キャリア供給層にＩｎＡｌＡｓを
用い、能動層にＩｎＰ、ＩｎＡｓ又はＩｎＡｓＰを用い
た、ＩｎＡｌＡｓ／ＩｎＰ系ＨＥＭＴ、ＩｎＡｌＡｓ／
ＩｎＡｓ系ＨＥＭＴ又はＩｎＡｌＡｓ／ＩｎＡｓＰ系Ｈ
ＥＭＴでもよい。
可能である。例えば、上記実施例ではディプレーション
型ＨＥＭＴのゲート電極材料としてＡｌを用いたが、Ｉ
ｎＡｌＡｓと反応しにくい導電材料であれば、Ｔｉ、
Ｗ、ＷＳｉ、Ｍｏ等の他の材料でもよい。また、上記実
施例ではキャリア供給層にＩｎＡｌＡｓを用い、能動層
にＩｎＧａＡｓを用いたＩｎＡｌＡｓ／ＩｎＧａＡｓ系
ＨＥＭＴであったが、キャリア供給層にＩｎＡｌＡｓを
用い、能動層にＩｎＰ、ＩｎＡｓ又はＩｎＡｓＰを用い
た、ＩｎＡｌＡｓ／ＩｎＰ系ＨＥＭＴ、ＩｎＡｌＡｓ／
ＩｎＡｓ系ＨＥＭＴ又はＩｎＡｌＡｓ／ＩｎＡｓＰ系Ｈ
ＥＭＴでもよい。
【００３６】更に、本発明は、キャリア供給層にＡｌＧ
ａＡｓを用い、能動層にＧａＡｓ又はＩｎＧａＡｓを用
いたＡｌＧａＡｓ／ＧａＡｓ系ＨＥＭＴ又はＡｌＧａＡ
ｓ／ＩｎＧａＡｓ系ＨＥＭＴや、キャリア供給層にＩｎ
ＧａＰを用い、能動層にＧａＡｓ又はＩｎＧａＡｓを用
いたＩｎＧａＰ／ＧａＡｓ系ＨＥＭＴ又はＩｎＧａＰ／
ＩｎＧａＡｓ系ＨＥＭＴにも適用できる。ゲート電極材
料にショットキー障壁の高さの異なる材料を用いて、同
一半導体基板上にエンハンスメント型ＨＥＭＴとディプ
レーション型ＨＥＭＴを形成するようにする。
ａＡｓを用い、能動層にＧａＡｓ又はＩｎＧａＡｓを用
いたＡｌＧａＡｓ／ＧａＡｓ系ＨＥＭＴ又はＡｌＧａＡ
ｓ／ＩｎＧａＡｓ系ＨＥＭＴや、キャリア供給層にＩｎ
ＧａＰを用い、能動層にＧａＡｓ又はＩｎＧａＡｓを用
いたＩｎＧａＰ／ＧａＡｓ系ＨＥＭＴ又はＩｎＧａＰ／
ＩｎＧａＡｓ系ＨＥＭＴにも適用できる。ゲート電極材
料にショットキー障壁の高さの異なる材料を用いて、同
一半導体基板上にエンハンスメント型ＨＥＭＴとディプ
レーション型ＨＥＭＴを形成するようにする。
【００３７】
【発明の効果】以上の通り、本発明によれば、半導体基
板上に第１の高電子移動度トランジスタと第２の高電子
移動度トランジスタに共通の能動層を形成し、能動層上
に第１の高電子移動度トランジスタと第２の高電子移動
度トランジスタに共通のキャリア供給層を形成し、第１
の高電子移動度トランジスタのゲート電極をキャリア供
給層に対して第１のショットキー障壁を有する材料によ
り形成し、第２の高電子移動度トランジスタのゲート電
極をキャリア供給層に対して第２のショットキー障壁を
有する材料により形成するようにしたので、同一半導体
基板上にしきい値電圧の異なる高電子移動度トランジス
タを形成することが可能になり、ＩｎＧａＡｓ系高速半
導体集積回路の発展に寄与するところが大きい。
板上に第１の高電子移動度トランジスタと第２の高電子
移動度トランジスタに共通の能動層を形成し、能動層上
に第１の高電子移動度トランジスタと第２の高電子移動
度トランジスタに共通のキャリア供給層を形成し、第１
の高電子移動度トランジスタのゲート電極をキャリア供
給層に対して第１のショットキー障壁を有する材料によ
り形成し、第２の高電子移動度トランジスタのゲート電
極をキャリア供給層に対して第２のショットキー障壁を
有する材料により形成するようにしたので、同一半導体
基板上にしきい値電圧の異なる高電子移動度トランジス
タを形成することが可能になり、ＩｎＧａＡｓ系高速半
導体集積回路の発展に寄与するところが大きい。
【図１】本発明の一実施例による半導体装置を示す断面
図である。
図である。
【図２】本発明の半導体装置において、しきい値電圧と
ｎ−ＩｎＡｌＡｓキャリア供給層の厚さとの関係を示す
グラフである。
ｎ−ＩｎＡｌＡｓキャリア供給層の厚さとの関係を示す
グラフである。
【図３】本発明の半導体装置において、ゲート電極の埋
込み深さとＰｔ層の膜厚との関係を示すグラフである。
込み深さとＰｔ層の膜厚との関係を示すグラフである。
【図４】従来の半導体装置を示す断面図である。
１０…ＩｎＰ基板 １２…Ｉｎ0.52Ａｌ0.48Ａｓバッファ層 １４…Ｉｎ0.53Ｇａ0.47Ａｓ能動層 １６…ｎ−Ｉｎ0.52Ａｌ0.48Ａｓキャリア供給層 １８…ドレイン電極 ２０…ゲート電極 ２２…ソース・ドレイン電極 ２４…ゲート電極 ２４ａ…Ｐｔ層 ２４ｂ…Ｔｉ層 ２４ｃ…Ｐｔ層 ２４ｄ…Ａｕ層 ２４ａ′…ＰｔＡｓ2 層 ２６…ソース電極 ２８…ＧａＡｓ基板 ３０…ＧａＡｓ能動層 ３２…ｎ−ＡｌＧａＡｓキャリア供給層 ３４…ｎ−ＧａＡｓ層 ３６…ｎ−ＡｌＧａＡｓキャリア供給層 ３８…ｎ−ＧａＡｓキャップ層 ４０…ドレイン電極 ４２…ゲート電極 ４４…ソース・ドレイン電極 ４６…ゲート電極 ４８…ソース電極
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/20 7377−4Ｍ 29/48 Ｈ 7738−4Ｍ 7342−4Ｍ Ｈ０１Ｌ 27/08 ３１１ Ｃ 7739−4Ｍ 29/80 Ｂ
Claims (5)
- 【請求項１】 半導体基板上に、しきい値電圧の異なる
第１の高電子移動度トランジスタと第２の高電子移動度
トランジスタが形成された半導体装置において、 前記半導体基板上に、前記第１の高電子移動度トランジ
スタと前記第２の高電子移動度トランジスタに共通の能
動層が形成され、 前記能動層上に、前記第１の高電子移動度トランジスタ
と前記第２の高電子移動度トランジスタに共通のキャリ
ア供給層が形成され、 前記第１の高電子移動度トランジスタのゲート電極は、
前記キャリア供給層に対して第１のショットキー障壁を
有する材料により形成され、 前記第２の高電子移動度トランジスタのゲート電極は、
前記キャリア供給層に対して第２のショットキー障壁を
有する材料により形成されていることを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記第１の高電子移動度トランジスタのしきい値電圧が
正になるように、前記第１の高電子移動度トランジスタ
のゲート電極の前記キャリア供給層と接する部分の材料
をＰｔにより形成したことを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、 前記キャリア供給層がＩｎＡｌＡｓにより形成され、前
記第１の高電子移動度トランジスタのゲート電極のＰｔ
が前記キャリア供給層中に埋め込まれていることを特徴
とする半導体装置。 - 【請求項４】 しきい値電圧の異なる第１の高電子移動
度トランジスタと第２の高電子移動度トランジスタを半
導体基板上に形成する半導体装置の製造方法において、 前記第１の高電子移動度トランジスタと前記第２の高電
子移動度トランジスタに共通の能動層を前記半導体基板
上に形成し、 前記第１の高電子移動度トランジスタと前記第２の高電
子移動度トランジスタに共通のキャリア供給層を前記能
動層上に形成し、 前記キャリア供給層に対して第１のショットキー障壁を
有する材料により、前記第１の高電子移動度トランジス
タのゲート電極を形成し、 前記キャリア供給層に対して第２のショットキー障壁を
有する材料により、前記第２の高電子移動度トランジス
タのゲート電極を形成し、 所定温度で加熱処理することにより、前記第１の高電子
移動度トランジスタのゲート電極を前記キャリア供給層
中に埋め込み、前記第１の高電子移動度トランジスタの
ゲート電極下の前記キャリア供給層の実効的厚さを薄く
したことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記キャリア供給層がＩｎＡｌＡｓであり、 前記第１の高電子移動度トランジスタのゲート電極の前
記キャリア供給層と接する部分の材料がＰｔであり、 前記加熱処理の所定温度が約３００〜４５０℃であるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202959A JPH0547800A (ja) | 1991-08-13 | 1991-08-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202959A JPH0547800A (ja) | 1991-08-13 | 1991-08-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547800A true JPH0547800A (ja) | 1993-02-26 |
Family
ID=16465999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3202959A Withdrawn JPH0547800A (ja) | 1991-08-13 | 1991-08-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547800A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009059816A (ja) * | 2007-08-30 | 2009-03-19 | Furukawa Electric Co Ltd:The | Ｅｄ型インバータ回路および集積回路素子 |
| US7777252B2 (en) | 2004-07-20 | 2010-08-17 | Toyota Jidosha Kabushiki Kaisha | III-V hemt devices |
-
1991
- 1991-08-13 JP JP3202959A patent/JPH0547800A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7777252B2 (en) | 2004-07-20 | 2010-08-17 | Toyota Jidosha Kabushiki Kaisha | III-V hemt devices |
| US9184271B2 (en) | 2004-07-20 | 2015-11-10 | Toyota Jidosha Kabushiki Kaisha | III-V HEMT devices |
| US9735260B2 (en) | 2004-07-20 | 2017-08-15 | Toyota Jidosha Kabushiki Kaisha | III-V HEMT devices |
| JP2009059816A (ja) * | 2007-08-30 | 2009-03-19 | Furukawa Electric Co Ltd:The | Ｅｄ型インバータ回路および集積回路素子 |
| JP4514063B2 (ja) * | 2007-08-30 | 2010-07-28 | 古河電気工業株式会社 | Ｅｄ型インバータ回路および集積回路素子 |
| US7821035B2 (en) | 2007-08-30 | 2010-10-26 | The Furukawa Electric Co., Ltd. | ED inverter circuit and integrate circuit element including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581355B2 (ja) | Ｐチャンネル・デバイス用の異方型ｎ＋ゲートをもつ相補型ヘテロ接合電界効果トランジスタ | |
| US6963090B2 (en) | Enhancement mode metal-oxide-semiconductor field effect transistor | |
| US4961194A (en) | Compound semiconductor device having nonalloyed ohmic contacts | |
| US20060197129A1 (en) | Buried and bulk channel finFET and method of making the same | |
| EP0114962B1 (en) | Double heterojunction field effect transistors | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| US5192698A (en) | Making staggered complementary heterostructure FET | |
| EP0080714A2 (en) | Hetero-junction semiconductor device | |
| JPH0810763B2 (ja) | 半導体装置 | |
| US4698652A (en) | FET with Fermi level pinning between channel and heavily doped semiconductor gate | |
| US4866491A (en) | Heterojunction field effect transistor having gate threshold voltage capability | |
| US5552330A (en) | Resonant tunneling fet and methods of fabrication | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002009253A (ja) | 半導体装置およびその製造方法 | |
| JPH0547800A (ja) | 半導体装置及びその製造方法 | |
| JP4631104B2 (ja) | 半導体装置の製造方法 | |
| JPH0750781B2 (ja) | 化合物半導体集積回路装置 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2759526B2 (ja) | 半導体装置及びその製造方法 | |
| JP2546994B2 (ja) | 高速電界効果半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |