JPH054749B2 - - Google Patents
Info
- Publication number
- JPH054749B2 JPH054749B2 JP56197189A JP19718981A JPH054749B2 JP H054749 B2 JPH054749 B2 JP H054749B2 JP 56197189 A JP56197189 A JP 56197189A JP 19718981 A JP19718981 A JP 19718981A JP H054749 B2 JPH054749 B2 JP H054749B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- frame synchronization
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 44
- 238000000034 method Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】
この発明は、AM変調やFM変調などのキヤリ
ア変調方式によらないベースバンドで記録された
デジタル信号の再生装置の、特にフレーム同期信
号(ブロツク同期信号)の補償回路部に関する。
ア変調方式によらないベースバンドで記録された
デジタル信号の再生装置の、特にフレーム同期信
号(ブロツク同期信号)の補償回路部に関する。
例えば、オーデイオ信号がデジタルPCM化さ
れてデイスクに記録され、この記録されたデジタ
ルPCMオーデイオ信号がこのデイスクより再生
される装置が知られている。このPCMオーデイ
オデイスクの記録再生装置の場合、PCMオーデ
イオ信号を記録するに当つては、AM変調やFM
変調などのキヤリア変調方式によらないベースバ
ンドで記録する方式が採られている。そしてこの
場合、通常ランレングスリミテツドコード(run
length limitted code)の変調方式が用いられ
る。この変調方法は、“0”または“1”のデー
タに関して2つのデータの遷移(トランジシヨ
ン)間の最小反転間隔を長くして記録効率を高く
すると共に最大反転間隔を短かいものとして再生
側におけるセルフクロツクの容易化を図るもので
ある。
れてデイスクに記録され、この記録されたデジタ
ルPCMオーデイオ信号がこのデイスクより再生
される装置が知られている。このPCMオーデイ
オデイスクの記録再生装置の場合、PCMオーデ
イオ信号を記録するに当つては、AM変調やFM
変調などのキヤリア変調方式によらないベースバ
ンドで記録する方式が採られている。そしてこの
場合、通常ランレングスリミテツドコード(run
length limitted code)の変調方式が用いられ
る。この変調方法は、“0”または“1”のデー
タに関して2つのデータの遷移(トランジシヨ
ン)間の最小反転間隔を長くして記録効率を高く
すると共に最大反転間隔を短かいものとして再生
側におけるセルフクロツクの容易化を図るもので
ある。
ところで、デジタル信号を記録、再生する際に
はデジタル信号の誤り訂正その他の処理を容易に
するため複数サンプル毎にブロツク化し、そのブ
ロツク化したもの毎に処理するようにしている。
この1ブロツク分の長さを1フレーム期間として
デジタルオーデイオデイスクでは扱つている。そ
して、この1ブロツク毎のデーターに対してフレ
ーム同期信号(ブロツク同期信号)がその先頭の
部分に挿入され、1ブロツク単位の目印とされて
いる。
はデジタル信号の誤り訂正その他の処理を容易に
するため複数サンプル毎にブロツク化し、そのブ
ロツク化したもの毎に処理するようにしている。
この1ブロツク分の長さを1フレーム期間として
デジタルオーデイオデイスクでは扱つている。そ
して、この1ブロツク毎のデーターに対してフレ
ーム同期信号(ブロツク同期信号)がその先頭の
部分に挿入され、1ブロツク単位の目印とされて
いる。
このフレーム同期信号としては、この場合、最
大反転間隔が連続する変調出力は通常の変調によ
つては現れないことを利用して、この最大反転間
隔が2回連続するビツトパターン、すなわち
“1”の区間が最大反転間隔の間続くとともに、
これに続いて“0”の区間が最大反転間隔区間続
くようなパターンをフレーム同期信号として用い
るようにしている。
大反転間隔が連続する変調出力は通常の変調によ
つては現れないことを利用して、この最大反転間
隔が2回連続するビツトパターン、すなわち
“1”の区間が最大反転間隔の間続くとともに、
これに続いて“0”の区間が最大反転間隔区間続
くようなパターンをフレーム同期信号として用い
るようにしている。
前述もしたように、このフレーム同期信号を再
生側では検出し、このフレーム同期信号を検出し
たことによりその後のデータを適宜処理するわけ
であるが、以下のような理由により、このフレー
ム同期信号が正しく検出されない場合があり、一
般に再生側にはフレーム同期信号の補償回路が設
けられる。
生側では検出し、このフレーム同期信号を検出し
たことによりその後のデータを適宜処理するわけ
であるが、以下のような理由により、このフレー
ム同期信号が正しく検出されない場合があり、一
般に再生側にはフレーム同期信号の補償回路が設
けられる。
すなわち、例えばデイスクに生じた傷などによ
りフレーム同期信号が欠落してしまう場合があ
る。また、フレーム同期信号と類似するパルス状
のノイズが再生信号に混入され、これが誤つてフ
レーム同期信号として再生され、その後の処理を
誤らせる結果となるような場合もある。さらに音
声信号の頭出しのようなサーチモードなどのとき
にはフレーム同期信号は検出されないがこのサー
チモードが終了した後即座にフレーム同期信号が
得られないと、サーチモードから通常の再生モー
ドに切り換つた後から安定な再生信号が得られる
のにしばらくの時間が必要になるということにも
なる。その他種々の原因によりフレーム同期信号
の周期が変わることがあり、それを補正する必要
もある。
りフレーム同期信号が欠落してしまう場合があ
る。また、フレーム同期信号と類似するパルス状
のノイズが再生信号に混入され、これが誤つてフ
レーム同期信号として再生され、その後の処理を
誤らせる結果となるような場合もある。さらに音
声信号の頭出しのようなサーチモードなどのとき
にはフレーム同期信号は検出されないがこのサー
チモードが終了した後即座にフレーム同期信号が
得られないと、サーチモードから通常の再生モー
ドに切り換つた後から安定な再生信号が得られる
のにしばらくの時間が必要になるということにも
なる。その他種々の原因によりフレーム同期信号
の周期が変わることがあり、それを補正する必要
もある。
このようなフレーム同期信号の補償回路として
は、従来第1図に示すようなものが知られてい
る。
は、従来第1図に示すようなものが知られてい
る。
すなわち第1図において、入力端1を通じた再
生されたデジタル信号はレジスタ2に供給され
る。このレジスタ2はフレーム同期信号の長さに
相当するnビツト分の段数を有するもので、nビ
ツト並列のデータがこのレジスタによりフレーム
同期信号検出回路3に供給され、前述のビツトパ
ターンのフレーム同期信号がパターンの一致をと
ることにより検出される。
生されたデジタル信号はレジスタ2に供給され
る。このレジスタ2はフレーム同期信号の長さに
相当するnビツト分の段数を有するもので、nビ
ツト並列のデータがこのレジスタによりフレーム
同期信号検出回路3に供給され、前述のビツトパ
ターンのフレーム同期信号がパターンの一致をと
ることにより検出される。
また、このレジスタ2の出力は1ブロツク分の
データのメモリー4に供給され、1フレーム期間
内の、すなわち1ブロツク分の全てのデータがこ
のメモリーに書き込まれる。このメモリーに1ブ
ロツク分のデータが全て書き込まれると、このメ
モリーより各データはレジスタ5に供給される。
すなわち、メモリー4からは1フレーム期間分遅
れたデータが得られ、これがレジスタ5に供給さ
れることになる。このレジスタ5もレジスタ2と
同様にnビツト分の段数を有し、nビツト並列の
データがフレーム同期信号検出回路6に供給さ
れ、前述と同様にしてフレーム同期信号が検出さ
れる。さらにこのレジスタ5の出力が1ブロツク
分のデータのメモリー7に供給されて1フレーム
期間遅延された後、レジスタ8に供給される。こ
のレジスタもレジスタ2及び5と同様で、このレ
ジスタからのnビツト並列のデータがフレーム同
期信号検出回路9に供給され、入力データに対し
て2フレーム期間分遅れた状態でフレーム同期信
号が検出される。
データのメモリー4に供給され、1フレーム期間
内の、すなわち1ブロツク分の全てのデータがこ
のメモリーに書き込まれる。このメモリーに1ブ
ロツク分のデータが全て書き込まれると、このメ
モリーより各データはレジスタ5に供給される。
すなわち、メモリー4からは1フレーム期間分遅
れたデータが得られ、これがレジスタ5に供給さ
れることになる。このレジスタ5もレジスタ2と
同様にnビツト分の段数を有し、nビツト並列の
データがフレーム同期信号検出回路6に供給さ
れ、前述と同様にしてフレーム同期信号が検出さ
れる。さらにこのレジスタ5の出力が1ブロツク
分のデータのメモリー7に供給されて1フレーム
期間遅延された後、レジスタ8に供給される。こ
のレジスタもレジスタ2及び5と同様で、このレ
ジスタからのnビツト並列のデータがフレーム同
期信号検出回路9に供給され、入力データに対し
て2フレーム期間分遅れた状態でフレーム同期信
号が検出される。
そして、これらフレーム同期信号検出回路3,
6,9からのフレーム同期信号の検出信号F0、
F1、F2が多数決論理回路10に供給され、3つ
の信号F0、F1、F2のうち2つ以上の信号の発生
時点の位相が一致しているとき、その一致してい
る時点と出力信号FAが得られるという多数決論
理がこれにおいてとられる。デイスクの回転速度
が安定で、フレーム同期信号が正しいフレーム周
期で安定に3つの検出回路3,6,9から得られ
ているときは、検出回路3,6,9の出力信号の
位相は一致したものとなり、多数決論理回路10
からはフレーム周期で常に出力信号FAが得られ
る。
6,9からのフレーム同期信号の検出信号F0、
F1、F2が多数決論理回路10に供給され、3つ
の信号F0、F1、F2のうち2つ以上の信号の発生
時点の位相が一致しているとき、その一致してい
る時点と出力信号FAが得られるという多数決論
理がこれにおいてとられる。デイスクの回転速度
が安定で、フレーム同期信号が正しいフレーム周
期で安定に3つの検出回路3,6,9から得られ
ているときは、検出回路3,6,9の出力信号の
位相は一致したものとなり、多数決論理回路10
からはフレーム周期で常に出力信号FAが得られ
る。
ドロツプアウトによりフレーム同期信号が連続
して2個以上欠落すると、信号F0、F1、F2は、
そのドロツプアウトの生じた時点で2つ以上の信
号の位相が一致することはなくなるからこの多数
決論理回路10から出力信号FAはその時点では
得られなくなる。
して2個以上欠落すると、信号F0、F1、F2は、
そのドロツプアウトの生じた時点で2つ以上の信
号の位相が一致することはなくなるからこの多数
決論理回路10から出力信号FAはその時点では
得られなくなる。
カウンタ11のクロツク端子にはクロツク発生
器13からのクロツクパルスCPが供給される。
そしてこのカウンタ11は1フレーム期間、クロ
ツク発生器13からのクロツクパルスCPをカウ
ントするとキヤリーパルスFCを発生するもので、
このキヤリーパルスFCはフレーム周期の信号と
なる。したがつて多数決論理回路10からの信号
が得られないときでも、つまり正しい周期のフレ
ーム同期信号が得られないときでも、このカウン
タ11からフレーム周期の信号が得られる。多数
決論理回路10から正しい周期のフレーム同期信
号が得られれば、そのフレーム周期信号によつて
カウンタ11はリセツトされるからキヤリーパル
スFCも検出されたフレーム同期信号と全く同じ
位相の信号となる。
器13からのクロツクパルスCPが供給される。
そしてこのカウンタ11は1フレーム期間、クロ
ツク発生器13からのクロツクパルスCPをカウ
ントするとキヤリーパルスFCを発生するもので、
このキヤリーパルスFCはフレーム周期の信号と
なる。したがつて多数決論理回路10からの信号
が得られないときでも、つまり正しい周期のフレ
ーム同期信号が得られないときでも、このカウン
タ11からフレーム周期の信号が得られる。多数
決論理回路10から正しい周期のフレーム同期信
号が得られれば、そのフレーム周期信号によつて
カウンタ11はリセツトされるからキヤリーパル
スFCも検出されたフレーム同期信号と全く同じ
位相の信号となる。
このキヤリーパルスFCはオアゲート12の他
方の入力端に供給される。したがつてオアゲート
12からは多数決論理回路10からのフレーム同
期信号が正しいものであれば、このフレーム同期
がそのまま取り出され、ドロツプアウト等により
多数決論理回路10より信号が得られないときは
カウンタ11からの出力キヤリーパルスFCがこ
れより出力端14に得られることになる。
方の入力端に供給される。したがつてオアゲート
12からは多数決論理回路10からのフレーム同
期信号が正しいものであれば、このフレーム同期
がそのまま取り出され、ドロツプアウト等により
多数決論理回路10より信号が得られないときは
カウンタ11からの出力キヤリーパルスFCがこ
れより出力端14に得られることになる。
なお、15はPCMオーデイオデータの出力端
である。
である。
この回路の動作を、タイムチヤートを参照して
さらに説明しよう。
さらに説明しよう。
再生デジタル信号を得るには、デイスクから取
り出した信号を、この信号に同期したクロツク信
号によつてビツト同期させる必要があるが、この
ビツト同期回路において上記クロツク信号と再生
信号との相対的位相ずれがあると、それが積算さ
れることにより1サイクル分抜けたり増えたりす
るサイクルスリツプ現象が生じる。通常の再生モ
ードにおいては、ビツト同期回路を構成する
PLL回路の可変周波数発振器の周波数とローパ
スフイルタの時定数とを選定して、サイクルスリ
ツプによつて生じる時間的誤差は±1〜2ビツト
程度におさえられている。
り出した信号を、この信号に同期したクロツク信
号によつてビツト同期させる必要があるが、この
ビツト同期回路において上記クロツク信号と再生
信号との相対的位相ずれがあると、それが積算さ
れることにより1サイクル分抜けたり増えたりす
るサイクルスリツプ現象が生じる。通常の再生モ
ードにおいては、ビツト同期回路を構成する
PLL回路の可変周波数発振器の周波数とローパ
スフイルタの時定数とを選定して、サイクルスリ
ツプによつて生じる時間的誤差は±1〜2ビツト
程度におさえられている。
第2図はこのサイクルスリツプ現象のうち、フ
レーム同期信号の周期が短くなる現象が生じたと
き及びドロツプアウトが生じたときの各信号を示
している。
レーム同期信号の周期が短くなる現象が生じたと
き及びドロツプアウトが生じたときの各信号を示
している。
すなわち第2図A,B及びCはフレーム同期信
号検出回路3,6及び9の出力信号F0、F1及び
F2をそれぞれ示している。フレーム同期信号検
出回路3の出力信号F0は入力端1よりの再生信
号からフレーム同期信号を検出した検出信号であ
り、フレーム同期信号検出回路6の出力信号F1
はそれが1フレーム期間遅延された状態の信号で
あり、またフレーム同期検出回路9の出力信号
F2はそれがさらに1フレーム期間遅延された状
態の信号である。
号検出回路3,6及び9の出力信号F0、F1及び
F2をそれぞれ示している。フレーム同期信号検
出回路3の出力信号F0は入力端1よりの再生信
号からフレーム同期信号を検出した検出信号であ
り、フレーム同期信号検出回路6の出力信号F1
はそれが1フレーム期間遅延された状態の信号で
あり、またフレーム同期検出回路9の出力信号
F2はそれがさらに1フレーム期間遅延された状
態の信号である。
この場合、第2図Aにおいて3番目と4番目の
フレーム同期信号の周期がサイクルスリツプによ
り短くなつた場合であり、また同図において7番
目と8番目のブロツク同期信号がドロツプアウト
により欠如した場合である。また、第2図で○印
で示す周期は正規のフレーム周期、X印で示すの
は誤つた周期である。
フレーム同期信号の周期がサイクルスリツプによ
り短くなつた場合であり、また同図において7番
目と8番目のブロツク同期信号がドロツプアウト
により欠如した場合である。また、第2図で○印
で示す周期は正規のフレーム周期、X印で示すの
は誤つた周期である。
この場合、この第2図から明らかなように、サ
イクルスリツプを生じた部分においては、多数結
論理回路10の出力信号FAとしては、同図Dに
示すように、4番目のフレーム同期信号に対して
は、フレーム同期信号検出回路6からの信号F1
と、フレーム同期信号9からの信号F2の位相が
同じであるためこの時点で得られ、一方5番目の
フレーム同期信号に対しては、信号F0と信号F1
のその位相が同じであるから、この時点で取り出
されることになる。
イクルスリツプを生じた部分においては、多数結
論理回路10の出力信号FAとしては、同図Dに
示すように、4番目のフレーム同期信号に対して
は、フレーム同期信号検出回路6からの信号F1
と、フレーム同期信号9からの信号F2の位相が
同じであるためこの時点で得られ、一方5番目の
フレーム同期信号に対しては、信号F0と信号F1
のその位相が同じであるから、この時点で取り出
されることになる。
この多数決論理回路10の出力によつてカウン
タ11はリセツトされるから、カウンタ11から
は同図Eに示すような信号FCが得られる。第2
図Eにおいて、第5番目のフレーム周期の信号が
カウンタ11から得られないのは、第4番目と第
5番目の間の期間の長さはフレーム周期よりも短
いため、カウンタ11よりキヤリーパルスFCが
得られる前に多数決論理回路10からのパルスに
よりこのカウンタ11がリセツトされてしまうか
らである。
タ11はリセツトされるから、カウンタ11から
は同図Eに示すような信号FCが得られる。第2
図Eにおいて、第5番目のフレーム周期の信号が
カウンタ11から得られないのは、第4番目と第
5番目の間の期間の長さはフレーム周期よりも短
いため、カウンタ11よりキヤリーパルスFCが
得られる前に多数決論理回路10からのパルスに
よりこのカウンタ11がリセツトされてしまうか
らである。
多数決論理回路10の出力FAとカウンタ11
からの出力FCとのオアゲート出力が端子14に、
フレーム同期信号の出力信号FGとして同図Fに
示すようなものが得られる。この場合、ドロツプ
アウト期間のフレーム同期信号はカウンタ11か
ら得られるフレーム周期のキヤリーパルスが内挿
されて得られることが図から明らかであろう。
からの出力FCとのオアゲート出力が端子14に、
フレーム同期信号の出力信号FGとして同図Fに
示すようなものが得られる。この場合、ドロツプ
アウト期間のフレーム同期信号はカウンタ11か
ら得られるフレーム周期のキヤリーパルスが内挿
されて得られることが図から明らかであろう。
第3図はサイクルスリツプが第3番目のフレー
ム同期信号と第4番目のフレーム同期信号との間
において生じ、その長さが1フレーム周期よりも
長くなつた場合及び前述と同様に、ドロツプアウ
トが生じた場合の例である。この場合において、
信号F0、F1、F2は同図A、B、Cにそれぞれ示
し、また信号PA、FC、FGは同図D、E、Fに第
2図と対応して示している。
ム同期信号と第4番目のフレーム同期信号との間
において生じ、その長さが1フレーム周期よりも
長くなつた場合及び前述と同様に、ドロツプアウ
トが生じた場合の例である。この場合において、
信号F0、F1、F2は同図A、B、Cにそれぞれ示
し、また信号PA、FC、FGは同図D、E、Fに第
2図と対応して示している。
この例の場合、サイクルウスリツプの長さが1
フレーム周期よりも長いから、第2図の例のよう
にカウンタ11においてキヤリーパルスが得られ
る前にリセツトされてしまうことがないため、同
図Eに示すように、フレーム周期のキヤリーパル
スは得られるが、この得られたキヤリーパルスと
次のキヤリーパルスの間の時点において多数決論
理回路10からのパルスFAによつてカウンタ1
1はリセツトされるので、その間の周期はサイク
ルスリツプに応じたもの、つまり1フレーム周期
よりも大きいものとなつている。したがつて端子
14に得られる信号FGは同図Fに示すようなも
のとなる。
フレーム周期よりも長いから、第2図の例のよう
にカウンタ11においてキヤリーパルスが得られ
る前にリセツトされてしまうことがないため、同
図Eに示すように、フレーム周期のキヤリーパル
スは得られるが、この得られたキヤリーパルスと
次のキヤリーパルスの間の時点において多数決論
理回路10からのパルスFAによつてカウンタ1
1はリセツトされるので、その間の周期はサイク
ルスリツプに応じたもの、つまり1フレーム周期
よりも大きいものとなつている。したがつて端子
14に得られる信号FGは同図Fに示すようなも
のとなる。
第4図は再生信号中のノイズが疑似フレーム同
期信号として混入された場合及び再生装置がサー
チモードとなつてこのサーチモードの期間、フレ
ーム同期信号検出回路3,6,9においてフレー
ム同期信号が検出されない場合である。第4図
A、B、C及びD、E、Fは第2図及び第3図と
同様に信号F0、F1、F2及びFA、FC、FGをそれぞ
れ示すものである。
期信号として混入された場合及び再生装置がサー
チモードとなつてこのサーチモードの期間、フレ
ーム同期信号検出回路3,6,9においてフレー
ム同期信号が検出されない場合である。第4図
A、B、C及びD、E、Fは第2図及び第3図と
同様に信号F0、F1、F2及びFA、FC、FGをそれぞ
れ示すものである。
この場合疑似同期信号として混入したパルスは
信号F0、F1、F2において互いに発生位置が重な
ることはないから、この多数決論理回路10の出
力信号FAとしては同図Dに示すように、この疑
似同期パルスが除去された状態で得られる。
信号F0、F1、F2において互いに発生位置が重な
ることはないから、この多数決論理回路10の出
力信号FAとしては同図Dに示すように、この疑
似同期パルスが除去された状態で得られる。
そして再生装置がサーチモードであるためフレ
ーム同期信号が得られない期間においては、カウ
ンタ11からフレーム周期の信号が順次得られ、
これが端子14に得られることになる。そしてサ
ーチモードが終了した後においては、このサーチ
モード終了後から数えて第2番目のフレーム同期
信号の位置において多数結論理回路10より出力
パルスFAが得られることになるから、これによ
つてカウンタ11が次のキヤリーパルスが得られ
る前にリセツトされることになる。したがつて同
図Eに示すように、この間の期間は1フレーム周
期より長くなることになるが、端子14には同図
Fに示すような信号が得られる。つまり、サーチ
モード終了後、即座に正しいフレーム周期の信号
が出力される。
ーム同期信号が得られない期間においては、カウ
ンタ11からフレーム周期の信号が順次得られ、
これが端子14に得られることになる。そしてサ
ーチモードが終了した後においては、このサーチ
モード終了後から数えて第2番目のフレーム同期
信号の位置において多数結論理回路10より出力
パルスFAが得られることになるから、これによ
つてカウンタ11が次のキヤリーパルスが得られ
る前にリセツトされることになる。したがつて同
図Eに示すように、この間の期間は1フレーム周
期より長くなることになるが、端子14には同図
Fに示すような信号が得られる。つまり、サーチ
モード終了後、即座に正しいフレーム周期の信号
が出力される。
以上のようにして、サイクルスリツプやサーチ
モードのときのような異常なとき、またはドロツ
プアウトやノイズ等の混入に対して略正しいフレ
ーム同期信号が補償されて得られるものである。
モードのときのような異常なとき、またはドロツ
プアウトやノイズ等の混入に対して略正しいフレ
ーム同期信号が補償されて得られるものである。
ところでこの従来の回路においてはメモリーが
必要になるとともに、このメモリーが高速である
必要があり、また多数決論理回路を用いているた
め、疑似フレーム同期パルスが各1フレーム周期
の期間の同じ位置で連続して得られるような場
合、これを除くことができないという不都合があ
つた。
必要になるとともに、このメモリーが高速である
必要があり、また多数決論理回路を用いているた
め、疑似フレーム同期パルスが各1フレーム周期
の期間の同じ位置で連続して得られるような場
合、これを除くことができないという不都合があ
つた。
この発明は以上の欠点を除去できるようにした
回路を提案しようとするものである。
回路を提案しようとするものである。
この発明においては次の点が考慮されている。
すなわち、再生信号に生じるサイクルスリツ
プは通常は±1ないし2ビツト程度であつて、フ
レーム周期に対して極端に小さいものであるこ
と、フレーム同期信号のパターンは普通特殊な
ものが選ばれるため、フレーム同期信号検出のた
めのパターン検出に対してはその前後に比較的安
全な領域を持つこと、フレーム同期信号のパタ
ーンは変調方式から見て規則外のものが選ばれる
ことが多く、ランダムなデータ列中ではドロツプ
アウトや疑似同期信号の混入がない限り、同じパ
ターンの生起確率は0か、非常に小さいものであ
ること、である。
プは通常は±1ないし2ビツト程度であつて、フ
レーム周期に対して極端に小さいものであるこ
と、フレーム同期信号のパターンは普通特殊な
ものが選ばれるため、フレーム同期信号検出のた
めのパターン検出に対してはその前後に比較的安
全な領域を持つこと、フレーム同期信号のパタ
ーンは変調方式から見て規則外のものが選ばれる
ことが多く、ランダムなデータ列中ではドロツプ
アウトや疑似同期信号の混入がない限り、同じパ
ターンの生起確率は0か、非常に小さいものであ
ること、である。
以下、この発明によるフレーム同期信号の補償
回路の一例を図を参照しながら説明しよう。
回路の一例を図を参照しながら説明しよう。
第5図はこの発明による補償回路の系統図の一
例であり、入力端21を通じた再生されたデジタ
ル信号はフレーム同期信号検出回路22に供給さ
れる。このフレーム同期信号検出回路22は前述
の例と同様にデジタル信号列中からフレーム同期
信号と同じビツトパターンの信号を検出するもの
で、この回路22において検出されたフレーム同
期信号はゲート回路23に供給される。このゲー
ト回路23にはオアゲート24の出力信号がゲー
ト信号として供給される。この場合オアゲート2
4の出力信号であるゲート信号は後述するように
して正規のフレーム同期信号の生起位置に対し、
±3ビツト程度のパルス幅を有するようなウイン
ドウパルスとされる。したがつて、正しい位置に
おいてフレーム同期信号が検出回路22で検出さ
れると、その検出信号SFOはこのゲート回路23
を通じて得られる。
例であり、入力端21を通じた再生されたデジタ
ル信号はフレーム同期信号検出回路22に供給さ
れる。このフレーム同期信号検出回路22は前述
の例と同様にデジタル信号列中からフレーム同期
信号と同じビツトパターンの信号を検出するもの
で、この回路22において検出されたフレーム同
期信号はゲート回路23に供給される。このゲー
ト回路23にはオアゲート24の出力信号がゲー
ト信号として供給される。この場合オアゲート2
4の出力信号であるゲート信号は後述するように
して正規のフレーム同期信号の生起位置に対し、
±3ビツト程度のパルス幅を有するようなウイン
ドウパルスとされる。したがつて、正しい位置に
おいてフレーム同期信号が検出回路22で検出さ
れると、その検出信号SFOはこのゲート回路23
を通じて得られる。
ゲート回路23を通じて得られたフレーム同期
信号の検出信号SFWはオアゲート25の一方の入
力端に供給されるとともにカウンタ26のクリア
端子に供給される。このカウンタ26のクロツク
端子にはクロツク発生器27からのクロツクパル
スCPが供給される。このクロツク発生器27は
再生信号のクロツク成分に同期するようにされて
おり、例えばPLL回路が用いられる。したがつ
て、このカウンタ26からは再生信号に同期した
フレーム周期のキヤリーパルスSFCが得られるよ
うにされている。そしてこのカウンタ26から得
られるフレーム周期の信号がオアゲート25の他
方の入力端に供給される。
信号の検出信号SFWはオアゲート25の一方の入
力端に供給されるとともにカウンタ26のクリア
端子に供給される。このカウンタ26のクロツク
端子にはクロツク発生器27からのクロツクパル
スCPが供給される。このクロツク発生器27は
再生信号のクロツク成分に同期するようにされて
おり、例えばPLL回路が用いられる。したがつ
て、このカウンタ26からは再生信号に同期した
フレーム周期のキヤリーパルスSFCが得られるよ
うにされている。そしてこのカウンタ26から得
られるフレーム周期の信号がオアゲート25の他
方の入力端に供給される。
なお、このクロツク発生器27の出力クロツク
はフレーム同期信号検出用のクロツクとしても用
いられる。
はフレーム同期信号検出用のクロツクとしても用
いられる。
ゲート回路23のゲート信号PWはこのカウン
タ26のカウント値出力に基づいて次のようにし
て形成される。
タ26のカウント値出力に基づいて次のようにし
て形成される。
すなわちカウンタ26のカウント値がフレーム
周期に相当するカウント値Nよりサイクルスリツ
プの最大値、例えばデータの3ビツト分に相当す
る数だけ少ない数になると検出器28においてそ
れが検出され、その検出出力によつてフリツプフ
ロツプ回路30がセツトされる。またカウンタ2
6のカウント値がデータの3ビツト分に相当する
値になるとそれが検出回路29において検出さ
れ、その検出出力によりフリツプフロツプ回路3
0がリセツトされる。カウンタ26がフレーム周
期の信号SFWによりクリアされることを考えれば
フリツプフロツプ回路30からはフレーム同期信
号の位置より手前3ビツト分の位置において立ち
上がり、フレーム同期信号の位置より3ビツト分
遅れた時点において立ち下がる信号が得られ、こ
れがオアゲート24を通じてゲート信号PWとし
てゲート回路23に供給される。
周期に相当するカウント値Nよりサイクルスリツ
プの最大値、例えばデータの3ビツト分に相当す
る数だけ少ない数になると検出器28においてそ
れが検出され、その検出出力によつてフリツプフ
ロツプ回路30がセツトされる。またカウンタ2
6のカウント値がデータの3ビツト分に相当する
値になるとそれが検出回路29において検出さ
れ、その検出出力によりフリツプフロツプ回路3
0がリセツトされる。カウンタ26がフレーム周
期の信号SFWによりクリアされることを考えれば
フリツプフロツプ回路30からはフレーム同期信
号の位置より手前3ビツト分の位置において立ち
上がり、フレーム同期信号の位置より3ビツト分
遅れた時点において立ち下がる信号が得られ、こ
れがオアゲート24を通じてゲート信号PWとし
てゲート回路23に供給される。
なお、フレーム同期信号とカウンタ26の出力
キヤリーパルスSFCの位相がずれてしまつている
場合にはゲート回路23からはフレーム同期信号
の検出信号SFWが得られなくなるが、その場合に
は次のようにしてカウンタ26が強制的にクリア
されて、両者の位相が一致するようにされてい
る。
キヤリーパルスSFCの位相がずれてしまつている
場合にはゲート回路23からはフレーム同期信号
の検出信号SFWが得られなくなるが、その場合に
は次のようにしてカウンタ26が強制的にクリア
されて、両者の位相が一致するようにされてい
る。
すなわち31はその状態を検出するための監視
用カウンタである。このカウンタ31のクリア端
子にはゲート回路23から得られるフレーム同期
信号の検出信号SFWが供給され、またクロツク端
子には検出器29の出力パルスが供給される。
用カウンタである。このカウンタ31のクリア端
子にはゲート回路23から得られるフレーム同期
信号の検出信号SFWが供給され、またクロツク端
子には検出器29の出力パルスが供給される。
この場合、カウンタ26においては常にクロツ
クパルスCPをカウントしているので検出器29
からはフレーム周期でパルスが得られ、これがカ
ウンタ31でカウントされることになるが、ゲー
ト回路23からフレーム同期信号の検出信号が得
られている間はカウンタ31のクリア端子には1
フレーム周期でフレーム同期信号の検出信号SFW
が供給されているからこのカウンタ31は検出器
29からのパルスが1個カウントされる毎にクリ
アされ、このカウンタ31のカウント値は歩進し
ない。一方、ゲート回路からフレーム同期信号が
得られなくなると、このカウンタ31はクリアさ
れずに検出器29からのパルスをカウントする。
そして、そのカウント値が所定数例えば「8」に
なると、このカウンタ31の出力信号SLがハイレ
ベルとなる。この出力信号SLはこのカウンタ31
のイネーブル端子に供給されており、このため、
カウンタ31はカウントを停止する。この出力信
号SLはオアゲート24を通じてゲート回路23に
供給される。つまり、ゲート信号PWは常にハイ
レベルとなり、ゲート回路23は開放状態にな
る。そして、フレーム同期信号検出回路22から
のパルスがこのゲート回路23より得られると、
このカウンタ31がクリアされ、その出力信号SL
がローレベルに落ちるとともにこのカウンタ31
がカウント可能状態に戻る。
クパルスCPをカウントしているので検出器29
からはフレーム周期でパルスが得られ、これがカ
ウンタ31でカウントされることになるが、ゲー
ト回路23からフレーム同期信号の検出信号が得
られている間はカウンタ31のクリア端子には1
フレーム周期でフレーム同期信号の検出信号SFW
が供給されているからこのカウンタ31は検出器
29からのパルスが1個カウントされる毎にクリ
アされ、このカウンタ31のカウント値は歩進し
ない。一方、ゲート回路からフレーム同期信号が
得られなくなると、このカウンタ31はクリアさ
れずに検出器29からのパルスをカウントする。
そして、そのカウント値が所定数例えば「8」に
なると、このカウンタ31の出力信号SLがハイレ
ベルとなる。この出力信号SLはこのカウンタ31
のイネーブル端子に供給されており、このため、
カウンタ31はカウントを停止する。この出力信
号SLはオアゲート24を通じてゲート回路23に
供給される。つまり、ゲート信号PWは常にハイ
レベルとなり、ゲート回路23は開放状態にな
る。そして、フレーム同期信号検出回路22から
のパルスがこのゲート回路23より得られると、
このカウンタ31がクリアされ、その出力信号SL
がローレベルに落ちるとともにこのカウンタ31
がカウント可能状態に戻る。
つまり、カウンタ26の出力キヤリーパルス
SFCの位相が再生信号中のフレーム同期信号に対
して大きくずれウインドウパルスPW内にフレー
ム同期信号の検出信号が入らないときは、監視用
カウンタ31でこれが検出され、強制的にカウン
タ26の出力キヤリーパルスSFCの位相が再生信
号のフレーム同期信号位置に一致するようにこの
カウンタ26がクリアされるものである。
SFCの位相が再生信号中のフレーム同期信号に対
して大きくずれウインドウパルスPW内にフレー
ム同期信号の検出信号が入らないときは、監視用
カウンタ31でこれが検出され、強制的にカウン
タ26の出力キヤリーパルスSFCの位相が再生信
号のフレーム同期信号位置に一致するようにこの
カウンタ26がクリアされるものである。
この第5図の回路の動作を前述の従来例の場合
と同様にタイムチヤートを参照してさらに説明し
よう。
と同様にタイムチヤートを参照してさらに説明し
よう。
第6図は第2図に対応するもので、サイクルス
リツプによつて1フレーム周期より短い期間が生
じた場合及びドロツプアウトが生じた場合の動作
例である。同図Aはフレーム同期信号検出回路2
2の出力SFOであり、同図Bはオアゲート24の
出力PWであり、また同図Cはゲート回路23の
出力SFWであり、同図Dはカウンタ26の出力キ
ヤリーパルスSFCであり、さらに同図Eはオアゲ
ート25の出力SFGである。この図から明らかな
ようにフレーム周期よりも短くなるようなサイク
ルスリツプが生じたときはウインドウパルスの幅
が同図Bに示すように短くなるが、それが正規の
フレーム同期信号位置に対して−3ビツト以内で
あればゲート回路23より検出パルスが得られる
ことになる。つまり、サイクルスリツプが高々±
3ビツトであることから、フレーム同期信号の検
出信号はゲート回路23より得られるものであ
る。
リツプによつて1フレーム周期より短い期間が生
じた場合及びドロツプアウトが生じた場合の動作
例である。同図Aはフレーム同期信号検出回路2
2の出力SFOであり、同図Bはオアゲート24の
出力PWであり、また同図Cはゲート回路23の
出力SFWであり、同図Dはカウンタ26の出力キ
ヤリーパルスSFCであり、さらに同図Eはオアゲ
ート25の出力SFGである。この図から明らかな
ようにフレーム周期よりも短くなるようなサイク
ルスリツプが生じたときはウインドウパルスの幅
が同図Bに示すように短くなるが、それが正規の
フレーム同期信号位置に対して−3ビツト以内で
あればゲート回路23より検出パルスが得られる
ことになる。つまり、サイクルスリツプが高々±
3ビツトであることから、フレーム同期信号の検
出信号はゲート回路23より得られるものであ
る。
ここで、この時点でのパルスによつてカウンタ
26はキヤリーパルスSFCを発生する前にクリア
されるので、このカウンタ26の出力キヤリーパ
ルスSFCは同図Dに示すようにこのサイクルスリ
ツプが生じた期間ぬけることになる。
26はキヤリーパルスSFCを発生する前にクリア
されるので、このカウンタ26の出力キヤリーパ
ルスSFCは同図Dに示すようにこのサイクルスリ
ツプが生じた期間ぬけることになる。
一方ドロツプアウトの生じたときには、ゲート
信号PWのウインドウパルス幅内にフレーム同期
信号は存在しないからゲート回路23の出力には
フレーム同期信号は現れない。しかしドロツプア
ウトが生じる前のフレーム同期信号の検出信号に
よつてカウンタ26が正しくクリアされているの
でカウンタ26の出力キヤリーパルスSFCは正し
いフレーム周期の信号となり、これがオアゲート
を通じて信号SFGとして取り出されることにな
る。
信号PWのウインドウパルス幅内にフレーム同期
信号は存在しないからゲート回路23の出力には
フレーム同期信号は現れない。しかしドロツプア
ウトが生じる前のフレーム同期信号の検出信号に
よつてカウンタ26が正しくクリアされているの
でカウンタ26の出力キヤリーパルスSFCは正し
いフレーム周期の信号となり、これがオアゲート
を通じて信号SFGとして取り出されることにな
る。
第7図は同様にサイクルスリツプ及びドロツプ
アウトが生じたときで、この例はサイクルスリツ
プが生じたことによつてフレーム周期よりも長い
期間となつた場合である。この場合にはカウンタ
26はキヤリーパルスSFCを発生した後にゲート
回路23から得られる信号SFWによつてクリアさ
れるのでこのサイクスリツプが生じた後の期間の
長さが正規のものは異つたものとなる。しかしオ
アゲート25の出力としては同図Eに示すような
ものとなる。
アウトが生じたときで、この例はサイクルスリツ
プが生じたことによつてフレーム周期よりも長い
期間となつた場合である。この場合にはカウンタ
26はキヤリーパルスSFCを発生した後にゲート
回路23から得られる信号SFWによつてクリアさ
れるのでこのサイクスリツプが生じた後の期間の
長さが正規のものは異つたものとなる。しかしオ
アゲート25の出力としては同図Eに示すような
ものとなる。
第8図は疑似同期パルスの混入した場合及び再
生装置をサーチモードにしたことによつてフレー
ム同期信号が長期に亘つて欠如した場合である。
この場合には疑似同期パルスがウインドウパルス
幅内に入ることは極めて希であることからこの疑
似同期パルスが除去された状態でゲート回路23
よりフレーム同期信号の検出信号が得られる。一
方、フレーム同期信号検出回路22よりフレーム
同期信号が得られないサーチモードの期間におい
ては、監視用のカウンタ31において8フレーム
期間フレーム同期信号がないことが検出される
と、このカウンタ31の出力信号SL(第8図F)
によつてゲート回路23が開放状態とされ、サー
チモードの後にノーマルモードとなつたことによ
り検出されるフレーム同期信号がゲート回路23
よりゲートされるとと、これによつて監視用カウ
ンタ31がクリアされるとともにカウンタ26が
クリアされる。したがつてカウンタ26の出力パ
ルスSFCは同図Dに示すようにサーチモードの後
の時点において若干不連続とはなるもののその後
は正しいフレーム周期の信号が得られるようにな
る。
生装置をサーチモードにしたことによつてフレー
ム同期信号が長期に亘つて欠如した場合である。
この場合には疑似同期パルスがウインドウパルス
幅内に入ることは極めて希であることからこの疑
似同期パルスが除去された状態でゲート回路23
よりフレーム同期信号の検出信号が得られる。一
方、フレーム同期信号検出回路22よりフレーム
同期信号が得られないサーチモードの期間におい
ては、監視用のカウンタ31において8フレーム
期間フレーム同期信号がないことが検出される
と、このカウンタ31の出力信号SL(第8図F)
によつてゲート回路23が開放状態とされ、サー
チモードの後にノーマルモードとなつたことによ
り検出されるフレーム同期信号がゲート回路23
よりゲートされるとと、これによつて監視用カウ
ンタ31がクリアされるとともにカウンタ26が
クリアされる。したがつてカウンタ26の出力パ
ルスSFCは同図Dに示すようにサーチモードの後
の時点において若干不連続とはなるもののその後
は正しいフレーム周期の信号が得られるようにな
る。
以上述べたようにして、この発明によれば従来
のように容量の大きいメモリー等を用いることな
く、簡単な構成によりフレーム同期信号の補償回
路が実現できるものである。
のように容量の大きいメモリー等を用いることな
く、簡単な構成によりフレーム同期信号の補償回
路が実現できるものである。
また、サイクルスリツプが生じる時間長分だけ
見込んだウインドウ幅のゲートパルスによりフレ
ーム同期信号の検出信号をゲートするようにした
ので、各フレーム同期内の同じ位置において誤つ
たパルスがフレーム同期信号検出回路より得られ
たとしても、その誤つたパルスを除去できるとい
う効果がある。
見込んだウインドウ幅のゲートパルスによりフレ
ーム同期信号の検出信号をゲートするようにした
ので、各フレーム同期内の同じ位置において誤つ
たパルスがフレーム同期信号検出回路より得られ
たとしても、その誤つたパルスを除去できるとい
う効果がある。
なお、この発明はデジタルPCMオーデイオデ
イスクの再生装置の場合に限らず、デジタル信号
をベースバンド記録する場合においてブロツク同
期信号等を検出する場合の補償回路に用いること
ができることは勿論である。
イスクの再生装置の場合に限らず、デジタル信号
をベースバンド記録する場合においてブロツク同
期信号等を検出する場合の補償回路に用いること
ができることは勿論である。
第1図は従来のフレーム同期信号の補償回路の
一例を示す系統図、第2図、第3図及び第4図は
その説明のためのタイムチヤート、第5図はこの
発明によるフレーム同期信号の補償回路の一例の
系統図、第6図、第7図、第8図はその説明のた
めのタイムチヤートである。
一例を示す系統図、第2図、第3図及び第4図は
その説明のためのタイムチヤート、第5図はこの
発明によるフレーム同期信号の補償回路の一例の
系統図、第6図、第7図、第8図はその説明のた
めのタイムチヤートである。
Claims (1)
- 【特許請求の範囲】 1 ランレングスリミテツドコードで変調される
と共に、単位時間分毎にブロツク化され、このブ
ロツク単位のデータに対して上記ランレングスリ
ミテツドコードの通常の変調では現れないビツト
パターンが同期信号として付加された状態のデジ
タル信号を再生する装置であつて、 再生された上記デジタル信号から上記同期信号
を検出する検出回路と、 この検出回路からの上記同期信号の検出信号を
ゲートするゲート回路と、 このゲート回路の出力信号でクリアされると共
に、上記1ブロツクの期間をカウントしてパルス
を発生するパルス発生回路と、 上記パルス発生回路によりカウントされる1ブ
ロツクの期間のタイミングの前後の若干の期間部
分のパルス幅を有するウインドウパルスを形成す
るウインドウパルス形成回路とを有し、 上記ウインドウパルスが上記ゲート回路のゲー
ト信号とされて、上記パルス幅区間、上記ゲート
回路を開とすると共に、 上記ゲート回路の出力信号及び上記パルス発生
回路の出力信号を同期信号として再生することを
特徴とするデジタル信号の再生装置。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19718981A JPS5898813A (ja) | 1981-12-08 | 1981-12-08 | デジタル信号の再生装置 |
CA000416127A CA1212729A (en) | 1981-12-08 | 1982-11-23 | Digital signal detecting and compensating circuit with adjustable window signal |
AT82111144T ATE77509T1 (de) | 1981-12-08 | 1982-12-02 | Schaltungsanordnung zur gewinnung oder wiederherstellung von rahmensynchronisiersignalen. |
EP82111144A EP0081757B1 (en) | 1981-12-08 | 1982-12-02 | Circuit for extracting or regenerating frame synchronizing signals |
SG1995906616A SG28393G (en) | 1981-12-08 | 1982-12-02 | Circuit for extracting or regenerating frame synchronizing signals |
DE8282111144T DE3280405T2 (de) | 1981-12-08 | 1982-12-02 | Schaltungsanordnung zur gewinnung oder wiederherstellung von rahmensynchronisiersignalen. |
US06/784,699 US4620300A (en) | 1981-12-08 | 1985-10-03 | Digital signal detecting and compensating circuit with adjustable window signal |
US07/222,537 USRE33665E (en) | 1981-12-08 | 1988-07-21 | Digital signal detecting and compensating circuit with adjustable window signal |
HK81295A HK81295A (en) | 1981-12-08 | 1995-05-25 | Circuit for extracting or regenerating frame synchronizing signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19718981A JPS5898813A (ja) | 1981-12-08 | 1981-12-08 | デジタル信号の再生装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19090392A Division JPH0719449B2 (ja) | 1992-07-17 | 1992-07-17 | デジタル信号の再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5898813A JPS5898813A (ja) | 1983-06-11 |
JPH054749B2 true JPH054749B2 (ja) | 1993-01-20 |
Family
ID=16370283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19718981A Granted JPS5898813A (ja) | 1981-12-08 | 1981-12-08 | デジタル信号の再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5898813A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567921A (en) * | 1978-11-16 | 1980-05-22 | Matsushita Electric Ind Co Ltd | Synchronizing signal regenerating circuit |
JPS55142407A (en) * | 1979-04-24 | 1980-11-07 | Mitsubishi Electric Corp | Synchronizing unit for pcm recording and reproducing unit |
JPS56134308A (en) * | 1980-03-26 | 1981-10-21 | Hitachi Ltd | Synchronizing circuit |
-
1981
- 1981-12-08 JP JP19718981A patent/JPS5898813A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567921A (en) * | 1978-11-16 | 1980-05-22 | Matsushita Electric Ind Co Ltd | Synchronizing signal regenerating circuit |
JPS55142407A (en) * | 1979-04-24 | 1980-11-07 | Mitsubishi Electric Corp | Synchronizing unit for pcm recording and reproducing unit |
JPS56134308A (en) * | 1980-03-26 | 1981-10-21 | Hitachi Ltd | Synchronizing circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS5898813A (ja) | 1983-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
JPS6226103B2 (ja) | ||
JPH06195893A (ja) | データ記録方法及び装置 | |
US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
US6980500B2 (en) | ATIP bit data generator and method for generating ATIP bit data in optical discs | |
JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
JPH0381219B2 (ja) | ||
JPH054749B2 (ja) | ||
JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
JP3895088B2 (ja) | 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法 | |
JP3956525B2 (ja) | 同期信号の検出保護回路 | |
JPH05189877A (ja) | デジタル信号の再生装置 | |
JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
JPH03711B2 (ja) | ||
JPH0343814B2 (ja) | ||
KR100528108B1 (ko) | 고정밀동기화를실현할수있는동기회로및광디스크재생장치 | |
JPH0538441Y2 (ja) | ||
JPS6272242A (ja) | デイジタル信号の伝送方法及び装置 | |
JPH0416868B2 (ja) | ||
JPS6217308B2 (ja) | ||
JPH0542070B2 (ja) | ||
JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 | |
JPS61225920A (ja) | 同期信号分離回路 | |
JPS62217747A (ja) | 同期検出装置 |