JPH054749B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、AM変調やFM変調などのキヤリ
ア変調方式によらないベースバンドで記録された
デジタル信号の再生装置の、特にフレーム同期信
号（ブロツク同期信号）の補償回路部に関する。

例えば、オーデイオ信号がデジタルPCM化さ
れてデイスクに記録され、この記録されたデジタ
ルPCMオーデイオ信号がこのデイスクより再生
される装置が知られている。このPCMオーデイ
オデイスクの記録再生装置の場合、PCMオーデ
イオ信号を記録するに当つては、AM変調やFM
変調などのキヤリア変調方式によらないベースバ
ンドで記録する方式が採られている。そしてこの
場合、通常ランレングスリミテツドコード（run
length limitted code）の変調方式が用いられ
る。この変調方法は、“０”または“１”のデー
タに関して２つのデータの遷移（トランジシヨ
ン）間の最小反転間隔を長くして記録効率を高く
すると共に最大反転間隔を短かいものとして再生
側におけるセルフクロツクの容易化を図るもので
ある。

ところで、デジタル信号を記録、再生する際に
はデジタル信号の誤り訂正その他の処理を容易に
するため複数サンプル毎にブロツク化し、そのブ
ロツク化したもの毎に処理するようにしている。
この１ブロツク分の長さを１フレーム期間として
デジタルオーデイオデイスクでは扱つている。そ
して、この１ブロツク毎のデーターに対してフレ
ーム同期信号（ブロツク同期信号）がその先頭の
部分に挿入され、１ブロツク単位の目印とされて
いる。

このフレーム同期信号としては、この場合、最
大反転間隔が連続する変調出力は通常の変調によ
つては現れないことを利用して、この最大反転間
隔が２回連続するビツトパターン、すなわち
“１”の区間が最大反転間隔の間続くとともに、
これに続いて“０”の区間が最大反転間隔区間続
くようなパターンをフレーム同期信号として用い
るようにしている。

前述もしたように、このフレーム同期信号を再
生側では検出し、このフレーム同期信号を検出し
たことによりその後のデータを適宜処理するわけ
であるが、以下のような理由により、このフレー
ム同期信号が正しく検出されない場合があり、一
般に再生側にはフレーム同期信号の補償回路が設
けられる。

すなわち、例えばデイスクに生じた傷などによ
りフレーム同期信号が欠落してしまう場合があ
る。また、フレーム同期信号と類似するパルス状
のノイズが再生信号に混入され、これが誤つてフ
レーム同期信号として再生され、その後の処理を
誤らせる結果となるような場合もある。さらに音
声信号の頭出しのようなサーチモードなどのとき
にはフレーム同期信号は検出されないがこのサー
チモードが終了した後即座にフレーム同期信号が
得られないと、サーチモードから通常の再生モー
ドに切り換つた後から安定な再生信号が得られる
のにしばらくの時間が必要になるということにも
なる。その他種々の原因によりフレーム同期信号
の周期が変わることがあり、それを補正する必要
もある。

このようなフレーム同期信号の補償回路として
は、従来第１図に示すようなものが知られてい
る。

すなわち第１図において、入力端１を通じた再
生されたデジタル信号はレジスタ２に供給され
る。このレジスタ２はフレーム同期信号の長さに
相当するｎビツト分の段数を有するもので、ｎビ
ツト並列のデータがこのレジスタによりフレーム
同期信号検出回路３に供給され、前述のビツトパ
ターンのフレーム同期信号がパターンの一致をと
ることにより検出される。

また、このレジスタ２の出力は１ブロツク分の
データのメモリー４に供給され、１フレーム期間
内の、すなわち１ブロツク分の全てのデータがこ
のメモリーに書き込まれる。このメモリーに１ブ
ロツク分のデータが全て書き込まれると、このメ
モリーより各データはレジスタ５に供給される。
すなわち、メモリー４からは１フレーム期間分遅
れたデータが得られ、これがレジスタ５に供給さ
れることになる。このレジスタ５もレジスタ２と
同様にｎビツト分の段数を有し、ｎビツト並列の
データがフレーム同期信号検出回路６に供給さ
れ、前述と同様にしてフレーム同期信号が検出さ
れる。さらにこのレジスタ５の出力が１ブロツク
分のデータのメモリー７に供給されて１フレーム
期間遅延された後、レジスタ８に供給される。こ
のレジスタもレジスタ２及び５と同様で、このレ
ジスタからのｎビツト並列のデータがフレーム同
期信号検出回路９に供給され、入力データに対し
て２フレーム期間分遅れた状態でフレーム同期信
号が検出される。

そして、これらフレーム同期信号検出回路３，
６，９からのフレーム同期信号の検出信号F₀、
F₁、F₂が多数決論理回路１０に供給され、３つ
の信号F₀、F₁、F₂のうち２つ以上の信号の発生
時点の位相が一致しているとき、その一致してい
る時点と出力信号F_Aが得られるという多数決論
理がこれにおいてとられる。デイスクの回転速度
が安定で、フレーム同期信号が正しいフレーム周
期で安定に３つの検出回路３，６，９から得られ
ているときは、検出回路３，６，９の出力信号の
位相は一致したものとなり、多数決論理回路１０
からはフレーム周期で常に出力信号F_Aが得られ
る。

ドロツプアウトによりフレーム同期信号が連続
して２個以上欠落すると、信号F₀、F₁、F₂は、
そのドロツプアウトの生じた時点で２つ以上の信
号の位相が一致することはなくなるからこの多数
決論理回路１０から出力信号F_Aはその時点では
得られなくなる。

カウンタ１１のクロツク端子にはクロツク発生
器１３からのクロツクパルスCPが供給される。
そしてこのカウンタ１１は１フレーム期間、クロ
ツク発生器１３からのクロツクパルスCPをカウ
ントするとキヤリーパルスF_Cを発生するもので、
このキヤリーパルスF_Cはフレーム周期の信号と
なる。したがつて多数決論理回路１０からの信号
が得られないときでも、つまり正しい周期のフレ
ーム同期信号が得られないときでも、このカウン
タ１１からフレーム周期の信号が得られる。多数
決論理回路１０から正しい周期のフレーム同期信
号が得られれば、そのフレーム周期信号によつて
カウンタ１１はリセツトされるからキヤリーパル
スF_Cも検出されたフレーム同期信号と全く同じ
位相の信号となる。

このキヤリーパルスF_Cはオアゲート１２の他
方の入力端に供給される。したがつてオアゲート
１２からは多数決論理回路１０からのフレーム同
期信号が正しいものであれば、このフレーム同期
がそのまま取り出され、ドロツプアウト等により
多数決論理回路１０より信号が得られないときは
カウンタ１１からの出力キヤリーパルスF_Cがこ
れより出力端１４に得られることになる。

なお、１５はPCMオーデイオデータの出力端
である。

この回路の動作を、タイムチヤートを参照して
さらに説明しよう。

再生デジタル信号を得るには、デイスクから取
り出した信号を、この信号に同期したクロツク信
号によつてビツト同期させる必要があるが、この
ビツト同期回路において上記クロツク信号と再生
信号との相対的位相ずれがあると、それが積算さ
れることにより１サイクル分抜けたり増えたりす
るサイクルスリツプ現象が生じる。通常の再生モ
ードにおいては、ビツト同期回路を構成する
PLL回路の可変周波数発振器の周波数とローパ
スフイルタの時定数とを選定して、サイクルスリ
ツプによつて生じる時間的誤差は±１〜２ビツト
程度におさえられている。

第２図はこのサイクルスリツプ現象のうち、フ
レーム同期信号の周期が短くなる現象が生じたと
き及びドロツプアウトが生じたときの各信号を示
している。

すなわち第２図Ａ，Ｂ及びＣはフレーム同期信
号検出回路３，６及び９の出力信号F₀、F₁及び
F₂をそれぞれ示している。フレーム同期信号検
出回路３の出力信号F₀は入力端１よりの再生信
号からフレーム同期信号を検出した検出信号であ
り、フレーム同期信号検出回路６の出力信号F₁
はそれが１フレーム期間遅延された状態の信号で
あり、またフレーム同期検出回路９の出力信号
F₂はそれがさらに１フレーム期間遅延された状
態の信号である。

この場合、第２図Ａにおいて３番目と４番目の
フレーム同期信号の周期がサイクルスリツプによ
り短くなつた場合であり、また同図において７番
目と８番目のブロツク同期信号がドロツプアウト
により欠如した場合である。また、第２図で○印
で示す周期は正規のフレーム周期、Ｘ印で示すの
は誤つた周期である。

この場合、この第２図から明らかなように、サ
イクルスリツプを生じた部分においては、多数結
論理回路１０の出力信号F_Aとしては、同図Ｄに
示すように、４番目のフレーム同期信号に対して
は、フレーム同期信号検出回路６からの信号F₁
と、フレーム同期信号９からの信号F₂の位相が
同じであるためこの時点で得られ、一方５番目の
フレーム同期信号に対しては、信号F₀と信号F₁
のその位相が同じであるから、この時点で取り出
されることになる。

この多数決論理回路１０の出力によつてカウン
タ１１はリセツトされるから、カウンタ１１から
は同図Ｅに示すような信号F_Cが得られる。第２
図Ｅにおいて、第５番目のフレーム周期の信号が
カウンタ１１から得られないのは、第４番目と第
５番目の間の期間の長さはフレーム周期よりも短
いため、カウンタ１１よりキヤリーパルスF_Cが
得られる前に多数決論理回路１０からのパルスに
よりこのカウンタ１１がリセツトされてしまうか
らである。

多数決論理回路１０の出力F_Aとカウンタ１１
からの出力F_Cとのオアゲート出力が端子１４に、
フレーム同期信号の出力信号F_Gとして同図Ｆに
示すようなものが得られる。この場合、ドロツプ
アウト期間のフレーム同期信号はカウンタ１１か
ら得られるフレーム周期のキヤリーパルスが内挿
されて得られることが図から明らかであろう。

第３図はサイクルスリツプが第３番目のフレー
ム同期信号と第４番目のフレーム同期信号との間
において生じ、その長さが１フレーム周期よりも
長くなつた場合及び前述と同様に、ドロツプアウ
トが生じた場合の例である。この場合において、
信号F₀、F₁、F₂は同図Ａ、Ｂ、Ｃにそれぞれ示
し、また信号P_A、F_C、F_Gは同図Ｄ、Ｅ、Ｆに第
２図と対応して示している。

この例の場合、サイクルウスリツプの長さが１
フレーム周期よりも長いから、第２図の例のよう
にカウンタ１１においてキヤリーパルスが得られ
る前にリセツトされてしまうことがないため、同
図Ｅに示すように、フレーム周期のキヤリーパル
スは得られるが、この得られたキヤリーパルスと
次のキヤリーパルスの間の時点において多数決論
理回路１０からのパルスF_Aによつてカウンタ１
１はリセツトされるので、その間の周期はサイク
ルスリツプに応じたもの、つまり１フレーム周期
よりも大きいものとなつている。したがつて端子
１４に得られる信号F_Gは同図Ｆに示すようなも
のとなる。

第４図は再生信号中のノイズが疑似フレーム同
期信号として混入された場合及び再生装置がサー
チモードとなつてこのサーチモードの期間、フレ
ーム同期信号検出回路３，６，９においてフレー
ム同期信号が検出されない場合である。第４図
Ａ、Ｂ、Ｃ及びＤ、Ｅ、Ｆは第２図及び第３図と
同様に信号F₀、F₁、F₂及びF_A、F_C、F_Gをそれぞ
れ示すものである。

この場合疑似同期信号として混入したパルスは
信号F₀、F₁、F₂において互いに発生位置が重な
ることはないから、この多数決論理回路１０の出
力信号F_Aとしては同図Ｄに示すように、この疑
似同期パルスが除去された状態で得られる。

そして再生装置がサーチモードであるためフレ
ーム同期信号が得られない期間においては、カウ
ンタ１１からフレーム周期の信号が順次得られ、
これが端子１４に得られることになる。そしてサ
ーチモードが終了した後においては、このサーチ
モード終了後から数えて第２番目のフレーム同期
信号の位置において多数結論理回路１０より出力
パルスF_Aが得られることになるから、これによ
つてカウンタ１１が次のキヤリーパルスが得られ
る前にリセツトされることになる。したがつて同
図Ｅに示すように、この間の期間は１フレーム周
期より長くなることになるが、端子１４には同図
Ｆに示すような信号が得られる。つまり、サーチ
モード終了後、即座に正しいフレーム周期の信号
が出力される。

以上のようにして、サイクルスリツプやサーチ
モードのときのような異常なとき、またはドロツ
プアウトやノイズ等の混入に対して略正しいフレ
ーム同期信号が補償されて得られるものである。

ところでこの従来の回路においてはメモリーが
必要になるとともに、このメモリーが高速である
必要があり、また多数決論理回路を用いているた
め、疑似フレーム同期パルスが各１フレーム周期
の期間の同じ位置で連続して得られるような場
合、これを除くことができないという不都合があ
つた。

この発明は以上の欠点を除去できるようにした
回路を提案しようとするものである。

この発明においては次の点が考慮されている。

すなわち、再生信号に生じるサイクルスリツ
プは通常は±１ないし２ビツト程度であつて、フ
レーム周期に対して極端に小さいものであるこ
と、フレーム同期信号のパターンは普通特殊な
ものが選ばれるため、フレーム同期信号検出のた
めのパターン検出に対してはその前後に比較的安
全な領域を持つこと、フレーム同期信号のパタ
ーンは変調方式から見て規則外のものが選ばれる
ことが多く、ランダムなデータ列中ではドロツプ
アウトや疑似同期信号の混入がない限り、同じパ
ターンの生起確率は０か、非常に小さいものであ
ること、である。

以下、この発明によるフレーム同期信号の補償
回路の一例を図を参照しながら説明しよう。

第５図はこの発明による補償回路の系統図の一
例であり、入力端２１を通じた再生されたデジタ
ル信号はフレーム同期信号検出回路２２に供給さ
れる。このフレーム同期信号検出回路２２は前述
の例と同様にデジタル信号列中からフレーム同期
信号と同じビツトパターンの信号を検出するもの
で、この回路２２において検出されたフレーム同
期信号はゲート回路２３に供給される。このゲー
ト回路２３にはオアゲート２４の出力信号がゲー
ト信号として供給される。この場合オアゲート２
４の出力信号であるゲート信号は後述するように
して正規のフレーム同期信号の生起位置に対し、
±３ビツト程度のパルス幅を有するようなウイン
ドウパルスとされる。したがつて、正しい位置に
おいてフレーム同期信号が検出回路２２で検出さ
れると、その検出信号SF_Oはこのゲート回路２３
を通じて得られる。

ゲート回路２３を通じて得られたフレーム同期
信号の検出信号SF_Wはオアゲート２５の一方の入
力端に供給されるとともにカウンタ２６のクリア
端子に供給される。このカウンタ２６のクロツク
端子にはクロツク発生器２７からのクロツクパル
スCPが供給される。このクロツク発生器２７は
再生信号のクロツク成分に同期するようにされて
おり、例えばPLL回路が用いられる。したがつ
て、このカウンタ２６からは再生信号に同期した
フレーム周期のキヤリーパルスSF_Cが得られるよ
うにされている。そしてこのカウンタ２６から得
られるフレーム周期の信号がオアゲート２５の他
方の入力端に供給される。

なお、このクロツク発生器２７の出力クロツク
はフレーム同期信号検出用のクロツクとしても用
いられる。

ゲート回路２３のゲート信号P_Wはこのカウン
タ２６のカウント値出力に基づいて次のようにし
て形成される。

すなわちカウンタ２６のカウント値がフレーム
周期に相当するカウント値Ｎよりサイクルスリツ
プの最大値、例えばデータの３ビツト分に相当す
る数だけ少ない数になると検出器２８においてそ
れが検出され、その検出出力によつてフリツプフ
ロツプ回路３０がセツトされる。またカウンタ２
６のカウント値がデータの３ビツト分に相当する
値になるとそれが検出回路２９において検出さ
れ、その検出出力によりフリツプフロツプ回路３
０がリセツトされる。カウンタ２６がフレーム周
期の信号SF_Wによりクリアされることを考えれば
フリツプフロツプ回路３０からはフレーム同期信
号の位置より手前３ビツト分の位置において立ち
上がり、フレーム同期信号の位置より３ビツト分
遅れた時点において立ち下がる信号が得られ、こ
れがオアゲート２４を通じてゲート信号P_Wとし
てゲート回路２３に供給される。

なお、フレーム同期信号とカウンタ２６の出力
キヤリーパルスSF_Cの位相がずれてしまつている
場合にはゲート回路２３からはフレーム同期信号
の検出信号SF_Wが得られなくなるが、その場合に
は次のようにしてカウンタ２６が強制的にクリア
されて、両者の位相が一致するようにされてい
る。

すなわち３１はその状態を検出するための監視
用カウンタである。このカウンタ３１のクリア端
子にはゲート回路２３から得られるフレーム同期
信号の検出信号SF_Wが供給され、またクロツク端
子には検出器２９の出力パルスが供給される。

この場合、カウンタ２６においては常にクロツ
クパルスCPをカウントしているので検出器２９
からはフレーム周期でパルスが得られ、これがカ
ウンタ３１でカウントされることになるが、ゲー
ト回路２３からフレーム同期信号の検出信号が得
られている間はカウンタ３１のクリア端子には１
フレーム周期でフレーム同期信号の検出信号SF_W
が供給されているからこのカウンタ３１は検出器
２９からのパルスが１個カウントされる毎にクリ
アされ、このカウンタ３１のカウント値は歩進し
ない。一方、ゲート回路からフレーム同期信号が
得られなくなると、このカウンタ３１はクリアさ
れずに検出器２９からのパルスをカウントする。
そして、そのカウント値が所定数例えば「８」に
なると、このカウンタ３１の出力信号S_Lがハイレ
ベルとなる。この出力信号S_Lはこのカウンタ３１
のイネーブル端子に供給されており、このため、
カウンタ３１はカウントを停止する。この出力信
号S_Lはオアゲート２４を通じてゲート回路２３に
供給される。つまり、ゲート信号P_Wは常にハイ
レベルとなり、ゲート回路２３は開放状態にな
る。そして、フレーム同期信号検出回路２２から
のパルスがこのゲート回路２３より得られると、
このカウンタ３１がクリアされ、その出力信号S_L
がローレベルに落ちるとともにこのカウンタ３１
がカウント可能状態に戻る。

つまり、カウンタ２６の出力キヤリーパルス
SF_Cの位相が再生信号中のフレーム同期信号に対
して大きくずれウインドウパルスP_W内にフレー
ム同期信号の検出信号が入らないときは、監視用
カウンタ３１でこれが検出され、強制的にカウン
タ２６の出力キヤリーパルスSF_Cの位相が再生信
号のフレーム同期信号位置に一致するようにこの
カウンタ２６がクリアされるものである。

この第５図の回路の動作を前述の従来例の場合
と同様にタイムチヤートを参照してさらに説明し
よう。

第６図は第２図に対応するもので、サイクルス
リツプによつて１フレーム周期より短い期間が生
じた場合及びドロツプアウトが生じた場合の動作
例である。同図Ａはフレーム同期信号検出回路２
２の出力SF_Oであり、同図Ｂはオアゲート２４の
出力P_Wであり、また同図Ｃはゲート回路２３の
出力SF_Wであり、同図Ｄはカウンタ２６の出力キ
ヤリーパルスSF_Cであり、さらに同図Ｅはオアゲ
ート２５の出力SF_Gである。この図から明らかな
ようにフレーム周期よりも短くなるようなサイク
ルスリツプが生じたときはウインドウパルスの幅
が同図Ｂに示すように短くなるが、それが正規の
フレーム同期信号位置に対して−３ビツト以内で
あればゲート回路２３より検出パルスが得られる
ことになる。つまり、サイクルスリツプが高々±
３ビツトであることから、フレーム同期信号の検
出信号はゲート回路２３より得られるものであ
る。

ここで、この時点でのパルスによつてカウンタ
２６はキヤリーパルスSF_Cを発生する前にクリア
されるので、このカウンタ２６の出力キヤリーパ
ルスSF_Cは同図Ｄに示すようにこのサイクルスリ
ツプが生じた期間ぬけることになる。

一方ドロツプアウトの生じたときには、ゲート
信号P_Wのウインドウパルス幅内にフレーム同期
信号は存在しないからゲート回路２３の出力には
フレーム同期信号は現れない。しかしドロツプア
ウトが生じる前のフレーム同期信号の検出信号に
よつてカウンタ２６が正しくクリアされているの
でカウンタ２６の出力キヤリーパルスSF_Cは正し
いフレーム周期の信号となり、これがオアゲート
を通じて信号SF_Gとして取り出されることにな
る。

第７図は同様にサイクルスリツプ及びドロツプ
アウトが生じたときで、この例はサイクルスリツ
プが生じたことによつてフレーム周期よりも長い
期間となつた場合である。この場合にはカウンタ
２６はキヤリーパルスSF_Cを発生した後にゲート
回路２３から得られる信号SF_Wによつてクリアさ
れるのでこのサイクスリツプが生じた後の期間の
長さが正規のものは異つたものとなる。しかしオ
アゲート２５の出力としては同図Ｅに示すような
ものとなる。

第８図は疑似同期パルスの混入した場合及び再
生装置をサーチモードにしたことによつてフレー
ム同期信号が長期に亘つて欠如した場合である。
この場合には疑似同期パルスがウインドウパルス
幅内に入ることは極めて希であることからこの疑
似同期パルスが除去された状態でゲート回路２３
よりフレーム同期信号の検出信号が得られる。一
方、フレーム同期信号検出回路２２よりフレーム
同期信号が得られないサーチモードの期間におい
ては、監視用のカウンタ３１において８フレーム
期間フレーム同期信号がないことが検出される
と、このカウンタ３１の出力信号S_L（第８図Ｆ）
によつてゲート回路２３が開放状態とされ、サー
チモードの後にノーマルモードとなつたことによ
り検出されるフレーム同期信号がゲート回路２３
よりゲートされるとと、これによつて監視用カウ
ンタ３１がクリアされるとともにカウンタ２６が
クリアされる。したがつてカウンタ２６の出力パ
ルスSF_Cは同図Ｄに示すようにサーチモードの後
の時点において若干不連続とはなるもののその後
は正しいフレーム周期の信号が得られるようにな
る。

以上述べたようにして、この発明によれば従来
のように容量の大きいメモリー等を用いることな
く、簡単な構成によりフレーム同期信号の補償回
路が実現できるものである。

また、サイクルスリツプが生じる時間長分だけ
見込んだウインドウ幅のゲートパルスによりフレ
ーム同期信号の検出信号をゲートするようにした
ので、各フレーム同期内の同じ位置において誤つ
たパルスがフレーム同期信号検出回路より得られ
たとしても、その誤つたパルスを除去できるとい
う効果がある。

なお、この発明はデジタルPCMオーデイオデ
イスクの再生装置の場合に限らず、デジタル信号
をベースバンド記録する場合においてブロツク同
期信号等を検出する場合の補償回路に用いること
ができることは勿論である。

【図面の簡単な説明】

第１図は従来のフレーム同期信号の補償回路の
一例を示す系統図、第２図、第３図及び第４図は
その説明のためのタイムチヤート、第５図はこの
発明によるフレーム同期信号の補償回路の一例の
系統図、第６図、第７図、第８図はその説明のた
めのタイムチヤートである。

Claims (1)

1. 【特許請求の範囲】 １ ランレングスリミテツドコードで変調される
   と共に、単位時間分毎にブロツク化され、このブ
   ロツク単位のデータに対して上記ランレングスリ
   ミテツドコードの通常の変調では現れないビツト
   パターンが同期信号として付加された状態のデジ
   タル信号を再生する装置であつて、 再生された上記デジタル信号から上記同期信号
   を検出する検出回路と、 この検出回路からの上記同期信号の検出信号を
   ゲートするゲート回路と、 このゲート回路の出力信号でクリアされると共
   に、上記１ブロツクの期間をカウントしてパルス
   を発生するパルス発生回路と、 上記パルス発生回路によりカウントされる１ブ
   ロツクの期間のタイミングの前後の若干の期間部
   分のパルス幅を有するウインドウパルスを形成す
   るウインドウパルス形成回路とを有し、 上記ウインドウパルスが上記ゲート回路のゲー
   ト信号とされて、上記パルス幅区間、上記ゲート
   回路を開とすると共に、 上記ゲート回路の出力信号及び上記パルス発生
   回路の出力信号を同期信号として再生することを
   特徴とするデジタル信号の再生装置。