JPH0546766A

JPH0546766A - モーメントの演算方法及びその装置

Info

Publication number: JPH0546766A
Application number: JP3205043A
Authority: JP
Inventors: Shigeru Yamada; 茂山田; Koji Haruyama; 弘司春山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-08-15
Filing date: 1991-08-15
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】画像のモーメントを高速に演算する装置及び
方法を提案する。【構成】画像を複数のブロックに分割し、その分割さ
れた個々のブロックにおいて、１つの連結領域のモーメ
ントを演算し、全てのブロックに対して演算されたモー
メントのなかから、その連結領域に属するもの同士を加
算し、この加算結果を前記連結領域のモーメントとする
ことを特徴とする。モーメントは線形性があるので、個
々のブロックについて計算された個別のモーメントを加
算し、それを全体のモーメントとすることができる。こ
のことは、画像をブロックに分割し、その個々のブロッ
クにおける個別モーメントの演算を他のブロックにおけ
るそれと分離することができることを意味する。即ち、
複数のブロック間における演算を他のブロックと独立さ
せることにより、演算の高速化が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はモーメントを演算するモ
ーメント演算方法及びその装置に関する。かかるモーメ
ントは、例えば画像に基づいてパターン認識等を行なう
際に必要となる。本発明は、例えば、ブロック分割され
た画像個々の０次，１次，２次モーメント量を高速に演
算するためのモーメント量演算装置に関する。そして、
特に演算された各種モーメント量より画像個々の面積，
重心，慣性主軸，傾き等の特徴量を算出することが可能
となる。

【０００２】

【従来の技術】例えば、パターン認識を画像処理に基づ
いて行なうときは、抽出された画像のモーメントをその
画像の特徴量として扱い、その画像の特徴が特徴辞書と
どの程度マツチングしているかを判断することにより、
パターン認識を行なうことが多い。このように、画像の
モーメントを演算することは、単に数学的な分野に留ま
らずに種々の工業的な分野に利用されている。

【０００３】従来では、画像のモーメント量の演算を実
行するに当つては、１画像分の２値画像を画像メモリに
記憶し、該画像メモリ上の画素を１個づつ順次読み出
し、画素データに対応した画素数の総和：Σ_i ｍ_i ｘ座標の総和：Σ_i ｘ_i ，ｙ座標の総和：Σ_i ｙ_i ｘ，ｙ座標の積の総和：Σ_i ｘ_i ｙ_i ｘ座標の二乗値の総和：Σ_i ｘ_i ²，ｙ座標の二乗値の総和：Σ_i ｙ_i ² を求めていた。ここで、ｍ_i は画素ｉの画像データであ
る。また積分は、ラベリングを行なって抽出された１つ
のブロックについてなされる。上記演算はソフトウエア
による処理に基づいて行なっていた。

【０００４】上記の処理方法の他に、特公昭５７−１９
２８１４号によるモーメント演算処理の手法がある。こ
の手法は、画像ブロック分に対応する前記乗算Σｘ_i ²，
Σｙ _i ²の値をテーブルとして前もってメモリに記憶して
おき、演算過程では、ｘ，ｙ座標値に対応して上記テー
ブルを参照し、各モーメント量を演算するハードウエア
を構成するというものである。また、モーメント演算に
必要なΣｘ_i ｙ_i はｘｙ＝{(ｘ＋ｙ)²−（ｘ−ｙ)² /４ ‥‥‥（１）の展開式の原理を利用して求めている。

【０００５】

【発明が解決しようとしている課題】しかしながら、上
記従来例では、ｘ，ｙ各座標値の二乗演算を行なうテー
ブルを各々ｍ個，ｎ個必要とし、該演算テーブルを高速
のＲＡＭに記憶させる必要がある。また、そのＲＡＭか
ら読み出すとしても、例えば、８０ｎｓの速度で該処理
を実行することは不可能である。また、モーメント演算
に必要なΣｘ_i ｙ_i を求めるにしても、（１）式の演算
を実行しなければならず、該演算を実行する回路も複雑
になり、１画面当りの求めるべきモーメント演算が多い
場合には、処理時間が膨大となるという問題がある。従
って、上記従来のモーメント演算装置では、高速処理が
要求される、ロボツトの視覚への適用、検査工程におけ
る視覚認識の分野への適用は難しいと言つた欠点があつ
た。

【０００６】

【課題を解決するための手段】そこで、本発明の目的
は、高速にモーメント演算を行なうことのできる演算装
置を提案するものである。

【０００７】本発明の演算方法及び装置は、画像を複数
のブロックに分割し、その分割された個々のブロックに
おいて、１つの連結領域のモーメントを演算し、全ての
ブロックに対して演算されたモーメントのなかから、そ
の連結領域に属するもの同士を加算し、この加算結果を
前記連結領域のモーメントとすることを特徴とする。

【０００８】モーメントは線形性があるので、個々のブ
ロックについて計算された個別のモーメントを加算し、
それを全体のモーメントとすることができる。このこと
は、画像をブロックに分割し、その個々のブロックにお
ける個別モーメントの演算を他のブロックにおけるそれ
と分離することができることを意味する。即ち、複数の
ブロック間における演算を他のブロックと独立させるこ
とにより、演算の高速化が可能となる。

【０００９】本発明の好適な１態様によれば、画像はラ
ベリング処理されていて、画像データはそのラベル値で
ある。

【００１０】本発明の好適な１態様によれば、モーメン
トは、０次から２次モーメントを含む。

【００１１】本発明の好適な１態様によれば、各ブロッ
クの演算過程において、ブロックは更に個々の画素の画
素モーメントの演算に分解される。この分解が保証され
るのは、モーメントの前述の線形性故である。

【００１２】本発明の好適な１態様によれば、画素モー
メントの演算においてメモリが使われ、各メモリセルに
は、画素モーメントの演算過程における中間値が記憶さ
れる。このメモリは、ラベル値がアドレスとなる。

【００１３】

【実施例】以下、本発明を適用したモーメント演算装置
について具体的な実施例に基づき詳細に説明する。

【００１４】第１図は、実施例の演算装置１００の全体
構成を示す。この装置１００は外部の不図示のＣＰＵに
バスを介して接続されている。装置１００で必要な入力
は、端子４０に入力される画像データ、端子４１に入力
されるタイミング信号、端子４２に入力されるブロック
データである。画像データは１画素毎にその濃度データ
が入力される。ブロックデータとは、どのブロックのモ
ーメントを演算するかを指定するためのデータであり、
演算装置１００はこのデータからモーメント演算に必要
な座標データを発生する。演算装置１００からＣＰＵに
対して、端子４３を介して演算結果が出力される。

【００１５】演算装置１００の主要な構成要素は４つの
演算モジュール（２０ａ〜２０ｄ）である。個々のモジ
ュールは、モーメント演算対象の画像（これは４つの部
分ブロックに分割されている）の部分ブロック毎のモー
メントを演算する。各々の部分ブロックの部分モーメン
トは加算器２８により加算されて、バスドライバ２９を
介してＣＰＵバスに出力される。モーメント演算の対象
画像（第２図のような矩形ブロック）を示す座標データ
は２つのカウンタ２５，２６に格納される。第２図はモ
ーメント演算の対象となる画像ブロックを示す。この画
像ブロックは、左上端が（ｘ_S ，ｙ_S ）で、右下端が
（ｘ_e ，ｙ_e ）により画される矩形ブロックである。Ｘ
座標カウンタ２５は、プリセット入力機能付きのカウン
タ（不図示）と、１つのラッチ（不図示）とコンパレー
タ（不図示）とを有する。同じように、Ｙ座標カウンタ
２６は、プリセット入力機能付きのカウンタ（不図示）
と、１つのラッチ（不図示）とコンパレータ（不図示）
とを有する。Ｘカウンタ２５とＹカウンタ２６内の各々
のプリセット入力機能付きのカウンタには、夫々上記画
像ブロックの左上端座標（ｘ_S ，ｙ_S ）がプリセット入
力される。また、Ｘカウンタ２５とＹカウンタ２６内の
ラッチには、夫々、右下端座標（ｘ_e ，ｙ_e ）がラッチ
される。

【００１６】本実施例では、演算対象となる画像には、
モーメント演算対象の画像が含まれることを許容する。
第２図の画像中には、５０〜５３の４つの連結領域が、
モーメント演算対象領域として含まれている。同図中、
各画素の画素データの値はラベル値を意味する。即ち、
第２図の画像は、事前のラベリング処理（かかるラベリ
ング処理は周知である）において、１つの連結した領域
に含まれる全ての画素に同じラベル番号を付すという処
理により、ラベル値が画像データとされたものである。
従って、第２図中には、ラベル値が“１”，“２”，
“３”，“４０９５”の４つの連結領域の他に、ラベル
値“０”の領域も存在することになる。

【００１７】第２図に示された入力画像の任意の画素の
座標は、（ｘ_S ＋ｉ，ｙ_S ＋ｊ）（ここで、ｉ＝０〜
ｍ，ｊ＝０〜ｎ）で表わされる。第２図のｍ×ｎの入力
画像は、各画素のラベル値は例えば１２ビツト幅を有す
る。例えば、画像座標（ｘ，ｙ）＝（５，２）のラベル
値は“１”であり、また画像座標（ｘ，ｙ）＝（７，
３）のラベル値は“２”であり、また画像座標（ｘ，
ｙ）＝（３，ｎ−１）のラベル値は“４０９５”であ
る。第２図の画像データは、１つの画素ずつ、順に、第
１図の装置１００の入力端子４０に入力され、ラッチ４
５（第１図）にラッチされてから、＃１から＃４までの
４つの演算モジュールに均等に入力される。しかし、１
つの画素に対して、その画素に対してモーメント演算を
施すのは４つのモジュールのうちの１つのみである。ど
のモジュールに対して演算を行なわせるかを指示するの
が、条件設定回路からのＭＯＤＳＥＬ信号である。第２
図は、どの画素がどの演算モジュールにより演算がなさ
れるのかを示す。ｉ＝０の列の全てのは＃１演算モジュ
ールにより、ｉ＝１の列の全てのは＃２演算モジュール
により、ｉ＝２の列の全てのは＃３演算モジュールによ
り、ｉ＝３の列の全てのは＃４演算モジュールによりそ
れなされる。この実施例の装置１００は、同一の画素値
を有する島（第２図の５０，５１，５２，５３）の各々
の０次，１次，２次モーメント量を算出することを目的
としている。例えば、画像５０のｉ＝１列の２つの画素
は＃２演算モジュールにより、画像５０のｉ＝２列の２
つの画素は＃３演算モジュールにより、画像５０のｉ＝
３列の３つの画素は＃３演算モジュールにより、画像５
０のｉ＝４列の３つの画素は＃１演算モジュールによ
り、画像５０のｉ＝５列の１つの画素は＃２演算モジュ
ールにより、夫々演算される。このような、画素と演算
モジュールとの対応関係は、一般的に、次のように表わ
される。即ち、第ｉ列目の画素の演算は、ｍｏｄ（ｉ／４）＋１番目の演算モジユールが行なう。かくして、第２図の入
力画像は、４つのブロックに分割され、その各々が１つ
の演算モジュールにより処理される。即ち、各ブロック
は短冊状の部分画素列の集合であり、このようなブロッ
クを順に、便宜上、＃１ブロック，＃２ブロック，＃３
ブロック，＃４ブロックと呼ぶ。

【００１８】第３図に、演算モジュール２０の一般的な
構成と、その演算モジュール２０の周辺回路との接続を
示す。１つの演算モジュール２０は、０次モーメントＭ
₀₀を演算するユニツト３１，ｘ軸周りの１次モーメント
Ｍ₁₀（＝Σｘ_i ）を演算するユニツト３２，ｙ軸周りの
１次モーメントＭ₀₁（＝Σｙ_i ）を演算するユニツト３
３，２次モーメントＭ₁₁（＝Σｘ₁ ｙ_i ）を演算するユ
ニツト３４，二次モーメントＭ₂₀（＝Σｘ_i ²）を演算す
るユニツト３５，二次モーメントＭ₀₂（＝Σｙ_i ²）を演
算するユニツト３６からなる。４つの演算モジュール２
０ａ〜２０ｄの各々は上記６つのユニツト３２〜３６を
有する。第４図は、各々の演算モジュールの各ユニツト
が、他の演算モジュールのユニツトとどのように結合さ
れているかを示す図である。演算モジュール２０ａのユ
ニツト３１ａの出力と、演算モジュール２０ｂのユニツ
ト３１ｂの出力と、演算モジュール２０ｃのユニツト３
１ｃの出力と、演算モジュール２０ｄのユニツト３１ｄ
の出力とが、加算器２８₀₀により結合されて、０次モー
メントＭ₀₀が演算される。演算モジュール２０ａのユニ
ツト３２ａの出力と、演算モジュール２０ｂのユニツト
３２ｂの出力と、演算モジュール２０ｃのユニツト３２
ｃの出力と、演算モジュール２０ｄのユニツト３２ｄの
出力とが、加算器２８₁₀により結合されて、１次モーメ
ントＭ₁₀が演算される。以下、同様に、演算モジュール
２０ａのユニツト３６ａの出力と、演算モジュール２０
ｂのユニツト３６ｂの出力と、演算モジュール２０ｃの
ユニツト３６ｃの出力と、演算モジュール２０ｄのユニ
ツト３６ｄの出力とが、加算器２８₀₂により結合され
て、２次モーメントＭ₀₂が演算される。

【００１９】本装置１００では、上述したように、１つ
の画像（複数の連結領域を含む）のブロックのモーメン
ト演算は４つの演算モジュールにより分担されて処理さ
れる。しかも、個々の演算モジュールでは、６種類のモ
ーメントを６つのユニツトが分担して計算している。そ
して、第４図に示すように、４つの画像ブロックの各々
についての６種類のモーメントは加算器２８により合計
されて、モーメントＭ ₀₀，〜Ｍ₀₂として出力される。こ
のような分担処理が可能であるのは、モーメントが線形
性故による。即ち、１つの画素夫々がモーメントを有
し、全体のモーメントは個々の画素のモーメントの和で
あるからである。

【００２０】第３図により個々の演算ユニツトについて
更に詳しく説明する。

【００２１】個々の演算ユニツト３１，３２，３３，３
４，３５，３６は、夫々、０〜４０９５番地のエリアを
有する４０９５×ｋ×１のメモリ（２，４，６，８，１
１，１４）を有する。このメモリはモーメント値を格納
するものであるから、個々のメモリセルの深さｋは、こ
のモーメント値を格納できるだけのビツト深さを有しな
ければならない。これら６つのメモリの各々は、アドレ
ス入力端子（Ａ）、クリア端子（Ｃ）、データ出力端子
（Ｄ_O ）、データ入力端子（Ｄ_i ）、シリアル出力端子
（Ｓ_O ）を有する。かくして、各メモリは、４０９６個
の連結領域のモーメントを同時に記憶する。

【００２２】第５図は、６つのメモリ（２，４，６，
８，１１，１４）の夫々におけるデータ配置を示す。即
ち、メモリ（２，４，６，８，１１，１４）の各々にお
いて、“０”番地にはラベル値が“０”である全ての画
素のモーメントが格納され、“１”番地にはラベル値が
“１”である全ての画素のモーメントが格納され、
“２”番地にはラベル値が“２”である全ての画素のモ
ーメントが格納され、…、“４０９４”番地にはラベル
値が“４０９４”である全ての画素のモーメントが格納
され、“４０９５”番地にはラベル値が“４０９５”で
ある全ての画素のモーメントが格納される。第２図の例
では、例えば、ブロック５１はラベル値“２”を有し、
このブロックの第６列目の２次モーメントＭ₀₂は、＃３
演算モジュール２０ｃのメモリ１４ｃの２番地に格納さ
れる。

【００２３】前述したように、あるブロックのモーメン
トは、そのブロックを構成する個々の画素の有するモー
メントの和である。この和を計算するために、かく演算
モジュールの各演算ユニツトの夫々のメモリでは、その
データ出力（Ｄ_O 端子）を一旦加算器の１つの入力端子
に入力し、この加算器出力を、そのメモリのデータ入力
端子Ｄ_i に入力する構成としている。演算ユニツトの個
々の加算器の他方の端子に何を入力するかで、どのモー
メントを演算するかが決まる。即ち、０次モーメントを
演算するユニツト３１では、加算器３に“１”を入力す
る。１次モーメントＭ₀₁（＝Σｘ_i ）を演算するユニツ
ト３２では加算器５にｘ座標値を入力する。１次モーメ
ントＭ₁₀（＝Σｙ_i ）を演算するユニツト３３では加算
器７にｙ座標値を入力する。２次モーメントＭ₁₁（＝Σ
ｘ_i ｙ_i ）を演算するユニツト３４では加算器９にｘ座
標値とｙ座標値の積を入力する。２次モーメントＭ
₂₀（＝Σｘ_i ²）を演算するユニツト３５では加算器１２
にｘ座標値の平方を入力する。２次モーメントＭ₂₀（＝
Σｘ_i ²）を演算するユニツト３６では加算器１５にｙ座
標値の平方を入力する。

【００２４】今、第２図の画像５０の（１，１）＝
“１”、（２，１）＝“１”、（３，１）＝“１”、
（４，１）＝“１”、（５，１）＝“１”という画素が
連続的に装置１００に入力した場合において、０次モー
メント演算ユニツト３１ｂの動作を考える。前述したよ
うに、画像ブロックの各列は、夫々専属の演算モジュー
ルに割り当てられているから、画素（１，１）＝“１”
と画素（５，１）＝“１”とが＃２演算モジュール２０
ｂにより処理される。

【００２５】この演算モジュール２０ｂの０次モーメン
ト演算ユニツト３１ｂのメモリ２ｂに画素（１，１）＝
“１”が入力されると、メモリ２ｂの“１”番地がアク
セスされ、その番地の値がＤ₀ 端子に出力される。この
時点での“１”番地の値は“０”であるから、加算器３
ａでは、“０”と固定値“１”とが加算され、メモリ２
ｂのＤ_i 端子に“１”が入力される。このときのメモリ
２ｂのアドレス入力は画素（１，１）のラベル値、即
ち、“１”であるから、“１”番地に“１”が書き込ま
れる。画素が進んで、画素（５，１）＝“１”が入力さ
れると、再び、“１”番地がアクセスされて、その番地
のデータ“１”が出力される。そして、加算器３ａでこ
の“１”と固定値“１”とが加算されて、“１”番地に
“２”が書き込まれる。このような操作を、ラベル値
“１”を有する全ての画素について行なうと、メモリ２
ｂには、第１列，第５列，第９列，…の各画素の０次モ
ーメントの“１”が演算されて蓄積される。

【００２６】本演算装置１００の全体動作の制御は、タ
イミング制御回路１９，条件設定回路２７、そして、こ
れらを制御する外部のＣＰＵによりなされる。第６図
は、条件設定回路等を制御する制御手順である。ステツ
プＳ１で、モーメント演算を実行するに当り、初期の条
件設定を行なう。該条件設定は条件設定回路２７により
ｘ座標カウンタ２５とｙ座標カウンタ２６の各々にモー
メント演算を実行する画像処理範囲開始位置（ｘ_S ，ｙ
_S ）と終了位置座標（ｘ_e ，ｙ_e ）を指定する。

【００２７】第８図のタイミングチヤートは、第２図の
画像の第０行のデータが順に入力された場合に、第１図
の演算装置の主に＃１演算モジュールにおける動作を示
す。上記の動作はタイミング信号回路１９より送られる
クロツクパルスのタイミングに準じて、データ有効信号
（第８図のｃ）が上記開始位置に対応してローレベルに
なつた時点で、ｘ座標カウンタ回路２５の動作（第８図
のｄ）を開始する。以上が動作スタートのステツプＳ２
である。次に、ステツプＳ３で、座標カウンタ２５，２
６の示す画素がステツプＳ１で設定された画像処理範囲
内であるかどうかが判定される。次に、ステツプＳ４で
は、４個のブロツクに分割された各モーメント演算モジ
ユール２０ａ，２０ｂ，２０ｃ，２０ｄのいずれか１つ
を選択する信号（ＭＯＤＳＥＬ）をタイミング信号回路
１９から送る。第８図のタイミングチャートは、そのＭ
ＯＤＳＥＬ信号（第８図のｅ）が送られた＃１演算モジ
ュールの動作を主に示す。このＭＯＤＳＥＬ信号が送ら
れた演算モジユールは、ステツプＳ５でその演算を開始
する。

【００２８】尚、ステツプＳ３における判定は次の理由
により必要となる。即ち、カウンタ２５，２６は、夫
々、Ｘ座標値，Ｙ座標値を１つずつインクリメントす
る。この過程で、座標が演算対象外の領域を示すことが
ある。ステツプＳ３はこの対象外を演算対象から外すた
めにある。

【００２９】第７図のステツプＳ６では、ＭＯＤＳＥＬ
信号が送られてきたかをチェックする。この信号が送ら
れてきていて、モジュール動作が開始されたならば、ス
テツプＳ７→ステツプＳ８という処理とステツプＳ９→
ステツプＳ１０という処理とが平行して動作するように
各種タイミング信号が発生される。

【００３０】ステツプＳ７では、ＭＯＤＳＥＬ信号の立
ち上がりに同期して画像入力データ（第８図のｂ）が画
像データラツチ回路４５に、メモリアドレス信号（第８
図のｆ）として演算モジユール＃１のアドレス入力部に
入力される。

【００３１】尚、第１図の演算装置１００のラッチ回路
４５は、４つの演算モジュールに共通に使われるように
なっている。これは、各演算モジュールが時分割で動作
するために、同時に複数の演算モジュールが１つのラッ
チ回路４５を使うことはないからである。しかしなが
ら、４画素分の画像データを同時に４つの演算モジュー
ルにロードして演算効率を高めることを目的とするなら
ば、ラッチ４５は各演算モジュールに１つずつ用意する
のがよい。

【００３２】ステツプＳ８では、選択された演算モジュ
ール内のメモリの、ラッチ４５に格納された画像データ
の値に対応する番地の内容が呼び出される。該読み出し
のタイミングが信号ｈに対応している。

【００３３】ステツプＳ７とステツプＳ８と平行して、
ステツプＳ９において、ｘ座標カウンタ２５，ｙ座標カ
ウンタ２６より送られる各データが、各々、ｘ座標ラツ
チ１７，ｙ座標ラツチ１８に送られ、そこにラツチされ
る。ステツプＳ１０では、ラツチされた各データは選択
された演算モジュールの６つの演算ユニツトに供給され
る。０次モーメント〜２次モーメントを演算するための
各演算ユニツトのステツプＳ１１，ステツプＳ１２にお
ける動作を以下説明する。

【００３４】即ち、０次モーメント演算ユニツト３１に
おいては、入力データの内容に対応したメモリアドレス
のデータｈを読み出し、該データを加算器３にて＋１イ
ンクリメントして加算し、該アドレス位置にタイミング
信号回路１９より供給されるメモリライトパルスｋの立
下りに同期して書き込む。

【００３５】また、Σｘ_i 演算ユニツト３２において、
入力データｂの内容に対応した番地のメモリ４に格納さ
れたデータｈを読み出し、該データとｘ座標ラツチ回路
１７にてラツチされた該座標データｘ_i （第８図のｇ）
を加算器５にて加算し、該アドレス位置に加算結果デー
タｘ_i （第８図のｊ）をタイミング信号回路１９より供
給されるメモリライトパルスｋの立下りに同期して書き
込む。

【００３６】また、Σｙ_i 演算ユニツト３３に於いて、
入力データｂの内容に対応した番地のメモリ６に格納さ
れたデータｈを読み出し、該データとｙ座標ラツチ回路
１８にてラツチされた座標データｙ_i を加算器７にて加
算し、該アドレス位置に加算データｙ_i をタイミング信
号回路１９より供給されるメモリライトパルスｈの立下
りに同期して書き込む。

【００３７】また、Σｘ_i ｙ_i 演算ユニツト３４におい
て、入力データｂの内容に対応した番地のメモリ８のデ
ータｈを読み出し、該データとｘ，ｙ座標ラツチ回路１
７，１８にてラツチされた該座標データｘ_i，ｙ_i を乗
算器１０にて乗算し、乗算器１０の出力を加算器９にて
加算し、この加算器出力をタイミング信号回路１９より
供給されるメモリライトパルスｋの立下りに同期して書
き込む。

【００３８】また、Σｘ_i ²演算ユニツト３５に於いて、
入力データｂの内容に対応したメモリ１１のアドレスに
格納されたデータｈを読み出し、該データとｘ座標ラツ
チ回路１７にてラツチされた該座標データｘ_i を乗算器
１３にて二乗し、該乗算器の出力ｉを加算器１２にて加
算し、該加算器出力ｊをタイミング信号回路１９より供
給されるメモリライトパルスｋの立下りに同期して書き
込む。

【００３９】また、Σｙ_i ²演算ユニツト３６に於いて、
入力データｂの内容に対応したメモリ１４のアドレスに
格納されたデータｈを読み出し、該データとｙ座標ラツ
チラツチ回路１８にてラツチされた該座標データｙ_i を
乗算器１６にて二乗し、該乗算器出力ｉを加算器１５に
て加算し、該加算器出力ｊをタイミング信号回路１９よ
り供給されるメモリライトパルスｋの立下りに同期して
書き込む。

【００４０】以上、主に、＃１演算モジュールにおける
画素（１，０）の処理動作について、第６図，第７図を
用いて説明したが、画素（２，０）の演算処理は＃２演
算モジュールが、画素（３，０）の演算処理は＃３演算
モジュールが行なうという点を除けば、＃２〜＃４演算
モジュールにおける動作は＃１演算モジュールのそれと
全く同様である。

【００４１】なお、第８図のタイミングチヤートにおい
て、ＭＯＤＳＥＬ信号ｅからメモリライトパルスｋに於
いて、前記各演算ユニツトの演算処理は１クロツク遅延
したタイミングで時系列的に実行される。

【００４２】次に、最終の動作、つまり処理が（ｘ_e ，
ｙ_e ）に至った場合の動作について説明する。この時点
では、＃１演算モジュールには＃１領域における、各連
結領域についての各種モーメント（Ｍ₀₀，Ｍ₀₁など）が
記憶されている。また、＃２演算モジュールには＃２領
域における、各連結領域についての各種モーメント（Ｍ
₀₀，Ｍ₀₁など）が記憶されている。また、＃３演算モジ
ュールには＃３領域における、各連結領域についての各
種モーメント（Ｍ₀₀，Ｍ₀₁など）が記憶されている。ま
た、＃４演算モジュールには＃４領域における、各連結
領域についての各種モーメント（Ｍ₀₀，Ｍ₀₁など）が記
憶されている。

【００４３】そこで、ＣＰＵは、各演算モジュールに対
して、条件設定回路２７を介して、各演算モジュールの
各メモリの同一番地に格納された演算結果を順次読み出
しを開始させる。演算装置１００は、各演算モジュール
での各演算結果を加算器２８にて加算した後、条件設定
回路２７より送られる信号と同期してバスドライバ２９
を介してＣＰＵのバスラインに出力する。この結果、ラ
ベル値が０から最大４０９５の最大４０９６個の画像に
対する０次モーメント，Σｘ_i ，Σｙ_i ，Σｘ _i ｙ_i ，
Σｘ_i ²，Σｙ_i ²のモーメント演算結果が得られる。

【００４４】以上説明した実施例によれば、：画像が＃１から＃４までのブロックに分割され、個
々のブロックのモーメントが独立して演算されている。
そして、個々の演算モジュールでは、各ブロック毎に時
分割で演算処理を行なう。即ち、個々のブロックのモー
メント演算は他のブロックのそれと独立して行なわれる
ために、画像全体でのモーメント演算の高速化が可能と
なる。

【００４５】この場合、モーメント演算は各演算モジュ
ール内では、個々の画素毎に画素モーメントとして演算
される。従って、画像の画素入力と画素モーメントの演
算速度とが同期されるので、高速化が可能となる。即
ち、演算速度はメモリのサイクルタイムによってのみ制
限され、その他の要素、例えば、従来技術においてあっ
た加算に要する速度等によって制限される等ということ
はなくなった。：本実施例では、画像が４つのブロックに分割されて
いる。これは、第３図の各演算ユニツトにおける、加
算、乗算等に要する時間を考慮して決めた。即ち、各演
算ユニツトで行なわれる６種類モーメント演算の中で、
最大の処理時間を要するものの処理時間をＴ_max とし、
１つの画素の読み出し要する時間をτ₀ とすると、（Ｔ_max/τ₀ ）個のブロックに分割すれば、最も効率が
あがる。：個々の演算モジュールでは、最大４０９６個までの
連結領域のモーメントが同時に演算される。：上記実施例の装置は、画像ブロックを複数ブロツク
に分割し、該分割ブロック毎に画素データに対応したデ
ータを同一のアドレスに記憶するメモリと、該対応した
データを順次＋１インクリメントするカウンタより構成
される０次モーメント演算モジュールと、画像ブロック
を複数ブロツクに分割し、該分割ブロック毎に画素デー
タに対応したｘ座標アドレスを加算するｘ座標カウンタ
と、該加算値Σｘ_i を記憶するメモリより構成されるΣ
ｘ_i モーメント演算モジュールと、画像ブロックを複数
ブロツクに分割し、該分割ブロック毎に画素データに対
応したｙ座標を加算するｙ座標カウンタと、該加算値Σ
ｙ_i を記憶するメモリより構成されるΣｙ_i モーメント
演算モジュールと、画像ブロックを複数にブロツクに分
割し、該分割ブロック毎に画素データに対応したｘ座標
とｙ座標を乗算する乗算器と、該乗算器にて演算された
値を加算し、該加算値Σｘ_i ｙ_i を記憶するメモリより
構成されるΣｘ_i ｙ_i モーメント演算モジュールと、画
像ブロックを複数ブロツクに分割し、該分割ブロック毎
に画素データに対応したｘ座標を二乗する乗算器、該乗
算器にて演算された値を加算し、該加算値Σｘ_i ²を記憶
するメモリより構成されるΣｘ_i ²モーメント演算モジュ
ールと、画像ブロックを複数ブロツクに分割し、該分割
ブロック毎に画素データに対応したｙ座標を二乗する乗
算器と、該乗算器にて演算された値を加算し、該加算値
Σｙ_i ²を記憶するメモリより構成されるΣｙ_i ²モーメン
ト演算モジュールよりなるモーメント演算回路を構成す
ることにより、高価な回路素子を用いることなく、高速
に各モーメント演算を処理することが可能となる。ま
た、画像処理ブロックも任意に設定可能なことから、さ
らにモーメント演算処理速度を高める効果がある。

【００４６】

【発明の効果】以上説明したように、本発明のモーメン
トの演算方法及び装置は、画像を複数のブロックに分割
し、その分割された個々のブロックにおいて、１つの連
結領域のモーメントを演算し、全てのブロックに対して
演算されたモーメントのなかから、その連結領域に属す
るもの同士を加算し、この加算結果を前記連結領域のモ
ーメントとすることを特徴とする。

【００４７】モーメントは線形性があるので、本発明に
従って、個々のブロックについて計算された個別のモー
メントを加算し、それを全体のモーメントとすることが
できる。このことは、画像をブロックに分割し、その個
々のブロックにおける個別モーメントの演算を他のブロ
ックにおけるそれと分離することができることを意味す
る。即ち、複数のブロック間における演算を他のブロッ
クと独立させることにより、演算の高速化が可能とな
る。

【００４８】本発明の好適な１態様によれば、画像はラ
ベリング処理されていて、画像データはそのラベル値で
ある。

【００４９】本発明の好適な１態様によれば、モーメン
トは、０次から２次モーメントを含む。

【００５０】本発明の好適な１態様によれば、各ブロッ
クの演算過程において、ブロックは更に個々の画素の画
素モーメントの演算に分解される。この分解が保証され
るのは、モーメントの前述の線形性故である。

【００５１】本発明の好適な１態様によれば、画素モー
メントの演算においてメモリが使われ、各メモリセルに
は、画素モーメントの演算過程における中間値が記憶さ
れる。このメモリは、ラベル値がアドレスとなる。

【図面の簡単な説明】

【図１】本発明を、４つのブロックに対してモーメント
演算を行なう装置に適用した実施例の構成を示すブロッ
ク図。

【図２】第１図の装置に入力される一例としての入力画
像の構造を説明する図。

【図３】第３図は第１図装置の演算モジュールの詳細な
構成を説明するブロック図。

【図４】各演算モジュールで演算された部分モーメント
が合成されて全体のモーメントとなる過程を説明する
図。

【図５】演算モジュール内のモーメント値を格納するメ
モリの構造を説明する図。

【図６】，

【図７】第１図装置の動作順序を説明するフローチヤー
ト図。

【図８】第１図装置の動作順序を説明するタイミングチ
ヤート図。

【符号の説明】

４５…画像データラツチ回路、２，４，６，８，１１，１４…メモリ、３，５，７，９，１２，１５…加算器、１０，１３，１６…乗算器、１７…ｘ座標ラツチ回路、１８…ｙ座標ラツチ回路、１９…タイミング信号回路、２０ａ，２０ｂ，２０ｃ，２０ｄ…演算モジュール、２５…ｘ座標カウンタ、２６…ｙ座標カウンタ、２７…条件設定回路、２９…バスドライバ、３０…メモリクリア回路、３１…０次モーメント演算ユニツト、３６…Σｘ_i 演算ユニツト、３３…Σｙ_i 演算ユニツト、３４…Σｘ_i ｙ_i 演算ユニツト、３５…Σｘ_i ²演算ユニツト、３６…Σｙ_i ²演算ユニツト、２８…演算結果の加算器

Claims

【特許請求の範囲】

【請求項１】画像を複数のブロックに分割する工程
と、その分割された個々のブロックにおいて、１つの連結領
域のモーメントを演算する第１の演算工程と、全てのブロックに対して演算されたモーメントのなかか
ら、その連結領域に属するもの同士を加算し、この加算
結果を前記連結領域のモーメントとする第２の演算工程
とを具備するモーメントの演算方法。
【請求項２】個々のブロックで、画像を更に個々の画
素に分解し、個々の画素の画素モーメント値を演算する
工程と、演算された個々のモーメント値を加算する工程とを更に
具備することを特徴とする請求項の第１項に記載のモー
メント演算方法。
【請求項３】分割する前の画像にラベリング処理を行
ない、個々の画素に画像データとしてラベル値を与える
工程を更に具備し、前記連結領域は同じラベル値を有す
る画素の集合として定義されることを特徴とする請求項
の第２項に記載のモーメント演算方法。
【請求項４】前記モーメントは０次モーメント、１次
モーメント、及びまたは２次モーメントを含むことを特
徴とする請求項の第１項に記載のモーメント演算方法。
【請求項５】１つのブロックについての前記第１，第
２の演算工程は、他のブロックについての前記第１，第
２の演算工程と排他的な時間内に行なわれることを特徴
とする請求項の第１項に記載のモーメント演算方法。
【請求項６】画像を複数のブロックに分割する手段
と、その分割された個々のブロックにおいて、１つの連結領
域のモーメントを演算する第１の演算手段と、全てのブロックに対して演算されたモーメントのなかか
ら、その連結領域に属するもの同士を加算する第２の演
算手段とを具備し、この加算結果を前記連結領域のモーメントとすることを
特徴とするモーメントの演算装置。
【請求項７】前記モーメント演算装置は、前記第１，
第２の演算手段による演算過程での演算結果を一時的に
記憶するための複数のメモリであって、その個々のメモ
リは前記画像の画素データ値をアドレスデータ値とする
前記複数のメモリ回路を更に有し、前記分割手段は、更に、前記画像を１画素ずつ入力する手段と、入力された画素を分割態様に応じて、前記複数のメモリ
の１つに割り当てる手段と、割り当てられた１つのメモリにおいて、入力された画素
の画素データ値に対応する番地のメモリセルに対するメ
モリ読み出しサイクルを起動する手段と、入力されたその画素の座標値から、その画素１つの画素
モーメント値を演算する第３の演算手段とを有し、前記第１の演算手段は、ブロック毎に、分割されたブロック毎に割り当てられた前記メモリ回路
と、このメモリ回路から前記起動手段により読み出されたと
ころの前回サイクルの画素モーメント値と、第３の演算
手段により計算された今回のサイクルの画素モーメント
値を加算する手段と、加算結果を、前記入力された画素の画素データ値に対応
する前記番地の前記メモリセルに書き込む手段とを具備
することを特徴とする請求項の第６項に記載のモーメン
ト演算装置。
【請求項８】前記画像はラベリング処理された画像で
あり、個々の画素は画像データとしてラベル値を有し、
前記連結領域は同じラベル値を有する画素の集合として
定義されることを特徴とする請求項の第６項に記載のモ
ーメント演算方。
【請求項９】前記第３の演算手段は前記メモリセルか
ら読み出されたデータに対して１を加算し、この加算結
果は０次モーメントを意味することを特徴とする請求項
の第７項に記載のモーメント演算装置。
【請求項１０】前記第３の演算手段は、前記メモリセ
ルから読み出されたデータに対して、入力された画素の
座標値を加算し、この加算結果は１次モーメントを意味
することを特徴とする請求項の第７項に記載のモーメン
ト演算装置。
【請求項１１】前記第３の演算手段は、前記メモリセ
ルから読み出されたデータに対して、入力された画素の
座標値の積を加算し、この加算結果は２次モーメントを
意味することを特徴とする請求項の第７項に記載のモー
メント演算装置。