JPH0546264A - 安定化回路 - Google Patents
安定化回路Info
- Publication number
- JPH0546264A JPH0546264A JP15826391A JP15826391A JPH0546264A JP H0546264 A JPH0546264 A JP H0546264A JP 15826391 A JP15826391 A JP 15826391A JP 15826391 A JP15826391 A JP 15826391A JP H0546264 A JPH0546264 A JP H0546264A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- output voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 出力電圧の誤差を小さくし、出力電圧の細か
い設定を可能とする。 【構成】 Ａ／Ｄコンバータ６により出力端子４の出力
電圧を論理データに変換し、演算制御回路７によりＡ／
Ｄコンバータ６の出力した論理データと記憶回路９に格
納した基準電圧データとを比較し、出力端子４の出力電
圧の増減を論理データとして求めてトランジスタＴＲ1
のベース電圧を減増させるような論理データを出力す
る。そして、Ｄ／Ａコンバータ８により演算制御回路７
の出力した論理データを電圧に変換しトランジスタＴＲ
1 のベースに印加する。 【効果】 論理的に出力電圧と基準電圧との電位差を求
めてトランジスタＴＲ1 のベース電圧を制御することに
より出力電圧の誤差を低減し、また、論理データの使用
ビット数を増やすことにより出力電圧を細かく設定する
ことができる。
い設定を可能とする。 【構成】 Ａ／Ｄコンバータ６により出力端子４の出力
電圧を論理データに変換し、演算制御回路７によりＡ／
Ｄコンバータ６の出力した論理データと記憶回路９に格
納した基準電圧データとを比較し、出力端子４の出力電
圧の増減を論理データとして求めてトランジスタＴＲ1
のベース電圧を減増させるような論理データを出力す
る。そして、Ｄ／Ａコンバータ８により演算制御回路７
の出力した論理データを電圧に変換しトランジスタＴＲ
1 のベースに印加する。 【効果】 論理的に出力電圧と基準電圧との電位差を求
めてトランジスタＴＲ1 のベース電圧を制御することに
より出力電圧の誤差を低減し、また、論理データの使用
ビット数を増やすことにより出力電圧を細かく設定する
ことができる。
Description
【０００１】
【産業上の利用分野】この発明は、直流電源の安定化回
路に関するものである。
路に関するものである。
【０００２】
【従来の技術】図２は従来の安定化回路の構成を示す回
路図である。図２に示すように、従来の安定化回路は、
直流電源１の出力電圧を制御する抵抗Ｒ1 およびトラン
ジスタＴＲ1 と、基準電圧を発生する抵抗Ｒ2および定
電圧ダイオードＤＺ1 と、出力端子４の出力電圧を検出
してトランジスタＴＲ1 を制御する可変抵抗器ＶＲ1 お
よびトランジスタＴＲ2 と、負荷抵抗Ｒ3 とから構成さ
れている。
路図である。図２に示すように、従来の安定化回路は、
直流電源１の出力電圧を制御する抵抗Ｒ1 およびトラン
ジスタＴＲ1 と、基準電圧を発生する抵抗Ｒ2および定
電圧ダイオードＤＺ1 と、出力端子４の出力電圧を検出
してトランジスタＴＲ1 を制御する可変抵抗器ＶＲ1 お
よびトランジスタＴＲ2 と、負荷抵抗Ｒ3 とから構成さ
れている。
【０００３】このように構成された従来の安定化回路の
動作について説明する。先ず、直流電源１の正極側から
供給される電流は、抵抗Ｒ1 ，トランジスタＴＲ1 のベ
ース・エミッタ間および抵抗Ｒ3 を通り、直流電源１の
負極側に戻る。この際、トランジスタＴＲ1 のベース・
エミッタ間に電圧が加わることによりトランジスタＴＲ
1 のコレクタ・エミッタ間の抵抗が小さくなり、出力端
子４に出力電圧Ｖ0 が出力される。
動作について説明する。先ず、直流電源１の正極側から
供給される電流は、抵抗Ｒ1 ，トランジスタＴＲ1 のベ
ース・エミッタ間および抵抗Ｒ3 を通り、直流電源１の
負極側に戻る。この際、トランジスタＴＲ1 のベース・
エミッタ間に電圧が加わることによりトランジスタＴＲ
1 のコレクタ・エミッタ間の抵抗が小さくなり、出力端
子４に出力電圧Ｖ0 が出力される。
【０００４】また、直流電源１により、直列接続された
抵抗Ｒ2 および定電圧ダイオードＤＺ1 に電圧が印加さ
れ、これにより、定電圧ダイオードＤＺ1 と抵抗Ｒ2 と
の接続点Ａでは基準電圧Ｖ1 が発生している。ここで、
外部負荷（図示せず）の変動により出力端子４の出力電
圧Ｖ0 が高くなったとする。すると、出力端子４に接続
されたトランジスタＴＲ2 と、このトランジスタＴＲ2
に接続された可変抵抗器ＶＲ1 とに加わる電圧は、変動
前の出力電圧Ｖ0 と基準電圧Ｖ1 との差よりも大きくな
る。
抵抗Ｒ2 および定電圧ダイオードＤＺ1 に電圧が印加さ
れ、これにより、定電圧ダイオードＤＺ1 と抵抗Ｒ2 と
の接続点Ａでは基準電圧Ｖ1 が発生している。ここで、
外部負荷（図示せず）の変動により出力端子４の出力電
圧Ｖ0 が高くなったとする。すると、出力端子４に接続
されたトランジスタＴＲ2 と、このトランジスタＴＲ2
に接続された可変抵抗器ＶＲ1 とに加わる電圧は、変動
前の出力電圧Ｖ0 と基準電圧Ｖ1 との差よりも大きくな
る。
【０００５】したがって、トランジスタＴＲ2 のベース
・エミッタ間に電圧が加わることによりトランジスタＴ
Ｒ2 のコレクタ・エミッタ間の抵抗が小さくなり、これ
により、トランジスタＴＲ2 のコレクタ・エミッタ間に
電流が流れ、トランジスタＴＲ2 のコレクタ電圧が下が
る。その結果、トランジスタＴＲ2 のコレクタに接続さ
れたトランジスタＴＲ1 のベース電圧が下がり、これに
より、トランジスタＴＲ1 のコレクタ・エミッタ間の抵
抗が大きくなり、出力端子４の出力電圧を下げようとす
る。
・エミッタ間に電圧が加わることによりトランジスタＴ
Ｒ2 のコレクタ・エミッタ間の抵抗が小さくなり、これ
により、トランジスタＴＲ2 のコレクタ・エミッタ間に
電流が流れ、トランジスタＴＲ2 のコレクタ電圧が下が
る。その結果、トランジスタＴＲ2 のコレクタに接続さ
れたトランジスタＴＲ1 のベース電圧が下がり、これに
より、トランジスタＴＲ1 のコレクタ・エミッタ間の抵
抗が大きくなり、出力端子４の出力電圧を下げようとす
る。
【０００６】一方、逆に外部負荷の変動により出力端子
４の出力電圧Ｖ0 が低くなると、トランジスタＴＲ2 お
よび可変抵抗器ＶＲ1に加わる電圧が、変動前の出力電
圧Ｖ 0 と基準電圧Ｖ1 との差よりも小さくなり、これに
より、トランジスタＴＲ1 のベース電圧が高くなり、出
力端子４の電圧を上げようとする。なお、可変抵抗器Ｖ
Ｒ1 およびトランジスタＴＲ2 により、抵抗Ｒ2 および
定電圧ダイオードＤＺ1 により発生させた基準電圧Ｖ1
と、出力端子４に出力される出力電圧Ｖ0 との電位差を
分圧している。したがって、この分圧比を変化させるこ
とにより出力端子４の出力電圧Ｖ0 を自由に設定するこ
とができる。すなわち、可変抵抗器ＶＲ1 は、出力電圧
設定用として用いられている。
４の出力電圧Ｖ0 が低くなると、トランジスタＴＲ2 お
よび可変抵抗器ＶＲ1に加わる電圧が、変動前の出力電
圧Ｖ 0 と基準電圧Ｖ1 との差よりも小さくなり、これに
より、トランジスタＴＲ1 のベース電圧が高くなり、出
力端子４の電圧を上げようとする。なお、可変抵抗器Ｖ
Ｒ1 およびトランジスタＴＲ2 により、抵抗Ｒ2 および
定電圧ダイオードＤＺ1 により発生させた基準電圧Ｖ1
と、出力端子４に出力される出力電圧Ｖ0 との電位差を
分圧している。したがって、この分圧比を変化させるこ
とにより出力端子４の出力電圧Ｖ0 を自由に設定するこ
とができる。すなわち、可変抵抗器ＶＲ1 は、出力電圧
設定用として用いられている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の構成において、出力電圧設定用の可変抵抗器ＶＲ1
は抵抗値の分解能が劣っているため、出力電圧Ｖ0 の分
解能も劣る。その結果、出力電圧Ｖ0 に誤差が生じ、ま
た、出力電圧Ｖ0 を細かく設定することは困難であると
いう問題があった。
来の構成において、出力電圧設定用の可変抵抗器ＶＲ1
は抵抗値の分解能が劣っているため、出力電圧Ｖ0 の分
解能も劣る。その結果、出力電圧Ｖ0 に誤差が生じ、ま
た、出力電圧Ｖ0 を細かく設定することは困難であると
いう問題があった。
【０００８】この発明の目的は、上記従来の問題点を解
決するのものであり、出力電圧を細かく設定することが
でき、出力電圧の誤差を低減した安定化回路を提供する
ことである。
決するのものであり、出力電圧を細かく設定することが
でき、出力電圧の誤差を低減した安定化回路を提供する
ことである。
【０００９】
【課題を解決するための手段】この発明の安定化回路
は、直流電源の正極側と出力端子との間にコレクタおよ
びエミッタを接続したトランジスタと、出力端子の出力
電圧を論理データに変換するＡ／Ｄコンバータと、演算
制御用データおよび基準電圧データを格納した記憶回路
と、論理データと基準電圧データとを比較し出力端子の
出力電圧の増減を論理データとして求めトランジスタの
ベース電圧を減増させるような論理データを出力する演
算制御回路と、この演算制御回路の出力した論理データ
を電圧に変換しトランジスタのベースに印加するＤ／Ａ
コンバータとを備えたものである。
は、直流電源の正極側と出力端子との間にコレクタおよ
びエミッタを接続したトランジスタと、出力端子の出力
電圧を論理データに変換するＡ／Ｄコンバータと、演算
制御用データおよび基準電圧データを格納した記憶回路
と、論理データと基準電圧データとを比較し出力端子の
出力電圧の増減を論理データとして求めトランジスタの
ベース電圧を減増させるような論理データを出力する演
算制御回路と、この演算制御回路の出力した論理データ
を電圧に変換しトランジスタのベースに印加するＤ／Ａ
コンバータとを備えたものである。
【００１０】
【作用】この発明の構成によれば、Ａ／Ｄコンバータに
より出力端子の出力電圧を論理データに変換し、演算制
御回路により、Ａ／Ｄコンバータの出力した論理データ
と記憶回路に格納した基準電圧データとを比較して出力
端子の出力電圧の増減を論理データとして求め、トラン
ジスタのベース電圧を減増させるような論理データを出
力する。そして、Ｄ／Ａコンバータにより演算制御回路
の出力した論理データを電圧に変換しトランジスタのベ
ースに印加する。これにより、出力端子の出力電圧の増
減に伴い、トランジスタのエミッタ・コレクタ間の抵抗
を増減させて出力電圧を減増させることにより出力電圧
を安定化する。
より出力端子の出力電圧を論理データに変換し、演算制
御回路により、Ａ／Ｄコンバータの出力した論理データ
と記憶回路に格納した基準電圧データとを比較して出力
端子の出力電圧の増減を論理データとして求め、トラン
ジスタのベース電圧を減増させるような論理データを出
力する。そして、Ｄ／Ａコンバータにより演算制御回路
の出力した論理データを電圧に変換しトランジスタのベ
ースに印加する。これにより、出力端子の出力電圧の増
減に伴い、トランジスタのエミッタ・コレクタ間の抵抗
を増減させて出力電圧を減増させることにより出力電圧
を安定化する。
【００１１】すなわち、演算制御回路により出力電圧と
基準電圧との電位差を論理的に求め、この演算結果に基
づいてトランジスタのベース電圧を制御することによ
り、出力端子の出力電圧を安定化させる。したがって、
出力電圧の誤差を小さくすることができる。また、論理
データのビット数を多くすることにより出力電圧を細か
く設定することができる。
基準電圧との電位差を論理的に求め、この演算結果に基
づいてトランジスタのベース電圧を制御することによ
り、出力端子の出力電圧を安定化させる。したがって、
出力電圧の誤差を小さくすることができる。また、論理
データのビット数を多くすることにより出力電圧を細か
く設定することができる。
【００１２】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１は、この発明の一実施例の安
定化回路を示すブロック図である。図１において、１は
直流電源、２は直流電源１の正極側の出力端子、３は直
流電源１の負極側の出力端子、４は安定化回路Ｘの正極
側の出力端子、５は安定化回路Ｘの負極側（ＧＮＤ側）
端子、６は出力電圧を論理データに変換するＡ／Ｄコン
バータ、７は論理データに対する演算処理を行う演算制
御回路、８は演算処理された論理データを電圧に変換す
るＤ／Ａコンバータ、９は演算制御用データおよび基準
電圧データを格納する記憶回路を示す。また、１０は出
力電圧データ（基準電圧データ）を設定するためのデー
ター入力用キーボードであり、設定されたデータは、演
算制御回路７および記憶回路９で演算処理に用いられ
る。また、１１はＡ／Ｄコンバータ６，演算制御回路
７，Ｄ／Ａコンバータ８，記憶回路９に電源を供給する
電源回路、ＴＲ1 はｎｐｎ型のトランジスタである。
照しながら説明する。図１は、この発明の一実施例の安
定化回路を示すブロック図である。図１において、１は
直流電源、２は直流電源１の正極側の出力端子、３は直
流電源１の負極側の出力端子、４は安定化回路Ｘの正極
側の出力端子、５は安定化回路Ｘの負極側（ＧＮＤ側）
端子、６は出力電圧を論理データに変換するＡ／Ｄコン
バータ、７は論理データに対する演算処理を行う演算制
御回路、８は演算処理された論理データを電圧に変換す
るＤ／Ａコンバータ、９は演算制御用データおよび基準
電圧データを格納する記憶回路を示す。また、１０は出
力電圧データ（基準電圧データ）を設定するためのデー
ター入力用キーボードであり、設定されたデータは、演
算制御回路７および記憶回路９で演算処理に用いられ
る。また、１１はＡ／Ｄコンバータ６，演算制御回路
７，Ｄ／Ａコンバータ８，記憶回路９に電源を供給する
電源回路、ＴＲ1 はｎｐｎ型のトランジスタである。
【００１３】図１に示すように、安定化回路Ｘは、直流
電源１の正極側と出力端子４との間にコレクタおよびエ
ミッタを接続したトランジスタＴＲ1 と、出力端子４の
出力電圧を論理データに変換するＡ／Ｄコンバータ６
と、演算制御用データおよび基準電圧データを格納した
記憶回路９と、Ａ／Ｄコンバータ６の出力した論理デー
タと記憶回路９の格納した基準電圧データとを比較して
出力端子４の出力電圧の増減を論理データとして求め、
トランジスタＴＲ1 のベース電圧を減増させるような論
理データを出力する演算制御回路７と、この演算制御回
路７の出力した論理データを電圧に変換しトランジスタ
ＴＲ1 のベースに印加するＤ／Ａコンバータ８とを備え
たものである。
電源１の正極側と出力端子４との間にコレクタおよびエ
ミッタを接続したトランジスタＴＲ1 と、出力端子４の
出力電圧を論理データに変換するＡ／Ｄコンバータ６
と、演算制御用データおよび基準電圧データを格納した
記憶回路９と、Ａ／Ｄコンバータ６の出力した論理デー
タと記憶回路９の格納した基準電圧データとを比較して
出力端子４の出力電圧の増減を論理データとして求め、
トランジスタＴＲ1 のベース電圧を減増させるような論
理データを出力する演算制御回路７と、この演算制御回
路７の出力した論理データを電圧に変換しトランジスタ
ＴＲ1 のベースに印加するＤ／Ａコンバータ８とを備え
たものである。
【００１４】以下、このように構成した安定化回路の動
作を説明する。電源回路１１の電源を立ち上げると、Ａ
／Ｄコンバータ６，演算制御回路７，Ｄ／Ａコンバータ
８および記憶回路９が動作可能となる。演算制御回路７
は、記憶回路９に格納した出力電圧データ（基準電圧デ
ータ）を読み出し、Ｄ／Ａコンバータ８に、トランジス
タＴＲ1 のコレクタ・エミッタ間の抵抗が小さくなるベ
ース電圧を発生するような論理データを出力する。Ｄ／
Ａコンバータ８は論理データを電圧に変換し、トランジ
スタＴＲ1 のベースに印加する。これにより、トランジ
スタＴＲ1 のコレクタ・エミッタ間の抵抗は小さくな
り、直流電源１の正極側の出力端子２の出力電圧がその
まま安定化回路Ｘの出力端子４に出力される。
作を説明する。電源回路１１の電源を立ち上げると、Ａ
／Ｄコンバータ６，演算制御回路７，Ｄ／Ａコンバータ
８および記憶回路９が動作可能となる。演算制御回路７
は、記憶回路９に格納した出力電圧データ（基準電圧デ
ータ）を読み出し、Ｄ／Ａコンバータ８に、トランジス
タＴＲ1 のコレクタ・エミッタ間の抵抗が小さくなるベ
ース電圧を発生するような論理データを出力する。Ｄ／
Ａコンバータ８は論理データを電圧に変換し、トランジ
スタＴＲ1 のベースに印加する。これにより、トランジ
スタＴＲ1 のコレクタ・エミッタ間の抵抗は小さくな
り、直流電源１の正極側の出力端子２の出力電圧がその
まま安定化回路Ｘの出力端子４に出力される。
【００１５】ここで、外部負荷（図示せず）の変動によ
り出力端子４の出力電圧が高くなったとする。この場
合、出力端子４に接続したＡ／Ｄコンバータ６から出力
される論理データは、出力電圧の増加分だけ数値として
増加することとなる。演算制御回路７は、Ａ／Ｄコンバ
ータ６から出力された論理データと、記憶回路７に格納
した基準電圧データとを比較し、増加した数値を算出す
る。そして、その増加した数値がゼロになるような論理
データ、すなわち、数値として減少させた論理データを
Ｄ／Ａコンバータ８に出力する。これにより、Ｄ／Ａコ
ンバータ８の出力電圧が低くなり、トランジスタＴＲ1
のベース電圧が低くなる。その結果、トランジスタＴＲ
1 のコレクタ・エミッタ間の抵抗は大きくなり出力端子
４の出力電圧は下がる。
り出力端子４の出力電圧が高くなったとする。この場
合、出力端子４に接続したＡ／Ｄコンバータ６から出力
される論理データは、出力電圧の増加分だけ数値として
増加することとなる。演算制御回路７は、Ａ／Ｄコンバ
ータ６から出力された論理データと、記憶回路７に格納
した基準電圧データとを比較し、増加した数値を算出す
る。そして、その増加した数値がゼロになるような論理
データ、すなわち、数値として減少させた論理データを
Ｄ／Ａコンバータ８に出力する。これにより、Ｄ／Ａコ
ンバータ８の出力電圧が低くなり、トランジスタＴＲ1
のベース電圧が低くなる。その結果、トランジスタＴＲ
1 のコレクタ・エミッタ間の抵抗は大きくなり出力端子
４の出力電圧は下がる。
【００１６】一方、逆に出力端子４の出力電圧が低くな
ると、Ａ／Ｄコンバータ６から出力される論理データは
小さくなり、演算制御回路７は、出力端子４の出力電圧
を上昇させるような論理データをＤ／Ａコンバータ８に
出力する。これにより、Ｄ／Ａコンバータ８の出力電圧
が高くなることにより、トランジスタＴＲ1 のベース電
圧は高くなる。その結果、トランジスタＴＲ1 のコレク
タ・エミッタ間の抵抗は小さくなり出力端子４の出力電
圧は上がる。
ると、Ａ／Ｄコンバータ６から出力される論理データは
小さくなり、演算制御回路７は、出力端子４の出力電圧
を上昇させるような論理データをＤ／Ａコンバータ８に
出力する。これにより、Ｄ／Ａコンバータ８の出力電圧
が高くなることにより、トランジスタＴＲ1 のベース電
圧は高くなる。その結果、トランジスタＴＲ1 のコレク
タ・エミッタ間の抵抗は小さくなり出力端子４の出力電
圧は上がる。
【００１７】以上、Ａ／Ｄコンバータ６は、出力端子４
の出力電圧を論理データに変換し、演算制御回路７は、
Ａ／Ｄコンバータ６の出力した論理データと記憶回路９
に格納した基準電圧データとを比較し、出力端子４の出
力電圧の増減を論理データとして求めてトランジスタＴ
Ｒ1 のベース電圧を減増させるような論理データを出力
する。そして、Ｄ／Ａコンバータ８により演算制御回路
７の出力した論理データを電圧に変換しトランジスタＴ
Ｒ1 のベースに印加する。これにより、出力端子４の出
力電圧の増減に伴い、トランジスタＴＲ1 のエミッタ・
コレクタ間の抵抗は増減することとなり、出力端子４の
出力電圧は減増する。その結果、出力端子４の出力電圧
は安定化する。
の出力電圧を論理データに変換し、演算制御回路７は、
Ａ／Ｄコンバータ６の出力した論理データと記憶回路９
に格納した基準電圧データとを比較し、出力端子４の出
力電圧の増減を論理データとして求めてトランジスタＴ
Ｒ1 のベース電圧を減増させるような論理データを出力
する。そして、Ｄ／Ａコンバータ８により演算制御回路
７の出力した論理データを電圧に変換しトランジスタＴ
Ｒ1 のベースに印加する。これにより、出力端子４の出
力電圧の増減に伴い、トランジスタＴＲ1 のエミッタ・
コレクタ間の抵抗は増減することとなり、出力端子４の
出力電圧は減増する。その結果、出力端子４の出力電圧
は安定化する。
【００１８】すなわち、演算制御回路７により出力電圧
と基準電圧との電位差を論理的に求め、この演算結果に
基づいてトランジスタＴＲ1 のベース電圧を制御するこ
とにより、出力端子４の出力電圧を安定化させる。した
がって、出力電圧の誤差を小さくすることができ、ま
た、Ａ／Ｄコンバータ６，演算制御回路７およびＤ／Ａ
コンバータ８で扱う論理データのビット数を多くするほ
ど出力電圧を細かく設定することができる。
と基準電圧との電位差を論理的に求め、この演算結果に
基づいてトランジスタＴＲ1 のベース電圧を制御するこ
とにより、出力端子４の出力電圧を安定化させる。した
がって、出力電圧の誤差を小さくすることができ、ま
た、Ａ／Ｄコンバータ６，演算制御回路７およびＤ／Ａ
コンバータ８で扱う論理データのビット数を多くするほ
ど出力電圧を細かく設定することができる。
【００１９】なお、この実施例では、ｎｐｎ型のトラン
ジスタＴＲ1 を用いたがｐｎｐ型でも良い。また、安定
化回路Ｘの出力端子４の出力電圧を設定するためにデー
タ入力用キーボード１０を用いたが、これに限らず、デ
ーター入力用キーボード１０の代わりに、コンピュータ
を接続することによって、コンピュータのプログラムで
安定化回路Ｘの出力端子４の出力電圧を自動設定しても
良い。
ジスタＴＲ1 を用いたがｐｎｐ型でも良い。また、安定
化回路Ｘの出力端子４の出力電圧を設定するためにデー
タ入力用キーボード１０を用いたが、これに限らず、デ
ーター入力用キーボード１０の代わりに、コンピュータ
を接続することによって、コンピュータのプログラムで
安定化回路Ｘの出力端子４の出力電圧を自動設定しても
良い。
【００２０】
【発明の効果】この発明の安定化回路によれば、演算制
御回路により出力電圧と基準電圧との電位差を論理的に
求め、この演算結果に基づいてトランジスタのベース電
圧を制御することにより、出力端子の出力電圧を安定化
させる。したがって、出力電圧の誤差を小さくすること
ができる。また、論理データのビット数を多くするほど
出力電圧を細かく設定することができる。その結果、高
精度および低誤差の安定化回路を実現することができ
る。
御回路により出力電圧と基準電圧との電位差を論理的に
求め、この演算結果に基づいてトランジスタのベース電
圧を制御することにより、出力端子の出力電圧を安定化
させる。したがって、出力電圧の誤差を小さくすること
ができる。また、論理データのビット数を多くするほど
出力電圧を細かく設定することができる。その結果、高
精度および低誤差の安定化回路を実現することができ
る。
【図１】この発明の一実施例の安定化回路の構成を示す
ブロック図である。
ブロック図である。
【図２】従来の安定回路の構成を示す回路図である。
１ 直流電源 ４ 出力端子 ６ Ａ／Ｄコンバータ ７ 演算制御回路 ８ Ｄ／Ａコンバータ ９ 記憶回路 ＴＲ1 トランジスタ
Claims (1)
- 【請求項１】 直流電源の正極側と出力端子との間にコ
レクタおよびエミッタを接続したトランジスタと、前記
出力端子の出力電圧を論理データに変換するＡ／Ｄコン
バータと、演算制御用データおよび基準電圧データを格
納した記憶回路と、前記論理データと前記基準電圧デー
タとを比較し前記出力端子の出力電圧の増減を論理デー
タとして求め前記トランジスタのベース電圧を減増させ
るような論理データを出力する演算制御回路と、この演
算制御回路の出力した論理データを電圧に変換し前記ト
ランジスタのベースに印加するＤ／Ａコンバータとを備
えた安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15826391A JPH0546264A (ja) | 1991-06-28 | 1991-06-28 | 安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15826391A JPH0546264A (ja) | 1991-06-28 | 1991-06-28 | 安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546264A true JPH0546264A (ja) | 1993-02-26 |
Family
ID=15667797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15826391A Pending JPH0546264A (ja) | 1991-06-28 | 1991-06-28 | 安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546264A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD876826S1 (en) | 2017-11-22 | 2020-03-03 | K9 Sport Sack, LLC | Breathable pet carrying backpack |
| USD878036S1 (en) | 2017-11-22 | 2020-03-17 | K9 Sport Sack, LLC | Clip-on bag |
| US10617096B2 (en) | 2016-11-23 | 2020-04-14 | K9 Sport Sack, LLC | Pet carrying backpack |
| USD908975S1 (en) | 2018-11-01 | 2021-01-26 | K9 Sport Sack, LLC | Pet carrying backpack |
| USD909049S1 (en) | 2018-11-01 | 2021-02-02 | K9 Sport Sack, LLC | Bottom-entry pet carrying backpack |
| USD910243S1 (en) | 2018-11-01 | 2021-02-09 | K9 Sport Sack, LLC | Pet carrying backpack |
| US11540487B2 (en) | 2020-08-31 | 2023-01-03 | K9 Sport Sack, LLC | Front-facing pet carrying backpack and convertible pet pen |
| US11812724B2 (en) | 2018-08-21 | 2023-11-14 | K9 Sport Sack, LLC | Bottom-entry pet-carrying backpack |
-
1991
- 1991-06-28 JP JP15826391A patent/JPH0546264A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10617096B2 (en) | 2016-11-23 | 2020-04-14 | K9 Sport Sack, LLC | Pet carrying backpack |
| US11272685B2 (en) | 2016-11-23 | 2022-03-15 | K9 Sport Sack, LLC | Pet carrying backpack |
| USD876826S1 (en) | 2017-11-22 | 2020-03-03 | K9 Sport Sack, LLC | Breathable pet carrying backpack |
| USD878036S1 (en) | 2017-11-22 | 2020-03-17 | K9 Sport Sack, LLC | Clip-on bag |
| US11812724B2 (en) | 2018-08-21 | 2023-11-14 | K9 Sport Sack, LLC | Bottom-entry pet-carrying backpack |
| USD908975S1 (en) | 2018-11-01 | 2021-01-26 | K9 Sport Sack, LLC | Pet carrying backpack |
| USD909049S1 (en) | 2018-11-01 | 2021-02-02 | K9 Sport Sack, LLC | Bottom-entry pet carrying backpack |
| USD910243S1 (en) | 2018-11-01 | 2021-02-09 | K9 Sport Sack, LLC | Pet carrying backpack |
| US11540487B2 (en) | 2020-08-31 | 2023-01-03 | K9 Sport Sack, LLC | Front-facing pet carrying backpack and convertible pet pen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546264A (ja) | 安定化回路 | |
| JP3693528B2 (ja) | 電源装置 | |
| US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
| US6798179B2 (en) | Stabilized direct-current power supply device | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| JPH0115169B2 (ja) | ||
| JPH03788B2 (ja) | ||
| JPH06180616A (ja) | 基準電圧発生回路 | |
| JP2602610Y2 (ja) | パワーオンリセット回路 | |
| JPH0321082Y2 (ja) | ||
| JP2900684B2 (ja) | 定電圧発生回路 | |
| JPH0610413Y2 (ja) | 直列制御型レギュレータ | |
| JP2578813Y2 (ja) | 電源回路 | |
| JP2935386B2 (ja) | コードレス電話機回路 | |
| JPS6236247B2 (ja) | ||
| US5336987A (en) | Voltage stabilizing circuit of switching power supply circuit | |
| JPH0523217U (ja) | 電源回路 | |
| JPH0720615Y2 (ja) | 電池電圧の低下検出装置 | |
| JP2584137Y2 (ja) | 消費電力制御付ｅｃｌ回路 | |
| JPH0612499B2 (ja) | 電圧リミット付定電流回路 | |
| JPH0120767B2 (ja) | ||
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPH07146726A (ja) | 最大出力電流制御回路 | |
| JPH10240358A (ja) | 定電圧回路 |