JPH0546140B2 - - Google Patents

Info

Publication number
JPH0546140B2
JPH0546140B2 JP58181610A JP18161083A JPH0546140B2 JP H0546140 B2 JPH0546140 B2 JP H0546140B2 JP 58181610 A JP58181610 A JP 58181610A JP 18161083 A JP18161083 A JP 18161083A JP H0546140 B2 JPH0546140 B2 JP H0546140B2
Authority
JP
Japan
Prior art keywords
section
line
reading
shift register
compression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58181610A
Other languages
English (en)
Other versions
JPS6072476A (ja
Inventor
Tomoharu Matsushita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18161083A priority Critical patent/JPS6072476A/ja
Publication of JPS6072476A publication Critical patent/JPS6072476A/ja
Publication of JPH0546140B2 publication Critical patent/JPH0546140B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Storing Facsimile Image Data (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明はMH(モデイフアイドハフマン)符号
化方式を用いたフアクシミリのデータ圧縮におい
て、読取部と圧縮部の間に設けたラインメモリと
して、受信部の記録ヘツド用シフトレジスタを利
用することにより構成を簡略化したフアクシミリ
送受信装置に関するものである。
(2) 従来技術と問題点 従来、フアクシミリ通信方式の国際規格とし
て、CCiTT勧告によるG3形式(デジタル)が適
用されるが、その圧縮、伸張のための符号、復号
方式の一つとして一次元のMH(モデイフアイド
ハフマン)方式が用いられる。
通常、高速フアクシミリ装置は高速伝送するた
めに画信号を2値化し、ラインメモリに記憶させ
た後、圧縮回路に送り、前記MH符号化方式によ
る圧縮を行なう。すなわち、この方式は1ライン
毎に固定メモリテーブルから対応するMHコード
を取出し順に伝送路に送出する。
第1図aは従来のフアクシミリ装置の送信部の
構成を示す概略説明図である。同図において、読
取部1はCCD(電荷結合素子)の1ライン分たと
えばA4で1728ドツトの素子により、原稿の1走
査線の画信号を読取サイクルにおいて増幅器2を
介しサンプリング回路3に送り2値化する。この
2値化信号を1ラインメモリ6,7を並列に配し
アドレス制御回路8によりアドレス制御するバツ
フア5に入れ、一方の1ラインメモリが読取り中
に他方の1ラインメモリから圧縮部9に読出し、
MH符号化方式による圧縮が行なわれる。すなわ
ち、読取部から画信号を読取サイクルで連続的に
読取るとともに、圧縮回路におけるMH符号の圧
縮に適合するため、交互に動作する2つのライン
メモリを有する。同様の構成は受信部の構成にも
適用され、受信データを復元する伸張部と記録部
との間に同様に並列に設けた2つのラインメモリ
を有し、同様に交互に動作して記録が行なわれ
る。
しかし、最近記録部として、1ライン分のシフ
トレジスタを内蔵したサーマルヘツド形式のもの
が用いられている。第1図bはこの構成を示した
ものである。すなわち、MH符号化した受信デー
タを伸張回路20により復元し、記録ヘツド5′
に内蔵した1ラインのシフトレジスタ21に転送
し、1ライン終了したところで1ラインレジスタ
22に並列に移し、たとえば1728ドツト(A4)
の信号に応じたドライバ23により感熱記録が行
なわれる。時間関係は受信データの記録サイクル
が送信の読取サイクルと同じ10msとすれば、シ
フトレジスタの読取転送時間は2ms程度とな
り、残りの8msの余裕がある。
本発明者はこの受信部のシフトレジスタを内蔵
した記録ヘツドは送信時には不使用であるから、
これを送信用ラインメモリとして利用することを
考えたものである。
(3) 発明の目的 本発明の目的はMH符号化方式を用いたフアク
シミリのデータ圧縮において、読取部と圧縮部の
間に設けたラインメモリとして、受信部の記録ヘ
ツド用シフトレジスタを利用することにより構成
を簡略化したフアクシミリ送受信装置を提供する
ことである。
(4) 発明の構成 前記目的を達成するため、本発明のフアクシミ
リ送受信装置は画像を読取る読取部と、該読取部
からの画信号を2値で格納するラインメモリと、
該ラインメモリから読出した画情報を入力されて
符号化しデータ圧縮する逐次圧縮部と、圧縮され
た画情報を送出する送信部と、受信データを伸張
復元する復元部と、該復元部からの復元情報を格
納する1ラインのシフトレジスタを具備し該格納
された1ラインの画情報を記録する記録部を備え
たフアクシミリ送受信装置であつて、 送信時、前記読取部と圧縮部との間のラインメ
モリとして、前記シフトレジスタを切換え挿入す
る手段を具え、圧縮部での1ライン分の画情報を
符号化した周期で該読取部での読取周期が動作す
るように該切換え手段を制御したことを特徴とす
るものである。
(5) 発明の実施例 第2図は本発明の実施例の構成説明図である。
同図は、第1図aに示したフアクシミリの送信部
のバツフア5の代りに、同図bに示した記録ヘツ
ド5′をマルチプレクサ(MPX)10とともに切
換え挿入した構成を示す。この切換手段は受信時
は第1図bの構成となりサーマルヘツド23を動
作可能状態とし、送信時は第2図の構成としてサ
ーマルヘツド23を不動作状態とし、シフトレジ
スタ21が動作可能とする。またマルチプレクサ
(MPX)10により圧縮部9からのカウント信号
に切換えられるように構成される。
すなわち、同図では第1図aと同様に、サンプ
リング回路3から2値化された画信号が、サンプ
リングクロツクにより記録ヘツド5′内のシフト
レジスタ21に入力し、たとえば2msで1ライ
ンの画信号を読取る。次にラインカウンタ12の
駆動により読取サイクル10msの残りの8ms内
にレジスタ21内のデータを圧縮部9の変化点検
出回路11に入れて変化点を検出し、白から黒、
黒から白の間のビツト数をラインカウンタ12で
カウントして制御部13に戻し、コードテーブル
14で照合してMH符号に変換し、P/S変換回
路15を介して変復調器(MODEM)16で変
調し搬送波として伝送路に送出する。
一方、ラインカウンタ12が1ライン終ると、
MPX10を切換えてサンプリングクロツクによ
り次のラインの2値化画信号が再びシフトレジス
タ21に転送される。
第3図a,bは実施例における動作時間の関係
を示すものである。
同図aは読取部1からシフトレジスタ21への
書込み時間T1であり、その周期は読取サイクル
Tであり、CCDの蓄積時間に関連する。同図b
は圧縮処理に必要な時間T2であり、前述の例で
T=10ms、T1=2ms、T2=8ms以下とし
て説明したように、円滑な読取、圧縮の動作条件
としてT>T1+T2を十分満足させることができ
る。
(6) 発明の効果 以上説明したように、本発明によれば、読取部
と圧縮部の間に設けるラインメモリとして、記録
ヘツドに内蔵したシフトレジスタを切換えて利用
することにより、従来の1対のシフトレジスタを
設けた場合と同等の機能を満足することができ、
しかもこのメモリ量を省略することができる。こ
れはLSI化するような場合等に有効となり、小形
化、低価格化に役立つところが大きいものであ
る。
【図面の簡単な説明】
第1図a,bはそれぞれ従来例の送信部、受信
部の構成説明図、第2図は本発明の実施例の構成
説明図、第3図は実施例の動作の時間関係であ
り、図中、1は読取部、3はサンプリング回路、
5′は記録ヘツド、9は圧縮部、10はマルチプ
レクサ、11は変化点検出回路、12はラインカ
ウンタ、13は制御部、14はコードテーブル、
15はP/S変換回路、16は変復調器
(MODEM)、21はシフトレジスタを示す。

Claims (1)

  1. 【特許請求の範囲】 1 画像を読取る読取部と、該読取部からの画信
    号を2値で格納するラインメモリと、該ラインメ
    モリから読出した画情報を入力されて符号化しデ
    ータ圧縮する逐次圧縮部と、圧縮された画情報を
    送出する送信部と、受信データを伸張復元する復
    元部と、該復元部からの復元情報を格納する1ラ
    インのシフトレジスタを具備し該格納された1ラ
    インの画情報を記録する記録部を備えたフアクシ
    ミリ送受信装置であつて、 送信時、前記読取部と圧縮部との間のラインメ
    モリとして、前記シフトレジスタを切換え挿入す
    る手段を具え、圧縮部での1ライン分の画情報を
    符号化した周期で該読取部での読取周期が動作す
    るように該切換え手段を制御したことを特徴とす
    るフアクシミリ送受信装置。
JP18161083A 1983-09-29 1983-09-29 フアクシミリ送受信装置 Granted JPS6072476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18161083A JPS6072476A (ja) 1983-09-29 1983-09-29 フアクシミリ送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18161083A JPS6072476A (ja) 1983-09-29 1983-09-29 フアクシミリ送受信装置

Publications (2)

Publication Number Publication Date
JPS6072476A JPS6072476A (ja) 1985-04-24
JPH0546140B2 true JPH0546140B2 (ja) 1993-07-13

Family

ID=16103811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18161083A Granted JPS6072476A (ja) 1983-09-29 1983-09-29 フアクシミリ送受信装置

Country Status (1)

Country Link
JP (1) JPS6072476A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912670A (ja) * 1982-07-12 1984-01-23 Nec Corp フアクシミリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912670A (ja) * 1982-07-12 1984-01-23 Nec Corp フアクシミリ装置

Also Published As

Publication number Publication date
JPS6072476A (ja) 1985-04-24

Similar Documents

Publication Publication Date Title
EP0597698B1 (en) Image processing apparatus and method therefore
US4800440A (en) Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes
US6057940A (en) Image processing apparatus
JPS6316946B2 (ja)
JPH0546140B2 (ja)
US4682241A (en) Data transfer system
US4694351A (en) Picture signal processing apparatus
JPH028514B2 (ja)
JP2549503B2 (ja) フアクシミリ装置
JPS58223954A (ja) 発信元情報の伝送方式
KR970003410B1 (ko) 팩시밀리의 이미지 메모리 장치 및 그 장치를 이용한 송수신 방법
JPH0117314B2 (ja)
JPS5859665A (ja) 書画伝送装置
JP2689745B2 (ja) 符号化データの伝送処理方法
JPS5881376A (ja) フアクシミリ送信装置
EP0443554B1 (en) A facsimile apparatus
KR960016839B1 (ko) 팩시밀리의 독취 및 기록장치
JPS63986B2 (ja)
JPS6310875A (ja) フアクシミリ受信機
JPS63123271A (ja) 画像処理方式
JP2672174B2 (ja) ファクシミリ装置
JPH0112452Y2 (ja)
JPS61118062A (ja) フアクシミリ受信機の副走査線密度切替方式
JPH0310273B2 (ja)
JPH03127577A (ja) 画像伝送装置