JPH0545064B2 - - Google Patents

Info

Publication number
JPH0545064B2
JPH0545064B2 JP20123186A JP20123186A JPH0545064B2 JP H0545064 B2 JPH0545064 B2 JP H0545064B2 JP 20123186 A JP20123186 A JP 20123186A JP 20123186 A JP20123186 A JP 20123186A JP H0545064 B2 JPH0545064 B2 JP H0545064B2
Authority
JP
Japan
Prior art keywords
brazing
substrate
terminal
metal lead
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20123186A
Other languages
English (en)
Other versions
JPS6399557A (ja
Inventor
Kazuo Kondo
Tsuneyuki Sukegawa
Asao Morikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to US07/089,762 priority Critical patent/US4801067A/en
Publication of JPS6399557A publication Critical patent/JPS6399557A/ja
Publication of JPH0545064B2 publication Critical patent/JPH0545064B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はGaAs、Ge、Si等の半導体素子を収納
し、数GHzオーダーの高周波帯域で使用する超高
速ICパツケージ等セラミツク基板における端子
部と金属リードとの接続方法に関するものであ
る。
(従来の技術) GaAs、Ge等の半導体素子を収納する超高速用
ICパツケージの基板には機械的強度、電気絶縁
性、気密性等高信頼性が要求されることから、従
来その材質としてアルミナ、ベリリヤ等のセラミ
ツクスが用いられ、該基板の外表面に導出されて
設けられた端子部と金属リードとをAgろう又は
Ag−Cu共晶ろうを用いて800℃以上の高温でろ
う付け結合してなるものが知られている。
しかし乍ら、この種誘電率の高いセラミツクス
を基板に用いたICパツケージは数GHzオーダー
の高周波領域で使用する場合、信号伝播速度に限
界があり、近時における使用帯域の高周波化傾向
に適さない難点をもつことから、本出願人は特開
昭59−92943号として開示されている如く低い誘
電率を有し、しかも易焼結性のSiO2−Al2O3
MgO−ZnO系結晶化ガラス体を基板に利用する
ことを先に提案しており、その後結晶化ガラスは
アルミナやベリリヤのような機械的強度及び耐熱
性を有していないことから表面の端子部と金属リ
ードとのろう接にろう付け温度の高いAgろう等
を用いると接合時に熱膨張差によつてクラツクを
生じ安定した接続部が得られない難点のあること
が判つた為、これを改善するものとして本出願人
は上記端子部と金属リードとの接合に、ろう付け
温度の低い(400℃以下)Au−Sn共晶ろう又は
Au−Si共晶ろうを用いろう接されてなるICパツ
ケージを実願昭60−30456号として既に提案して
いる。
(発明が解決しようとする問題点) ところで上記せる如く、基板に結晶化ガラスを
用いその端子部と金属リードとをろう付け温度の
低いろう材を用いろう接してなるICパツケージ
はろう接性がよく又高周波帯域において優れた性
能を有する特長があるが、半導体素子の搭載時に
おける封止温度が接続部のろう付け温度より高い
(400℃〜500℃)ため、接続部の耐熱性が劣ると
いう問題点があつた。
(問題点を解決するための手段) 本発明は上記の問題点を解決するためになされ
たもので、発明者等は、基板に結晶化ガラス等の
低誘電率で低熱膨張係数を有する材料を用いた
ICパツケージ等における端子部と金属リードと
の接合部の耐熱性を向上させるためにはろう付け
温度の高いろう材を用いて接合することが不可欠
であり、接合時に生ずる基板との熱膨張差にもと
ずく応力歪をなんらかの手段で吸収させることに
着目し鋭意実験研究を重ねた結果、基板の端子部
表面に例えばNi、Pd、Pt等Agに対して不活性な
金属を被着させてなるバリヤー層を形成し、この
バリヤー層を介して純Agをろう材として用いて
金属リードをろう接することにより耐熱性に優れ
安定した接続部が得られることを見出したもので
ある。
(作用) 優れた延性を有する純Agをろう材に用いたこ
とにより、ろう材自体がろう接時における被接合
部材間の熱膨張差にもとづく応力歪を吸収する緩
衝材として作用すると共に、基板端子部表面のバ
リヤー層は、高温(970℃〜1050℃)でのろう付
けに際しAgが基板端子部へ拡散することにより
生ずる溶食を防止する。
以下本発明の実施例を図面にもとづいて具体的
に説明する。
(実施例) 第1図イは本発明により金属リードが接続され
た結晶化ガラスICパツケージの一実施例の側面
図で、同図ロはイの図中円で囲んで示した接続部
分の縦断面を拡大して示したものである。
第1図イ及びロにおいて、2はICパツケージ
1の基板で、結晶化ガラス成分を樹脂等と共に混
練成形してなるグリーンシートを温度900〜1000
℃で焼成して得られ、その誘電率は5.5で熱膨張
係数は27×10-7(rt〜400℃)であり、その組成は
重量基準でSiO2 58%、Al2O3 23%、MgO 13
%、ZnO 4%よりなる主成分にB2O3 1%及び
P2O5 1%を添加してなるものである。
3は基板2の表面にメタライズしてなる端子部
で、基板2の表面に薄膜法によりTi 1000Å、
Mo 3000Å、Cu 5000Åを被着させたものであ
る。なお上記薄膜に代えて、Ta 1000Å、W
1000Å、Pt 2000Åを被着させPtをバリヤーとし
て用いるかTi 1000Å、Pd 6000Åを被着させ、
Pdをバリヤーとして用いてもよい。
4は基板の端子部3の表面に被着させたバリヤ
ー層で、端子部3のメタライズ面上に厚さ約10μ
のNiメツキを施してなるものである。
5はFe−Ni合金(42 Alloy)よりなる金属リ
ードで、材料としてはKovar、W、Mo、Cu−W
合金等を用いることができる。
而してこの金属リード5を基板の端子部3にバ
リヤー層4を介して純Agをろう材として用い、
ろう付け温度1000℃でろう付け6してなるもので
ある。
本実施例における接続部は45°の角度での引張
試験の結果引張強度は約1.6Kg/mm2であつた。
因みに、接合部にバリヤー層を介在させない比
較例の同一条件における引張強度は0.2Kg/mm2
下と低く、基板端子部の引き剥れ面にクラツク及
び溶食の発生が認められた。
なお、低誘電率、低熱膨張係数を有するセラミ
ツク基板としては、本実施例に用いた結晶化ガラ
スのほか、アルミナとホウケイ酸ガラスの複合材
もしくはアルミナとホウケイ酸鉛系ガラスの複合
材を用いることができる。
又基板の端子部としては、本実施例によるもの
のほか、例えば4A族(Ti、Zr、Hf)、5A族
(V、Nb、Ta)、6A族(Cr、Mo、W)及び7A
族(Mn)、8族(Ni、Pd、Pt)の金属並びにそ
れらの化合物例えばTaN、CrNi、TaAl、
TaAlN、TaSi、CrSiO等を真空蒸着、スパツタ
リング等の薄膜法によりメタライズしてなるも
の、さらには基板表面にAu、Cu、Ag及びNi、
Pd、Ptより選ばれる一種以上の金属を含むペー
ストを厚膜印刷して端子部とするものや、Au、
Cu、Ag等の低抵抗金属を同時焼成してなる低温
焼成基板の端子部であつてもよい。
(発明の効果) 以上の説明から理解されるように、本発明は結
晶化ガラス等低誘電率、低熱膨張係数を有するセ
ラミツク基板の端子と金属リードとをバリヤー層
を介して純Agでろう接するもので、純Agのもつ
延性により、ろう接時においてろう材自体が熱膨
張差により生ずる応力歪を吸収する緩衝材の役目
を兼ねることにより基板のクラツク発生が防止さ
れると共に、バリヤー層によりAgの基板端子部
のメタライズ層への拡散が抑止されて溶食の発生
を防止できるもので、アルミナやベリリヤ等より
なるセラミツク基板における場合と同様に強固な
接合が可能となるものであつて、従来の問題点を
解決した優れた耐熱性を有し信頼性の高い接続部
が得られる。
なお、本発明の接続方法は、実施例に示した
ICパツケージのほか、例えば本出願人による特
願昭60−37157号記載の結晶化ガラス多層回路基
板等の端子部と金属リードとの接続にも適用でき
る。
【図面の簡単な説明】
第1図イは、本発明の実施例におけるICパツ
ケージの側面図、同図ロはイにおける接続部の要
部を示す拡大縦断面図である。 1:ICパツケージ、2:基板、3:端子部、
4:Cu材、5:金属リード、6:ろう付け。

Claims (1)

    【特許請求の範囲】
  1. 1 誘電率7.0以下、熱膨張係数5×10-6以下の
    セラミツクよりなるセラミツク基板又はICパツ
    ケージの外表面に導出されてなる端子部の接合面
    に、Ni、PdもしくはPtよりなるバリヤー層を被
    着形成し、純Agをろう材に用いて金属リードを
    ろう付け接合することを特徴とするセラミツク基
    板における端子部と金属リードとの接続方法。
JP20123186A 1986-05-02 1986-08-29 セラミツク基板における端子部と金属リ−ドとの接続方法 Granted JPS6399557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US07/089,762 US4801067A (en) 1986-08-29 1987-08-27 Method of connecting metal conductor to ceramic substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-101164 1986-05-02
JP10116486 1986-05-02

Publications (2)

Publication Number Publication Date
JPS6399557A JPS6399557A (ja) 1988-04-30
JPH0545064B2 true JPH0545064B2 (ja) 1993-07-08

Family

ID=14293395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20123186A Granted JPS6399557A (ja) 1986-05-02 1986-08-29 セラミツク基板における端子部と金属リ−ドとの接続方法

Country Status (1)

Country Link
JP (1) JPS6399557A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter

Also Published As

Publication number Publication date
JPS6399557A (ja) 1988-04-30

Similar Documents

Publication Publication Date Title
US5041342A (en) Multilayered ceramic substrate fireable in low temperature
EP0245697A2 (en) Multilayered thin film metallurgy for brazing input/output pins to a ceramic substrate
US5304518A (en) Hybrid package, glass ceramic substrate for the hybrid package, and composition for the glass ceramic substrate
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
US4801067A (en) Method of connecting metal conductor to ceramic substrate
US5521438A (en) Ceramic base and metallic member assembly
JP2572823B2 (ja) セラミック接合体
JPH05347469A (ja) セラミックス回路基板
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JPH08102570A (ja) セラミックス回路基板
JPH0545064B2 (ja)
JP2606115B2 (ja) 半導体実装基板用素子接合パッド
JPH0477467B2 (ja)
JP2735708B2 (ja) セラミック配線基板
JP2652014B2 (ja) 複合セラミック基板
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JPS6370545A (ja) 半導体パツケ−ジ
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPH04300259A (ja) 接合部材及び接合方法
JPS6083356A (ja) 半導体装置
JPH0794624A (ja) 回路基板
JPH0548953B2 (ja)
JP2759777B2 (ja) 半導体素子搭載部のセラミックの接合構造
JP2710893B2 (ja) リード付き電子部品
JP2571026B2 (ja) 半導体実装基板用素子接合パッド及び接合体

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees