JPH0543310B2 - - Google Patents
Info
- Publication number
- JPH0543310B2 JPH0543310B2 JP61154380A JP15438086A JPH0543310B2 JP H0543310 B2 JPH0543310 B2 JP H0543310B2 JP 61154380 A JP61154380 A JP 61154380A JP 15438086 A JP15438086 A JP 15438086A JP H0543310 B2 JPH0543310 B2 JP H0543310B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum well
- layer
- well structure
- forming
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000005253 cladding Methods 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体レーザの製造方法に関し、特
に選択的に無秩序化された量子井戸構造を有する
半導体レーザの製造方法に関する。
に選択的に無秩序化された量子井戸構造を有する
半導体レーザの製造方法に関する。
従来から、不純物を注入することにより量子井
戸構造が無秩序化されることが知られているが、
これを利用した量子井戸構造を有する半導体レー
ザの製造方法の一例が雑誌「アプライド・フイジ
クス・レターズ(Applied Physics Letters)」、
1985年、第47巻、1239頁に報告されている。
戸構造が無秩序化されることが知られているが、
これを利用した量子井戸構造を有する半導体レー
ザの製造方法の一例が雑誌「アプライド・フイジ
クス・レターズ(Applied Physics Letters)」、
1985年、第47巻、1239頁に報告されている。
この半導体レーザの製造方法は、第2図に示す
ように、N型GaAs基板1上に、N型クラツド層
2と、厚さ約2000Åの量子井戸構造3と、厚さ約
1μmのP型クラツド層4と、厚さ約1000Åの
GaAsキヤツプ層5とをそれぞれ順次形成したの
ちに、成長室から基板を取出して斜線の領域にSi
を拡散させて量子井戸構造3を選択的に無秩序化
する製造方法となつている。
ように、N型GaAs基板1上に、N型クラツド層
2と、厚さ約2000Åの量子井戸構造3と、厚さ約
1μmのP型クラツド層4と、厚さ約1000Åの
GaAsキヤツプ層5とをそれぞれ順次形成したの
ちに、成長室から基板を取出して斜線の領域にSi
を拡散させて量子井戸構造3を選択的に無秩序化
する製造方法となつている。
しかしながら、上述した従来の半導体レーザの
製造方法は、GaAsキヤツプ層5の表面から約
1.5μmSiを拡散させなければならず、そのため拡
散時間か7〜8時間と長時間必要になるため、量
子井戸活性領域までSiが拡散してしまい、活性層
がくずれやすくなるという欠点があつた。
製造方法は、GaAsキヤツプ層5の表面から約
1.5μmSiを拡散させなければならず、そのため拡
散時間か7〜8時間と長時間必要になるため、量
子井戸活性領域までSiが拡散してしまい、活性層
がくずれやすくなるという欠点があつた。
本発明の目的は、不純物が注入される領域の制
御が容易にでき、活性層のくずれを防止すること
ができる半導体レーザの製造方法を提供すること
にある。
御が容易にでき、活性層のくずれを防止すること
ができる半導体レーザの製造方法を提供すること
にある。
本発明の半導体レーザの製造方法は、半導体基
板上に第1のクラツド層を形成する工程と、この
第1のクラツド層の上に量子井戸層と取込め層と
からなる量子井戸構造を形成する工程と、この量
子井戸構造の上に表面保護層を形成する工程と、
この表面保護層の上から不純物を導入して前記量
子井戸構造を選択的に無秩序化する工程と、前記
表面保護層を除去する工程と、無秩序化された領
域を含む前記量子井戸構造の上に第2のクラツド
層を形成する工程とを有している。
板上に第1のクラツド層を形成する工程と、この
第1のクラツド層の上に量子井戸層と取込め層と
からなる量子井戸構造を形成する工程と、この量
子井戸構造の上に表面保護層を形成する工程と、
この表面保護層の上から不純物を導入して前記量
子井戸構造を選択的に無秩序化する工程と、前記
表面保護層を除去する工程と、無秩序化された領
域を含む前記量子井戸構造の上に第2のクラツド
層を形成する工程とを有している。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第1図A,Bはそれぞれ本発明の一実施例を説
明するための半導体レーザの側面図及び中間工程
における半導体レーザの側面図である。
明するための半導体レーザの側面図及び中間工程
における半導体レーザの側面図である。
まず、N型GaAs基板1上に第1のクラツド層
としてAl0.7Ga0.3AsのN型クラツド層2を厚さ約
1μm形成する。
としてAl0.7Ga0.3AsのN型クラツド層2を厚さ約
1μm形成する。
次にこのN型クラツド層2の上に、GaAsの量
子井戸層31とAl0.3Ga0.7Asの閉込め層32とか
らなる量子井戸構造3を厚さ約2000Å形成する。
子井戸層31とAl0.3Ga0.7Asの閉込め層32とか
らなる量子井戸構造3を厚さ約2000Å形成する。
次に、この量子井戸構造3の上に表面保護層と
してのGaAs保護層7を厚さ50〜1000Å成長させ
る。これまでの工程は、成長室において分子線エ
ピタクシ(MBE)法により行う。
してのGaAs保護層7を厚さ50〜1000Å成長させ
る。これまでの工程は、成長室において分子線エ
ピタクシ(MBE)法により行う。
その後、この基板を成長室から取出し、GaAs
保護層7の上から不純物としてSiをN型クラツド
層2に達するまで選択的に拡散して無秩序化し、
斜線で示すSi拡散領域6を形成し、第1図Bに示
す中間工程の半導体レーザができ上る。
保護層7の上から不純物としてSiをN型クラツド
層2に達するまで選択的に拡散して無秩序化し、
斜線で示すSi拡散領域6を形成し、第1図Bに示
す中間工程の半導体レーザができ上る。
次に、この半導体レーザを再び成長室に導入
し、真空中で750℃を越える温度で加熱し、
GaAs保護層7を蒸発除去する。
し、真空中で750℃を越える温度で加熱し、
GaAs保護層7を蒸発除去する。
次に、現われた量子井戸構造3の上に、第2の
クラツド層としてAl0.7Ga0.3AsのP型クラツド層
4を厚さ約1μm、更にその上にGaAsキヤツプ層
5を厚さ約1000Å成長させ、第1図Aに示す半導
体レーザが出来上る。
クラツド層としてAl0.7Ga0.3AsのP型クラツド層
4を厚さ約1μm、更にその上にGaAsキヤツプ層
5を厚さ約1000Å成長させ、第1図Aに示す半導
体レーザが出来上る。
従つて、量子井戸構造3を選択的に無秩序化す
るSi拡散領域6を薄くすることができるため、無
秩序化する領域の制御が容易になり、量子井戸活
性層領域への拡散をふせぐことができる。
るSi拡散領域6を薄くすることができるため、無
秩序化する領域の制御が容易になり、量子井戸活
性層領域への拡散をふせぐことができる。
また、表面保護層としてのGaAs保護層7を形
成、除去する工程を設けることにより再成長表面
が清浄に保たれ、以後の工程で良質の再成長結晶
が得られる。
成、除去する工程を設けることにより再成長表面
が清浄に保たれ、以後の工程で良質の再成長結晶
が得られる。
上記実施例において、不純物をSiとしたが、こ
れにかぎらず他の不純物であつても適用できる。
また、不純物の導入を拡散による方法としたが、
これにかぎらず、例えばイオン注入による方法で
あつても適用できることは明らかである。
れにかぎらず他の不純物であつても適用できる。
また、不純物の導入を拡散による方法としたが、
これにかぎらず、例えばイオン注入による方法で
あつても適用できることは明らかである。
また、各層を成長、形成する方法をMBE法と
したが、有機金属気相成長法(MOCVD法)で
あつてもよいし、GaAs保護層7を真空中で加熱
し蒸発除去したが、これにかぎらず塩酸で選択エ
ツチングしても同様に適用できる。
したが、有機金属気相成長法(MOCVD法)で
あつてもよいし、GaAs保護層7を真空中で加熱
し蒸発除去したが、これにかぎらず塩酸で選択エ
ツチングしても同様に適用できる。
更に、半導体基板の導電型を、N型としたが、
P型を用いても適用できることは明らかであり、
また、量子井戸構造3を単一の量子井戸構造とし
たが、これにかぎらず多重の量子井戸構造であつ
ても適用できる。
P型を用いても適用できることは明らかであり、
また、量子井戸構造3を単一の量子井戸構造とし
たが、これにかぎらず多重の量子井戸構造であつ
ても適用できる。
以上説明したように本発明は、量子井戸構造を
形成した後、量子井戸構造の上に一旦表面保護層
を形成してから不純物を導入する工程順とするこ
とにより、量子井戸構造を無秩序化する領域の制
御が容易になり、活性層のくずれを防止すること
ができ、また、表面保護層により良質の再成長結
晶を得ることができる効果がある。
形成した後、量子井戸構造の上に一旦表面保護層
を形成してから不純物を導入する工程順とするこ
とにより、量子井戸構造を無秩序化する領域の制
御が容易になり、活性層のくずれを防止すること
ができ、また、表面保護層により良質の再成長結
晶を得ることができる効果がある。
第1図A,Bはそれぞれ本発明の一実施例を説
明するための半導体レーザの側面図及び中間工程
における半導体レーザの側面図、第2図は従来の
製造方法による半導体レーザの側面図である。 1……N型GaAs基板、2……N型クラツド
層、3……量子井戸構造、4……P型クラツド
層、5……GaAsキヤツプ層、6,6a……Si拡
散領域、7……GaAs保護層、31……量子井戸
層、32……閉込め層。
明するための半導体レーザの側面図及び中間工程
における半導体レーザの側面図、第2図は従来の
製造方法による半導体レーザの側面図である。 1……N型GaAs基板、2……N型クラツド
層、3……量子井戸構造、4……P型クラツド
層、5……GaAsキヤツプ層、6,6a……Si拡
散領域、7……GaAs保護層、31……量子井戸
層、32……閉込め層。
Claims (1)
- 1 半導体基板上に第1のクラツド層を形成する
工程と、この第1のクラツド層の上に量子井戸層
と閉込め層とからなる量子井戸構造を形成する工
程と、この量子井戸構造の上に表面保護層を形成
する工程と、この表面保護層の上から不純物を導
入して前記量子井戸構造を選択的に無秩序化する
工程と、前記表面保護層を除去する工程と、無秩
序化された領域を含む前記量子井戸構造の上に第
2のクラツド層を形成する工程とを有することを
特徴とする半導体レーザの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15438086A JPS639991A (ja) | 1986-06-30 | 1986-06-30 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15438086A JPS639991A (ja) | 1986-06-30 | 1986-06-30 | 半導体レ−ザの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS639991A JPS639991A (ja) | 1988-01-16 |
JPH0543310B2 true JPH0543310B2 (ja) | 1993-07-01 |
Family
ID=15582880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15438086A Granted JPS639991A (ja) | 1986-06-30 | 1986-06-30 | 半導体レ−ザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS639991A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118192A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体構造体 |
-
1986
- 1986-06-30 JP JP15438086A patent/JPS639991A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118192A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体構造体 |
Also Published As
Publication number | Publication date |
---|---|
JPS639991A (ja) | 1988-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0142191B1 (ko) | 헤테로에피택셜 구조물 및 이의 형성 방법 | |
US5023198A (en) | Method for fabricating self-stabilized semiconductor gratings | |
JP2708165B2 (ja) | 半導体構造およびその製造方法 | |
EP0380322B1 (en) | Semi-conductor lasers | |
JPH021387B2 (ja) | ||
JPH02202071A (ja) | 半導体受光素子及びその製造方法 | |
JPH06296060A (ja) | 半導体可視光レーザダイオードの製造方法 | |
JPS61188927A (ja) | 化合物半導体装置 | |
KR0131183B1 (ko) | V-홈을 이용한 이종접합 구조의 박막 제조방법 | |
JPH0543310B2 (ja) | ||
US7456040B2 (en) | Method for producing semiconductor optical device | |
JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JPS6142987A (ja) | 半導体レ−ザの製造方法 | |
JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
JPS63291897A (ja) | 単結晶膜の成長方法 | |
JPS61189619A (ja) | 化合物半導体装置 | |
KR0179014B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
JPH0434920A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
JPS625330B2 (ja) | ||
KR100234005B1 (ko) | 산화알루미늄갈륨비소를 이용한 광전소자의 전류차단구조 형성방법 | |
TW439335B (en) | A semiconductor laser and the fabrication method thereof | |
JP3139450B2 (ja) | 結晶成長方法 | |
JP2790492B2 (ja) | 半導体薄膜の成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |