JPH0541503A - マスタスライス方式の半導体装置の製造方法 - Google Patents
マスタスライス方式の半導体装置の製造方法Info
- Publication number
- JPH0541503A JPH0541503A JP14907391A JP14907391A JPH0541503A JP H0541503 A JPH0541503 A JP H0541503A JP 14907391 A JP14907391 A JP 14907391A JP 14907391 A JP14907391 A JP 14907391A JP H0541503 A JPH0541503 A JP H0541503A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interconnection
- semiconductor
- electrode
- master chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】マスタチップの各素子あたり必ず1つの電極
(7−1〜7−4)を最上層金属膜で形成する。 【効果】このように各素子の電極にプローブを接触させ
ることができるので特性チェック・不具合箇所の抽出が
容易になる。
(7−1〜7−4)を最上層金属膜で形成する。 【効果】このように各素子の電極にプローブを接触させ
ることができるので特性チェック・不具合箇所の抽出が
容易になる。
Description
【0001】
【産業上の利用分野】本発明はマスタスライス方式の半
導体装置の製造方法に関する。
導体装置の製造方法に関する。
【0002】
【従来の技術】マスタスライス方式とは拡散工程の殆ん
どを共通のマスクパターンによって拡散を行いアルミニ
ウムなどによる配線工程など一部の工程の変更で所定の
回路機能をもつ半導体装置を製造する方法である。
どを共通のマスクパターンによって拡散を行いアルミニ
ウムなどによる配線工程など一部の工程の変更で所定の
回路機能をもつ半導体装置を製造する方法である。
【0003】図3はマスタスライスを行う半導体素子を
あらかじめ配置したマスタチップの平面模式図である。
このマスタチップは複数の容量素子を列状に配置した容
量素列2やPNPトランジスタ列3、NPNトランジス
タ列4、抵抗素子列5を中央部に有し、周辺部にはボン
ディングパッド部8aがある。
あらかじめ配置したマスタチップの平面模式図である。
このマスタチップは複数の容量素子を列状に配置した容
量素列2やPNPトランジスタ列3、NPNトランジス
タ列4、抵抗素子列5を中央部に有し、周辺部にはボン
ディングパッド部8aがある。
【0004】マスタスライスの接続はマスタチップ上に
アレイ状態で配置された複数種類の半導体素子を選択し
て行われるが、特に多層配線構造の配線層の選択は単な
る接続性の他に素子整合,配線抵抗,クロストークなど
素子配置に左右される特性をも満足するように決定され
ている。
アレイ状態で配置された複数種類の半導体素子を選択し
て行われるが、特に多層配線構造の配線層の選択は単な
る接続性の他に素子整合,配線抵抗,クロストークなど
素子配置に左右される特性をも満足するように決定され
ている。
【0005】しかし、多層配線を用いた半導体素子にお
いては素子電極と同じ層次の金属膜を使用し素子間/機
能回路ブロック間を結線してしまうこともあるため電気
的特性の検証が必要と予測された配線については、図4
に示すように、最も後工程で形成される配線層に取り出
していた。すなわち、例えば2つの機能ブロックA,B
のそれぞれに最上層金属膜で素子電極91と最上層配線
92とを形成する。
いては素子電極と同じ層次の金属膜を使用し素子間/機
能回路ブロック間を結線してしまうこともあるため電気
的特性の検証が必要と予測された配線については、図4
に示すように、最も後工程で形成される配線層に取り出
していた。すなわち、例えば2つの機能ブロックA,B
のそれぞれに最上層金属膜で素子電極91と最上層配線
92とを形成する。
【0006】
【発明が解決しようとする課題】上述した従来のマスタ
スライス方式の半導体装置の製造方法では、内部の電気
的特性の検証が必要と予測された素子電極のみ、最も後
工程の配線層(最上層金属膜)に取り出したが、実際に
不具合が生じた場合など更に局所的なDC/AC解析が
必要になり、欠陥箇所の抽出が容易でなく多大の評価工
数を要するという問題点があった。
スライス方式の半導体装置の製造方法では、内部の電気
的特性の検証が必要と予測された素子電極のみ、最も後
工程の配線層(最上層金属膜)に取り出したが、実際に
不具合が生じた場合など更に局所的なDC/AC解析が
必要になり、欠陥箇所の抽出が容易でなく多大の評価工
数を要するという問題点があった。
【0007】
【課題を解決するための手段】本発明は、半導体基板に
複数の半導体素子を設けたマスタチップを形成する工程
と、多層配線技術により前記半導体素子間の結線を行な
って所定の回路機能を実現する工程とを有するマスタス
ライス方式の半導体素子の製造方法において、前記半導
体素子の少なくとも一つの電極を最上層金属膜で形成す
るというものである。
複数の半導体素子を設けたマスタチップを形成する工程
と、多層配線技術により前記半導体素子間の結線を行な
って所定の回路機能を実現する工程とを有するマスタス
ライス方式の半導体素子の製造方法において、前記半導
体素子の少なくとも一つの電極を最上層金属膜で形成す
るというものである。
【0008】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0009】図1は本発明の一実施例の説明に使用する
半導体チップの平面模式図、図2は図1のY−Y線断面
模式図である。
半導体チップの平面模式図、図2は図1のY−Y線断面
模式図である。
【0010】P- 型シリコン基体101の表面にN- 型
エピタキシャル層103を形成した半導体基板にP+ 型
素子分離領域を選択的に形成して素子領域を区画する。
次に各種の拡散層を形成し、各素子を形成する。すなわ
ち、MOS容量素子列2はN+ 型拡散層104を一方の
電極として有している。PNPトランジスタ列3は、N
+ 型拡散層105、P+ 型拡散層106,107を有し
ている。NPNトランジスタ4は、N+ 型拡散層10
8、P+ 型拡散層109、N+ 型拡散層110を有して
いる。抵抗素子列5はP+ 拡散層111を有している。
酸化シリコン膜112には、これらの拡散層上にコンタ
クト穴を有している。このようなマスタチップを準備
し、次に第1層目アルミニウム膜により、素子電極11
3、容量電極113Cおよび図示しない第1層配線を形
成する。
エピタキシャル層103を形成した半導体基板にP+ 型
素子分離領域を選択的に形成して素子領域を区画する。
次に各種の拡散層を形成し、各素子を形成する。すなわ
ち、MOS容量素子列2はN+ 型拡散層104を一方の
電極として有している。PNPトランジスタ列3は、N
+ 型拡散層105、P+ 型拡散層106,107を有し
ている。NPNトランジスタ4は、N+ 型拡散層10
8、P+ 型拡散層109、N+ 型拡散層110を有して
いる。抵抗素子列5はP+ 拡散層111を有している。
酸化シリコン膜112には、これらの拡散層上にコンタ
クト穴を有している。このようなマスタチップを準備
し、次に第1層目アルミニウム膜により、素子電極11
3、容量電極113Cおよび図示しない第1層配線を形
成する。
【0011】次に層間絶縁膜114を堆積しコンタクト
穴6−1〜6−4を形成し、第2層目アルミニウム膜に
より素子電極7−1〜7−4および図示しない第2層配
線を行なう。素子電極7−1,7−2,7−3,7−4
はそれぞれMOS容量素子の電極113C、PNPトラ
ンジスタのコレクタ領域(P+ 型拡散層106)、NP
Nトランジスタのベース領域(N+ 型拡散層109)、
抵抗素子の一方の電極に接続されている。このように、
本発明では、各素子あたり必ず1箇の電極を最上層金属
膜で形成しておくのである。更に、これらの素子電極7
−1〜7−4のうち、あるものは他の素子電極もしくは
ボンディングパッド8bに第2層配線により接続され
る。
穴6−1〜6−4を形成し、第2層目アルミニウム膜に
より素子電極7−1〜7−4および図示しない第2層配
線を行なう。素子電極7−1,7−2,7−3,7−4
はそれぞれMOS容量素子の電極113C、PNPトラ
ンジスタのコレクタ領域(P+ 型拡散層106)、NP
Nトランジスタのベース領域(N+ 型拡散層109)、
抵抗素子の一方の電極に接続されている。このように、
本発明では、各素子あたり必ず1箇の電極を最上層金属
膜で形成しておくのである。更に、これらの素子電極7
−1〜7−4のうち、あるものは他の素子電極もしくは
ボンディングパッド8bに第2層配線により接続され
る。
【0012】
【発明の効果】以上説明したように本発明によればマス
タチップの各半導体素子あたり少なくとも一つの電極を
多層配線構造の最終工程の配線層に接続することによ
り、これらの電極に導電性プローブを接触させることに
より、集積回路の電気的特性の評価及び不具合箇所の抽
出が容易になり、評価時間を短縮できる効果がある。
タチップの各半導体素子あたり少なくとも一つの電極を
多層配線構造の最終工程の配線層に接続することによ
り、これらの電極に導電性プローブを接触させることに
より、集積回路の電気的特性の評価及び不具合箇所の抽
出が容易になり、評価時間を短縮できる効果がある。
【図1】本発明の一実施例の説明に使用する半導体チッ
プの平面模式図である。
プの平面模式図である。
【図2】図1のY−Y線断面模式図である。
【図3】従来の技術の説明に使用するマスタチップの平
面模式図である。
面模式図である。
【図4】従来の技術の説明に使用する半導体チップの平
面模式図である。
面模式図である。
1 スクライブ枠 2 MOS容量素子列 3 PNPトランジスタ列 4 NPNトランジスタ列 5 抵抗素子列 6−1〜6−4 コンタクト孔 7−1〜7−4 素子電極 8a ボンディングパッド部 8b ボンディングパッド 91 素子電極 92 最上層配線 101 P型シリコン基体 102 P+ 型素子分離領域 103 N- 型エピタキシャル層 104,105 N+ 型拡散層 106,107 P+ 型拡散層 108 N+ 型拡散層 109 P+ 型拡散層 110 N+ 型拡散層 111 P+ 型拡散層 112 酸化シリコン膜 113 素子電極
Claims (1)
- 【請求項1】 半導体基板に複数の半導体素子を設けた
マスタチップを形成する工程と、多層配線技術により前
記半導体素子間の結線を行なって所定の回路機能を実現
する工程とを有するマスタスライス方式の半導体素子の
製造方法において、前記半導体素子の少なくとも一つの
電極を最上層金属膜で形成することを特徴とするマスタ
スライス方式の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14907391A JPH0541503A (ja) | 1991-06-21 | 1991-06-21 | マスタスライス方式の半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14907391A JPH0541503A (ja) | 1991-06-21 | 1991-06-21 | マスタスライス方式の半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0541503A true JPH0541503A (ja) | 1993-02-19 |
Family
ID=15467103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14907391A Pending JPH0541503A (ja) | 1991-06-21 | 1991-06-21 | マスタスライス方式の半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0541503A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004019407A1 (en) * | 2002-08-22 | 2004-03-04 | Advantest Corporation | Method of evaluating core based system-on-a-chip |
JP2016021586A (ja) * | 2015-09-07 | 2016-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194640A (ja) * | 1986-02-20 | 1987-08-27 | Fujitsu Ltd | バンプ実装を用いる半導体集積回路 |
JPS6419739A (en) * | 1988-06-24 | 1989-01-23 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS6427241A (en) * | 1988-06-24 | 1989-01-30 | Hitachi Ltd | Semiconductor integrated circuit device |
-
1991
- 1991-06-21 JP JP14907391A patent/JPH0541503A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194640A (ja) * | 1986-02-20 | 1987-08-27 | Fujitsu Ltd | バンプ実装を用いる半導体集積回路 |
JPS6419739A (en) * | 1988-06-24 | 1989-01-23 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS6427241A (en) * | 1988-06-24 | 1989-01-30 | Hitachi Ltd | Semiconductor integrated circuit device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004019407A1 (en) * | 2002-08-22 | 2004-03-04 | Advantest Corporation | Method of evaluating core based system-on-a-chip |
JP2016021586A (ja) * | 2015-09-07 | 2016-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5514613A (en) | Parallel manufacturing of semiconductor devices and the resulting structure | |
US6303457B1 (en) | Integrated circuit having integral decoupling capacitor | |
US6902951B2 (en) | Electronic device configured as a multichip module, leadframe, panel with leadframe positions, and method for producing the electronic device | |
US5563084A (en) | Method of making a three-dimensional integrated circuit | |
JPH10223636A (ja) | 半導体集積回路装置の製造方法 | |
US4070230A (en) | Semiconductor component with dielectric carrier and its manufacture | |
JPH01280337A (ja) | 半導体集積回路装置 | |
JPH0773106B2 (ja) | 半導体装置の製造方法 | |
JPS6080264A (ja) | 半導体装置 | |
JPH0541503A (ja) | マスタスライス方式の半導体装置の製造方法 | |
JP2001320015A (ja) | 半導体装置およびその製造方法 | |
JPS61201456A (ja) | 半導体集積装置及びその製法 | |
US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
JPH04365347A (ja) | 半導体チップにおけるモニタ装置用素子構造 | |
JPH06163666A (ja) | 半導体装置とその製造方法 | |
JPH0319254A (ja) | 集積回路装置 | |
JP2716003B2 (ja) | マスタスライス方式半導体装置の製造方法 | |
JPH07153756A (ja) | 半導体集積回路装置 | |
JPH0680740B2 (ja) | 半導体装置の多層配線形成方法 | |
JP2002280448A (ja) | 半導体集積回路装置の製造方法 | |
JPH08321551A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH06204311A (ja) | 半導体装置とその製造方法 | |
JPH04177762A (ja) | 半導体装置 | |
JPS59215743A (ja) | 大規模集積回路装置 | |
JPH02251144A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971007 |