JPH0319254A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0319254A JPH0319254A JP15431989A JP15431989A JPH0319254A JP H0319254 A JPH0319254 A JP H0319254A JP 15431989 A JP15431989 A JP 15431989A JP 15431989 A JP15431989 A JP 15431989A JP H0319254 A JPH0319254 A JP H0319254A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- insulating film
- chip
- layer
- master slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 5
- 230000001502 supplementing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 238000000034 method Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に関し、特にマスタスライス手法
を用いて集積回路（ＩＣ）を製作するマスタスライスＩ
Ｃに関する。
を用いて集積回路（ＩＣ）を製作するマスタスライスＩ
Ｃに関する。
従来のマスタスライスＩＣについて、第４図を参照して
説明する。第４図（ａ）に示すようにマスタスライスＩ
Ｃ用のチップの周辺部にはボンディングパッド領域が、
またそれ以外の内部には論理回路を構或するためのトラ
ンジスタやコンデンサ等が設けられている。第４図（ｂ
）のようにマスタスライスＩＣ用の下地ウェハーには、
たとえば接地されたＰ型の半導体基板が用いられ、素子
が形成されるＮ型領域が設けられることにより、素子間
分離領域（以下、Ｐ型絶縁層と記す）として機能する。
説明する。第４図（ａ）に示すようにマスタスライスＩ
Ｃ用のチップの周辺部にはボンディングパッド領域が、
またそれ以外の内部には論理回路を構或するためのトラ
ンジスタやコンデンサ等が設けられている。第４図（ｂ
）のようにマスタスライスＩＣ用の下地ウェハーには、
たとえば接地されたＰ型の半導体基板が用いられ、素子
が形成されるＮ型領域が設けられることにより、素子間
分離領域（以下、Ｐ型絶縁層と記す）として機能する。
ボンディングパッド領域には、Ｎ型のエピタキシャル層
２が形成される。このエピタキシャル層２は、上層に形
成されたボンディングパッドにポンディングワイヤが接
続される際、熱的および物理的ストレスにより基板との
絶縁が破壊された場合に、パッドの信号レベルの保障用
に用いられる。コンデンサ形或領域には、Ｎ一拡散層３
が形成され、その内部にコンデンサの一方の電極領域と
なるＮ＋拡散層４が形或される。その後全面に絶縁膜５
が形或され、この絶縁膜５にはＮ＋拡散層４との接続を
行なうコンタクト孔６が、コンデンサの他方の電極が形
成される領域には凹部７が設けられる。このような従来
のマスタスライスＩＣでは、論理回路構威領域とボンデ
ィングパッド領域とが明確に区分けされると共に断面構
造も固定されていた。
２が形成される。このエピタキシャル層２は、上層に形
成されたボンディングパッドにポンディングワイヤが接
続される際、熱的および物理的ストレスにより基板との
絶縁が破壊された場合に、パッドの信号レベルの保障用
に用いられる。コンデンサ形或領域には、Ｎ一拡散層３
が形成され、その内部にコンデンサの一方の電極領域と
なるＮ＋拡散層４が形或される。その後全面に絶縁膜５
が形或され、この絶縁膜５にはＮ＋拡散層４との接続を
行なうコンタクト孔６が、コンデンサの他方の電極が形
成される領域には凹部７が設けられる。このような従来
のマスタスライスＩＣでは、論理回路構威領域とボンデ
ィングパッド領域とが明確に区分けされると共に断面構
造も固定されていた。
以下、第５図を参照してマスタスライスＩＣ用下地ウェ
ハーに所定の配線，電極，絶縁膜等を形或する工程を説
明する。
ハーに所定の配線，電極，絶縁膜等を形或する工程を説
明する。
第５図（ａ）に示すように、コンデンサの他方の電極９
，およびＮ＋拡散層４とのコンタクト電極８となるアル
ミニウムを被着した後、所定の形状にパターニングする
。このとき同時に第１層のアルミニウム配線１０がパタ
ーニング形成される。
，およびＮ＋拡散層４とのコンタクト電極８となるアル
ミニウムを被着した後、所定の形状にパターニングする
。このとき同時に第１層のアルミニウム配線１０がパタ
ーニング形成される。
次に第５図（ｂ）に示すように上層配線等との電気的絶
縁を図るため、絶縁膜１１を形或する．次に第５図（ｃ
）のように第２層配線１２およびボンディングパッド１
２’ となるアルミニウムを被着、／＜ターニンクスる
。最後にパッシベーション膜１３を全面に形威した後、
ボンディングパッド１２′の上面が露出するように開口
部を形戊して、マスタスライスＩＣチップが完或する。
縁を図るため、絶縁膜１１を形或する．次に第５図（ｃ
）のように第２層配線１２およびボンディングパッド１
２’ となるアルミニウムを被着、／＜ターニンクスる
。最後にパッシベーション膜１３を全面に形威した後、
ボンディングパッド１２′の上面が露出するように開口
部を形戊して、マスタスライスＩＣチップが完或する。
上述した従来のマスタスライスＩＣのボンディングパッ
ド領域は、第５図（ａ）〜（ｄ）の工程以前に固定され
た領域、すなわちＩＣチップの周辺部に所定の断面構造
を有して設けられていた。
ド領域は、第５図（ａ）〜（ｄ）の工程以前に固定され
た領域、すなわちＩＣチップの周辺部に所定の断面構造
を有して設けられていた。
通常、マスタスライスＩＣでは、ＭＯＳコンデンサは素
子面積の都合上、合計でも数百ｐＦ程度の容量が設けら
れているのみであった。また逆にボンディングパッドは
、ＩＣチップ上に数多く用意されているが、全てのボン
ディングパッドを必要としない場合も多い。そのため、
ＩＣチップ内部における容量の不足を補うため外付けの
コンデンサが必要となり、また、そのためのプリント基
板上での実装が必要となり、装置の高密度化，高集積化
の障害となっていた。さらにＩＣチップ上に未使用のボ
ンディングパッド領域が存在する場合には、ＩＣ内部の
高密度化，高集積化の障害となっていた。
子面積の都合上、合計でも数百ｐＦ程度の容量が設けら
れているのみであった。また逆にボンディングパッドは
、ＩＣチップ上に数多く用意されているが、全てのボン
ディングパッドを必要としない場合も多い。そのため、
ＩＣチップ内部における容量の不足を補うため外付けの
コンデンサが必要となり、また、そのためのプリント基
板上での実装が必要となり、装置の高密度化，高集積化
の障害となっていた。さらにＩＣチップ上に未使用のボ
ンディングパッド領域が存在する場合には、ＩＣ内部の
高密度化，高集積化の障害となっていた。
本発明の目的は、使用しないボンディングパッド部をＭ
ＯＳコンデンサとして利用することによりＩＣチップ内
部の容量の不足を補い、ＩＣチップ内部およびプリント
基板における高密度化，高集積化を可能とするマスタス
ライス型集積回路を提供するものである。
ＯＳコンデンサとして利用することによりＩＣチップ内
部の容量の不足を補い、ＩＣチップ内部およびプリント
基板における高密度化，高集積化を可能とするマスタス
ライス型集積回路を提供するものである。
本発明のマスタスライスＩＣは、ＩＣチップ周辺のボン
ディングパッド領域に設けられたＮ型エピタキシャル層
と、その内部に設けられたＮ＋拡散層と、このＮ＋拡散
層への開口部およびこの開口部を独立して、このＮ＋拡
散層上に凹部な有する絶縁膜とを有する。このような構
成により、未使用となったボンディングパッド領域の絶
縁膜の開口部および凹部に電極を設け、ＩＣチップ内部
のコンデンサとして回路の一部に組み込むことができる
。また、通常のボンディングパッドとして領域を使う場
合には凹部上にさらに絶縁膜を介してパッドを形或すれ
ば良い。
ディングパッド領域に設けられたＮ型エピタキシャル層
と、その内部に設けられたＮ＋拡散層と、このＮ＋拡散
層への開口部およびこの開口部を独立して、このＮ＋拡
散層上に凹部な有する絶縁膜とを有する。このような構
成により、未使用となったボンディングパッド領域の絶
縁膜の開口部および凹部に電極を設け、ＩＣチップ内部
のコンデンサとして回路の一部に組み込むことができる
。また、通常のボンディングパッドとして領域を使う場
合には凹部上にさらに絶縁膜を介してパッドを形或すれ
ば良い。
次に、本発明について図面を参照して説明する。
第１図（ａ）および（ｂ）に本発明の一実施例のマスタ
スライスＩＣチップの下地ウェハーを示す。
スライスＩＣチップの下地ウェハーを示す。
本発明のマスタスライスＩＣチップではボンディングパ
ッド領域のＰ型絶縁層１にＮ型エピタキシャル層２が形
或され、その上部には、Ｎ＋拡散層４′が拡散されてい
る。このＮ＋拡散層４′は絶縁膜５に設けられたコンタ
クト孔６′を介してコンデンサの一方の電極が取り出さ
れ、また同じＮ＋拡散層４′上の絶縁膜５に設けられた
凹部７′に電極を形或することによりコンデンサの他方
の電極とすることができる。またＰ型絶縁層１とＮ型層
間のＰＮ接合容量も利用できる。
ッド領域のＰ型絶縁層１にＮ型エピタキシャル層２が形
或され、その上部には、Ｎ＋拡散層４′が拡散されてい
る。このＮ＋拡散層４′は絶縁膜５に設けられたコンタ
クト孔６′を介してコンデンサの一方の電極が取り出さ
れ、また同じＮ＋拡散層４′上の絶縁膜５に設けられた
凹部７′に電極を形或することによりコンデンサの他方
の電極とすることができる。またＰ型絶縁層１とＮ型層
間のＰＮ接合容量も利用できる。
第２図および第３図を参照して、本発明のマスタスライ
スＩＣチップの下地ウェハーを使用した場合のＭＯＳコ
ンデンサと、ボンディングパッドの形戒工程を説明する
。
スＩＣチップの下地ウェハーを使用した場合のＭＯＳコ
ンデンサと、ボンディングパッドの形戒工程を説明する
。
未使用のボンディングパッド領域をＭＯＳコンデンサと
して使用する場合は、第２図（ａ）に示すように第１層
配線１０、ＭＯＳコンデンサの一方の取出し電極８，８
′および他方の電極９，９′となるアルミニウムを被着
、パターニングする。
して使用する場合は、第２図（ａ）に示すように第１層
配線１０、ＭＯＳコンデンサの一方の取出し電極８，８
′および他方の電極９，９′となるアルミニウムを被着
、パターニングする。
この際、ＭＯＳコンデンサの一方の電極となるＮ＋拡散
層４および４′は、絶縁膜５に開孔されたコンタクト孔
６および６′を介してアルミニウム電極８および８′に
接続される．また、ＭＯＳコンデンサの他方の電極９お
よび９′は凹部７，７′により薄く形威された絶縁膜５
上に設けられる。以下、従来例同様、第２図（ｂ）のよ
うに層間絶縁膜１１を形威した後、第２層のアルミニウ
ム配線１２を第２図（ｃ）に示すように所定の形状にパ
ターニングされる。最後に全面にバッシベーション膜１
３を形成してボンディングパッド部に開口を設け、第２
図（ｄ）の構成が得られる。
層４および４′は、絶縁膜５に開孔されたコンタクト孔
６および６′を介してアルミニウム電極８および８′に
接続される．また、ＭＯＳコンデンサの他方の電極９お
よび９′は凹部７，７′により薄く形威された絶縁膜５
上に設けられる。以下、従来例同様、第２図（ｂ）のよ
うに層間絶縁膜１１を形威した後、第２層のアルミニウ
ム配線１２を第２図（ｃ）に示すように所定の形状にパ
ターニングされる。最後に全面にバッシベーション膜１
３を形成してボンディングパッド部に開口を設け、第２
図（ｄ）の構成が得られる。
次に、ボンディングパッド領域を通常のボンディング用
に使用する場合には、第３図（ａ）に示すように第１層
配線１０，ＭＯＳコンデンサ用電極８および９となるア
ルミニウムを被着、パターニングする。この時、ボンデ
ィングパッド領域に設けられているコンタクト孔６′を
埋めるようにアルミニウム８′を形成する。ここでは、
コンタクト孔６′を埋めるためにアルミニウムを用いた
が次工程の絶縁膜を用いてもよい。次に第３図（ｂ）に
示すように層間絶縁膜１１を厚く形威した後、第３図（
Ｃ）のように第２層のアルミニウム配線１２およびボン
ディングパッド１２′を形成する。最後に全面にパッシ
ベーション膜ｌ３を形成し、ボンディングパッド１２′
上面が露出するように開口部を設けて第３図（ｄ）の構
或を得る。
に使用する場合には、第３図（ａ）に示すように第１層
配線１０，ＭＯＳコンデンサ用電極８および９となるア
ルミニウムを被着、パターニングする。この時、ボンデ
ィングパッド領域に設けられているコンタクト孔６′を
埋めるようにアルミニウム８′を形成する。ここでは、
コンタクト孔６′を埋めるためにアルミニウムを用いた
が次工程の絶縁膜を用いてもよい。次に第３図（ｂ）に
示すように層間絶縁膜１１を厚く形威した後、第３図（
Ｃ）のように第２層のアルミニウム配線１２およびボン
ディングパッド１２′を形成する。最後に全面にパッシ
ベーション膜ｌ３を形成し、ボンディングパッド１２′
上面が露出するように開口部を設けて第３図（ｄ）の構
或を得る。
このように本発明のマスタスライスＩＣは、未使用とな
るボンディングパッド領域をＭＯＳコンデンサに転用す
ることができる。また、ＭＯＳコンデンサ用にＮ型エピ
タキシャル層上部にＮ＋拡散層が設けられているが、ポ
ンディング時のストレスによる強度等の問題はない。
るボンディングパッド領域をＭＯＳコンデンサに転用す
ることができる。また、ＭＯＳコンデンサ用にＮ型エピ
タキシャル層上部にＮ＋拡散層が設けられているが、ポ
ンディング時のストレスによる強度等の問題はない。
以上説明したように本発明のマスタスライスＩＣは、チ
ップ周辺の特定領域にＮ型エピタキシャル層の上層にＮ
＋拡散層を形成し、このＮ＋拡散層へのコンタクト孔と
Ｎ＋拡散層上に凹部な有する絶縁膜を形成し、これをマ
スタスライスＩＣの下地ウェハーとして用いることによ
り配線工程以降の設計変更でボンディングパッド領域に
ＭＯＳコンデンサを形成することができる。そのため使
用しない無駄なボンディングパッドを、下地ウェハーに
不足がちなＭＯＳコンデンサとして利用できるという効
果がある。
ップ周辺の特定領域にＮ型エピタキシャル層の上層にＮ
＋拡散層を形成し、このＮ＋拡散層へのコンタクト孔と
Ｎ＋拡散層上に凹部な有する絶縁膜を形成し、これをマ
スタスライスＩＣの下地ウェハーとして用いることによ
り配線工程以降の設計変更でボンディングパッド領域に
ＭＯＳコンデンサを形成することができる。そのため使
用しない無駄なボンディングパッドを、下地ウェハーに
不足がちなＭＯＳコンデンサとして利用できるという効
果がある。
【図面の簡単な説明】
第１図（ａ）および（ｂ）は本発明のマスタスライスＩ
Ｃ用下地ウェハーの平面図およびＡ−Ａ’線断面図、第
２図（ａ）〜（ｄ）は本発明の下地ウェハーを用いたマ
スタスライスＩＣの第１の応用例を示す工程断面図、第
３図（ａ）〜（ｄ）は、本発明の下地ウェハーを用いた
マスタスライスＩＣの第２の応用例を示す工程断面図、
第４図（ａ）および（ｂ）は、従来のマスタスライ不Ｉ
Ｃ用下地ウェハーの平面図およびＢ−Ｂ’線断面図、第
５図（ａ）〜（ｄ）は、従来の下地ウェハーを用いたマ
スタスライスＩＣの工程断面図である。 １・・・・・・Ｐ型絶縁層、２・・・・・・Ｎ型エピタ
キシャル層、３・・・・・・Ｎ一拡散層、４，４′・・
・・・・Ｎ＋拡散層、５，１１・・・・・・絶縁膜、６
．６’・・・・・・コンタクト孔、７，７′・・・・・
・凹部、８，９・・・・・・アルミ電極、ｌＯ・・・・
・・第１層配線、１２・・・・・・第２層配線、１２′
・・・・・・ボンディンクハッド、１３・・・・・・パ
ッシベーション膜。
Ｃ用下地ウェハーの平面図およびＡ−Ａ’線断面図、第
２図（ａ）〜（ｄ）は本発明の下地ウェハーを用いたマ
スタスライスＩＣの第１の応用例を示す工程断面図、第
３図（ａ）〜（ｄ）は、本発明の下地ウェハーを用いた
マスタスライスＩＣの第２の応用例を示す工程断面図、
第４図（ａ）および（ｂ）は、従来のマスタスライ不Ｉ
Ｃ用下地ウェハーの平面図およびＢ−Ｂ’線断面図、第
５図（ａ）〜（ｄ）は、従来の下地ウェハーを用いたマ
スタスライスＩＣの工程断面図である。 １・・・・・・Ｐ型絶縁層、２・・・・・・Ｎ型エピタ
キシャル層、３・・・・・・Ｎ一拡散層、４，４′・・
・・・・Ｎ＋拡散層、５，１１・・・・・・絶縁膜、６
．６’・・・・・・コンタクト孔、７，７′・・・・・
・凹部、８，９・・・・・・アルミ電極、ｌＯ・・・・
・・第１層配線、１２・・・・・・第２層配線、１２′
・・・・・・ボンディンクハッド、１３・・・・・・パ
ッシベーション膜。
Claims (1)
- チップ周辺部にボンディングパッド領域を有するマスタ
スライス型の集積回路装置において、前記ボンディング
パッド領域の一導電型基板に設けられた逆導電型エピタ
キシャル層と、該逆導電型エピタキシャル層上層に設け
られた逆導電型の高濃度拡散層と、該高濃度拡散層への
電気的接続を行なう開口部と該開口部と独立して該高濃
度拡散層上に凹部が設けられた絶縁膜とを有しているこ
とを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15431989A JPH0319254A (ja) | 1989-06-15 | 1989-06-15 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15431989A JPH0319254A (ja) | 1989-06-15 | 1989-06-15 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319254A true JPH0319254A (ja) | 1991-01-28 |
Family
ID=15581532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15431989A Pending JPH0319254A (ja) | 1989-06-15 | 1989-06-15 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319254A (ja) |
-
1989
- 1989-06-15 JP JP15431989A patent/JPH0319254A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303457B1 (en) | Integrated circuit having integral decoupling capacitor | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US5126286A (en) | Method of manufacturing edge connected semiconductor die | |
| JP3229206B2 (ja) | マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法 | |
| US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
| US6022758A (en) | Process for manufacturing solder leads on a semiconductor device package | |
| US6537849B1 (en) | Seal ring structure for radio frequency integrated circuits | |
| US6399897B1 (en) | Multi-layer wiring substrate | |
| JP2889160B2 (ja) | 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法 | |
| JPH08241958A (ja) | オンチップ・デカップリング・コンデンサ及び形成方法 | |
| JPH0587977B2 (ja) | ||
| JP2016035948A (ja) | 半導体装置およびその製造方法 | |
| US6278618B1 (en) | Substrate strips for use in integrated circuit packaging | |
| TWI226691B (en) | Selective C4 connection in IC packaging | |
| US7078311B2 (en) | Substrate-embedded capacitor, production method thereof, and circuit board | |
| US6563192B1 (en) | Semiconductor die with integral decoupling capacitor | |
| JP2940306B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JPH0319254A (ja) | 集積回路装置 | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| JPH0541503A (ja) | マスタスライス方式の半導体装置の製造方法 | |
| JPH06209093A (ja) | 半導体集積回路 | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JP2754969B2 (ja) | バンプ形成領域を有する半導体装置 |