JPH0537497A - 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路 - Google Patents
誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路Info
- Publication number
- JPH0537497A JPH0537497A JP3187638A JP18763891A JPH0537497A JP H0537497 A JPH0537497 A JP H0537497A JP 3187638 A JP3187638 A JP 3187638A JP 18763891 A JP18763891 A JP 18763891A JP H0537497 A JPH0537497 A JP H0537497A
- Authority
- JP
- Japan
- Prior art keywords
- bip
- code
- data
- stm
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、ＳＤＨ網において、ＶＣ−３２フ
レームのＢＩＰ−Ｎ符号を演算する誤り監視用ＢＩＰ−
Ｎ符号演算付加・照合回路に関し、ＢＩＰ−Ｎ符号を３
チャンネル分まとめて演算するようにして、回路規模を
縮小することを目的とする。 【構成】 ＳＤＨのＶＣ−３２からＳＴＭ−１への多重
化に際し、ＶＣ−３２のデータを３チャンネル分まとめ
てＳＴＭ−１のデータとして出力する送信部１０１と、
ＳＴＭ−１のデータについてＢＩＰ−Ｎ符号を演算する
パリティ演算部１０２と、演算されたＢＩＰ−Ｎ符号を
保持する保持部１０３と、保持されたＢＩＰ−Ｎ符号
を、次フレームのＳＴＭ−１のデータのパスオーバーヘ
ッドにＢ３の値として付加する付加部１０４と、から構
成する。
レームのＢＩＰ−Ｎ符号を演算する誤り監視用ＢＩＰ−
Ｎ符号演算付加・照合回路に関し、ＢＩＰ−Ｎ符号を３
チャンネル分まとめて演算するようにして、回路規模を
縮小することを目的とする。 【構成】 ＳＤＨのＶＣ−３２からＳＴＭ−１への多重
化に際し、ＶＣ−３２のデータを３チャンネル分まとめ
てＳＴＭ−１のデータとして出力する送信部１０１と、
ＳＴＭ−１のデータについてＢＩＰ−Ｎ符号を演算する
パリティ演算部１０２と、演算されたＢＩＰ−Ｎ符号を
保持する保持部１０３と、保持されたＢＩＰ−Ｎ符号
を、次フレームのＳＴＭ−１のデータのパスオーバーヘ
ッドにＢ３の値として付加する付加部１０４と、から構
成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＤＨ（同期デジタル
ハイアラーキ）で定義された同期インタフェース速度で
伝送を行う伝送網において、ＶＣ−３２フレームのＰＯ
Ｈ（パスオーバーヘッド）のＢ３の値（ＢＩＰ−Ｎ符
号）を演算し、その値の付加及び照合を行う、誤り監視
用ＢＩＰ−Ｎ符号演算付加・照合回路に関する。
ハイアラーキ）で定義された同期インタフェース速度で
伝送を行う伝送網において、ＶＣ−３２フレームのＰＯ
Ｈ（パスオーバーヘッド）のＢ３の値（ＢＩＰ−Ｎ符
号）を演算し、その値の付加及び照合を行う、誤り監視
用ＢＩＰ−Ｎ符号演算付加・照合回路に関する。
【０００２】
【従来の技術】従来、ＳＤＨで定義された同期インタフ
ェース速度で伝送を行う伝送網において、ＶＣ−３２か
らＳＴＭ−１への多重化に際しては、図６に示すよう
に、５０Ｍｂ／ｓのＶＣ−３２フレームの偶数パリティ
（ＢＩＰ−Ｎ符号）を演算して、次フレームのＰＯＨに
Ｂ３の値として付加し、その後３チャンネル分を多重化
して、１５０Ｍｂ／ｓのＳＴＭ−１フレームを構成する
ようにしており、Ｂ３の値を演算する演算回路を３チャ
ンネル分持っていた。
ェース速度で伝送を行う伝送網において、ＶＣ−３２か
らＳＴＭ−１への多重化に際しては、図６に示すよう
に、５０Ｍｂ／ｓのＶＣ−３２フレームの偶数パリティ
（ＢＩＰ−Ｎ符号）を演算して、次フレームのＰＯＨに
Ｂ３の値として付加し、その後３チャンネル分を多重化
して、１５０Ｍｂ／ｓのＳＴＭ−１フレームを構成する
ようにしており、Ｂ３の値を演算する演算回路を３チャ
ンネル分持っていた。
【０００３】また、受信側では、ＳＴＭ−１から３チャ
ンネルのＶＣ−３２に３層展開を行った後に、それぞれ
Ｂ３の値の演算と誤り監視を行っていた。このため、分
離した３つのＶＣ−３２フレームに個別にパリティ演算
回路を持っていた。
ンネルのＶＣ−３２に３層展開を行った後に、それぞれ
Ｂ３の値の演算と誤り監視を行っていた。このため、分
離した３つのＶＣ−３２フレームに個別にパリティ演算
回路を持っていた。
【０００４】そして、１フレーム毎に演算回路をリセッ
トする場合、図７のタイムチャートに示すように、フレ
ームパルスの反転信号（図中ｄ）をリセットパルスとし
て使用すると、フレームの先頭から２番目のデータまで
リセットがかかるため、図中ｆで示すリセットパルスを
作る回路が必要であった。
トする場合、図７のタイムチャートに示すように、フレ
ームパルスの反転信号（図中ｄ）をリセットパルスとし
て使用すると、フレームの先頭から２番目のデータまで
リセットがかかるため、図中ｆで示すリセットパルスを
作る回路が必要であった。
【０００５】
【発明が解決しようとする課題】このように、従来の誤
り監視用ＢＩＰ−Ｎ符号の付加及び照合においては、Ｖ
Ｃ−３２フレームの段階でＢ３の値の演算を行うように
していたため、３つのＶＣ−３２フレームに対して個別
にＢ３の値を演算する回路や、誤り監視を行う回路が必
要であるという問題があった。また、演算回路のリセッ
トパルスを作る回路が必要であり、回路が複雑になると
いう問題があった。
り監視用ＢＩＰ−Ｎ符号の付加及び照合においては、Ｖ
Ｃ−３２フレームの段階でＢ３の値の演算を行うように
していたため、３つのＶＣ−３２フレームに対して個別
にＢ３の値を演算する回路や、誤り監視を行う回路が必
要であるという問題があった。また、演算回路のリセッ
トパルスを作る回路が必要であり、回路が複雑になると
いう問題があった。
【０００６】本発明は、このような事情を考慮してなさ
れたもので、ＳＤＨ網において、ＶＣ−３２フレームに
付加するＢＩＰ−Ｎ符号を３チャンネル分まとめて演算
し、それをＢ３の値として付加し、その信号の受信時に
は、ＢＩＰ−Ｎ符号を３チャンネル分まとめて演算し、
その結果をＢ３の値と照合するようにして、回路規模の
縮小を図った誤り監視用ＢＩＰ−Ｎ符号演算付加・照合
回路を提供するものである。
れたもので、ＳＤＨ網において、ＶＣ−３２フレームに
付加するＢＩＰ−Ｎ符号を３チャンネル分まとめて演算
し、それをＢ３の値として付加し、その信号の受信時に
は、ＢＩＰ−Ｎ符号を３チャンネル分まとめて演算し、
その結果をＢ３の値と照合するようにして、回路規模の
縮小を図った誤り監視用ＢＩＰ−Ｎ符号演算付加・照合
回路を提供するものである。
【０００７】
【課題を解決するための手段】図１は請求項１の発明の
構成を示すブロック図であり、図に示すように、請求項
１の発明の誤り監視用ＢＩＰ−Ｎ符号演算付加回路は、
ＳＤＨで定義された同期インタフェース速度で伝送を行
う伝送路に設けられ、ＶＣ−３２からＳＴＭ−１への多
重化に際し、ＶＣ−３２のデータを受け、そのデータを
３チャンネル分まとめてＳＴＭ−１のデータとして出力
する送信部１０１と、送信部１０１から出力されたＳＴ
Ｍ−１のデータについてＢＩＰ−Ｎ符号を演算するパリ
ティ演算部１０２と、パリティ演算部１０２によって演
算されたＢＩＰ−Ｎ符号を保持する保持部１０３と、保
持部１０３よって保持されたＢＩＰ−Ｎ符号を、次フレ
ームのＳＴＭ−１のデータのパスオーバーヘッドにＢ３
の値として付加する付加部１０４と、から構成される。
構成を示すブロック図であり、図に示すように、請求項
１の発明の誤り監視用ＢＩＰ−Ｎ符号演算付加回路は、
ＳＤＨで定義された同期インタフェース速度で伝送を行
う伝送路に設けられ、ＶＣ−３２からＳＴＭ−１への多
重化に際し、ＶＣ−３２のデータを受け、そのデータを
３チャンネル分まとめてＳＴＭ−１のデータとして出力
する送信部１０１と、送信部１０１から出力されたＳＴ
Ｍ−１のデータについてＢＩＰ−Ｎ符号を演算するパリ
ティ演算部１０２と、パリティ演算部１０２によって演
算されたＢＩＰ−Ｎ符号を保持する保持部１０３と、保
持部１０３よって保持されたＢＩＰ−Ｎ符号を、次フレ
ームのＳＴＭ−１のデータのパスオーバーヘッドにＢ３
の値として付加する付加部１０４と、から構成される。
【０００８】また、図２は請求項２の発明の構成を示す
ブロック図であり、図に示すように、請求項２の発明の
誤り監視用ＢＩＰ−Ｎ符号演算照合回路は、ＳＤＨで定
義された同期インタフェース速度で伝送を行う伝送路に
設けられ、ＳＴＭ−１からＶＣ−３２への分離に際し、
ＶＣ−３２が３チャンネル分まとめられてＳＴＭ−１と
されたデータを受け、そのデータを３チャンネルのＶＣ
−３２のデータとして出力する受信部２０１と、受信部
２０１に受信されるＳＴＭ−１のデータについてＢＩＰ
−Ｎ符号を演算するパリティ演算部２０２と、ＢＩＰ−
Ｎ符号の演算されたフレームの次フレームのＳＴＭ−１
のデータのパスオーバーヘッドにＢ３の値として付加さ
れているＢＩＰ−Ｎ符号を保持する保持部２０３と、パ
リティ演算部２０２によって演算されたＢＩＰ−Ｎ符号
と、保持部２０３に保持されたＢＩＰ−Ｎ符号とを照合
し、一致していなければアラームを出力する照合部２０
４と、から構成される。
ブロック図であり、図に示すように、請求項２の発明の
誤り監視用ＢＩＰ−Ｎ符号演算照合回路は、ＳＤＨで定
義された同期インタフェース速度で伝送を行う伝送路に
設けられ、ＳＴＭ−１からＶＣ−３２への分離に際し、
ＶＣ−３２が３チャンネル分まとめられてＳＴＭ−１と
されたデータを受け、そのデータを３チャンネルのＶＣ
−３２のデータとして出力する受信部２０１と、受信部
２０１に受信されるＳＴＭ−１のデータについてＢＩＰ
−Ｎ符号を演算するパリティ演算部２０２と、ＢＩＰ−
Ｎ符号の演算されたフレームの次フレームのＳＴＭ−１
のデータのパスオーバーヘッドにＢ３の値として付加さ
れているＢＩＰ−Ｎ符号を保持する保持部２０３と、パ
リティ演算部２０２によって演算されたＢＩＰ−Ｎ符号
と、保持部２０３に保持されたＢＩＰ−Ｎ符号とを照合
し、一致していなければアラームを出力する照合部２０
４と、から構成される。
【０００９】
【作用】この発明によれば、ＶＣ−３２フレームの段階
でＢＩＰ−Ｎ符号を演算せず、３つのＶＣ−３２を多重
化したＳＴＭ−１の段階で、チャンネル別のＢＩＰ−Ｎ
符号の演算と誤り監視を行うので、回路規模を縮小する
ことができる。
でＢＩＰ−Ｎ符号を演算せず、３つのＶＣ−３２を多重
化したＳＴＭ−１の段階で、チャンネル別のＢＩＰ−Ｎ
符号の演算と誤り監視を行うので、回路規模を縮小する
ことができる。
【００１０】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
を詳述する。なお、これによってこの発明が限定される
ものではない。
【００１１】図３は請求項１に係わる発明の一実施例の
構成を示す回路ブロック図であり、誤り監視用ＢＩＰ−
８符号演算付加回路を示している。図において、１は第
１セレクタであり、ＳＤＨで定義された同期インタフェ
ース速度で伝送を行う伝送路に設けられ、ＶＣ−３２か
らＳＴＭ−１への多重化に際し、ＶＣ−３２のデータを
受け、そのデータを３チャンネル分まとめてＳＴＭ−１
のデータとして出力する。
構成を示す回路ブロック図であり、誤り監視用ＢＩＰ−
８符号演算付加回路を示している。図において、１は第
１セレクタであり、ＳＤＨで定義された同期インタフェ
ース速度で伝送を行う伝送路に設けられ、ＶＣ−３２か
らＳＴＭ−１への多重化に際し、ＶＣ−３２のデータを
受け、そのデータを３チャンネル分まとめてＳＴＭ−１
のデータとして出力する。
【００１２】２はＢＩＰ−８符号を演算して保持する演
算保持回路であり、排他的論理和回路２ａと、４つのフ
リップフロップ（図中、ＦＦで示す）２ｂ，２ｃ，２
ｄ，２ｅから主として構成されている。この演算保持回
路２は、第１セレクタ１から出力されたＳＴＭ−１のデ
ータについてチャンネル別のＢＩＰ−８符号を演算し、
演算したＢＩＰ−８符号を保持する。
算保持回路であり、排他的論理和回路２ａと、４つのフ
リップフロップ（図中、ＦＦで示す）２ｂ，２ｃ，２
ｄ，２ｅから主として構成されている。この演算保持回
路２は、第１セレクタ１から出力されたＳＴＭ−１のデ
ータについてチャンネル別のＢＩＰ−８符号を演算し、
演算したＢＩＰ−８符号を保持する。
【００１３】３は第２セレクタであり、演算保持回路２
によって保持されたチャンネル別のＢＩＰ−８符号を、
次フレームのＳＴＭ−１のデータのＰＯＨ（パスオーバ
ーヘッド）にＢ３の値として付加する。
によって保持されたチャンネル別のＢＩＰ−８符号を、
次フレームのＳＴＭ−１のデータのＰＯＨ（パスオーバ
ーヘッド）にＢ３の値として付加する。
【００１４】ＳＴＭ−１のデータは、チャンネル１，
２，３という順で並んでいるため、排他的論理和回路２
ａで、フリップフロップ２ｄの出力とＳＴＭ−１のデー
タとの排他的論理和をとることにより、同一チャンネル
のＢＩＰ−８符号を演算することができる。従って、フ
リップフロップ２ｂからは、チャンネル１，２，３のＢ
ＩＰ−８符号が順に出力される。そして、第２セレクタ
３によって、ＢＩＰ−８符号が次フレームのＳＴＭ−１
のデータのＰＯＨにＢ３の値として付加される。
２，３という順で並んでいるため、排他的論理和回路２
ａで、フリップフロップ２ｄの出力とＳＴＭ−１のデー
タとの排他的論理和をとることにより、同一チャンネル
のＢＩＰ−８符号を演算することができる。従って、フ
リップフロップ２ｂからは、チャンネル１，２，３のＢ
ＩＰ−８符号が順に出力される。そして、第２セレクタ
３によって、ＢＩＰ−８符号が次フレームのＳＴＭ−１
のデータのＰＯＨにＢ３の値として付加される。
【００１５】図４は請求項２に係わる発明の一実施例の
構成を示す回路ブロック図であり、誤り監視用ＢＩＰ−
８符号演算照合回路を示している。図において、１１は
セレクタであり、ＳＤＨで定義された同期インタフェー
ス速度で伝送を行う伝送路に設けられ、ＳＴＭ−１から
ＶＣ−３２への分離に際し、ＶＣ−３２がチャンネル分
まとめられてＳＴＭ−１とされたデータを受け、そのデ
ータを３チャンネルのＶＣ−３２のデータとして出力す
る。
構成を示す回路ブロック図であり、誤り監視用ＢＩＰ−
８符号演算照合回路を示している。図において、１１は
セレクタであり、ＳＤＨで定義された同期インタフェー
ス速度で伝送を行う伝送路に設けられ、ＳＴＭ−１から
ＶＣ−３２への分離に際し、ＶＣ−３２がチャンネル分
まとめられてＳＴＭ−１とされたデータを受け、そのデ
ータを３チャンネルのＶＣ−３２のデータとして出力す
る。
【００１６】１２はＢＩＰ−８符号を演算して保持する
演算保持回路であり、排他的論理和回路１２ａと、４つ
のフリップフロップ１２ｂ，１２ｃ，１２ｄ，１２ｅか
ら主として構成されている。この演算保持回路１２は、
セレクタ１１に受信されるＳＴＭ−１のデータについて
ＢＩＰ−８符号を演算して保持する。
演算保持回路であり、排他的論理和回路１２ａと、４つ
のフリップフロップ１２ｂ，１２ｃ，１２ｄ，１２ｅか
ら主として構成されている。この演算保持回路１２は、
セレクタ１１に受信されるＳＴＭ−１のデータについて
ＢＩＰ−８符号を演算して保持する。
【００１７】１３は排他的論理和回路からなる照合回路
であり、演算保持回路１２によって演算されたＢＩＰ−
８符号と、次フレームのＢＩＰ−８符号、つまり演算保
持回路１２によって演算したフレームの、次フレームの
ＳＴＭ−１のデータのＰＯＨにＢ３の値として付加され
ているＢＩＰ−８符号とを照合し、それらが一致してい
なければアラームを出力する。
であり、演算保持回路１２によって演算されたＢＩＰ−
８符号と、次フレームのＢＩＰ−８符号、つまり演算保
持回路１２によって演算したフレームの、次フレームの
ＳＴＭ−１のデータのＰＯＨにＢ３の値として付加され
ているＢＩＰ−８符号とを照合し、それらが一致してい
なければアラームを出力する。
【００１８】図３及び図４に示した両回路において、フ
リップフロップ２ｂ及びフリップフロップ１２ｂは、演
算した偶数パリティーをラッチするものであるので、１
フレーム毎にリセットするフリップフロップは、図３で
はフリップフロップ２ｃ及びフリップフロップ２ｄ、図
４ではフリップフロップ１２ｃ及びフリップフロップ１
２ｄのみで良い。
リップフロップ２ｂ及びフリップフロップ１２ｂは、演
算した偶数パリティーをラッチするものであるので、１
フレーム毎にリセットするフリップフロップは、図３で
はフリップフロップ２ｃ及びフリップフロップ２ｄ、図
４ではフリップフロップ１２ｃ及びフリップフロップ１
２ｄのみで良い。
【００１９】図５は演算保持回路２及び演算保持回路１
２の回路動作を示すタイムチャートである。この図に示
すように、演算保持回路２，１２においては、２ビット
分のリセットがフリップフロップ２ｃ，２ｄ、及びフリ
ップフロップ１２ｃ，１２ｄにかかるが、これらの回路
では３ビットおきに演算すればよいので、フレームパル
スをそのままリセットパルスとして使用することができ
る。
２の回路動作を示すタイムチャートである。この図に示
すように、演算保持回路２，１２においては、２ビット
分のリセットがフリップフロップ２ｃ，２ｄ、及びフリ
ップフロップ１２ｃ，１２ｄにかかるが、これらの回路
では３ビットおきに演算すればよいので、フレームパル
スをそのままリセットパルスとして使用することができ
る。
【００２０】このようにして、フリップフロップを３段
使用することにより、３チャンネル分多重した段階でＢ
ＩＰ−８符号の演算や照合を行うことが可能となり、送
信及び受信側の回路規模を縮小することができる。ま
た、フレームパルスをそのままリセットパルスとして使
用できるので、より一層の回路規模の縮小を実現するこ
とができる。
使用することにより、３チャンネル分多重した段階でＢ
ＩＰ−８符号の演算や照合を行うことが可能となり、送
信及び受信側の回路規模を縮小することができる。ま
た、フレームパルスをそのままリセットパルスとして使
用できるので、より一層の回路規模の縮小を実現するこ
とができる。
【００２１】
【発明の効果】この発明によれば、ＶＣ−３２のデータ
を３チャンネル分まとめてＳＴＭ−１のデータとして多
重化した段階で、ＢＩＰ−Ｎ符号の演算と誤り監視を行
うようにしたので、回路規模を従来よりも縮小すること
ができる。
を３チャンネル分まとめてＳＴＭ−１のデータとして多
重化した段階で、ＢＩＰ−Ｎ符号の演算と誤り監視を行
うようにしたので、回路規模を従来よりも縮小すること
ができる。
【図面の簡単な説明】
【図１】請求項１の発明の構成を示すブロック図。
【図２】請求項２の発明の構成を示すブロック図。
【図３】請求項１に係わる発明の一実施例の構成を示す
回路ブロック図。
回路ブロック図。
【図４】請求項２に係わる発明の一実施例の構成を示す
回路ブロック図。
回路ブロック図。
【図５】実施例の回路動作を示すタイムチャート。
【図６】従来のＢＩＰ−８符号演算回路を示す説明図。
【図７】従来のＢＩＰ−８符号演算回路の回路動作を示
すタイムチャート。
すタイムチャート。
１ 第１セレクタ
２，１２ 演算保持回路
２ａ，１２ａ 排他的論理和回路
２ｂ，２ｃ，２ｄ，１２ｅ，１２ｂ，１２ｃ，１２ｄ，
１２ｅ フリップフロップ ３ 第２セレクタ １１ セレクタ １３ 照合回路
１２ｅ フリップフロップ ３ 第２セレクタ １１ セレクタ １３ 照合回路
Claims (2)
- 【請求項１】 ＳＤＨで定義された同期インタフェース
速度で伝送を行う伝送路に設けられ、ＶＣ−３２からＳ
ＴＭ−１への多重化に際し、ＶＣ−３２のデータを受
け、そのデータを３チャンネル分まとめてＳＴＭ−１の
データとして出力する送信部（１０１）と、 送信部（１０１）から出力されたＳＴＭ−１のデータに
ついてＢＩＰ−Ｎ符号を演算するパリティ演算部（１０
２）と、 パリティ演算部（１０２）によって演算されたＢＩＰ−
Ｎ符号を保持する保持部（１０３）と、 保持部（１０３）によって保持されたＢＩＰ−Ｎ符号
を、次フレームのＳＴＭ−１のデータのパスオーバーヘ
ッドにＢ３の値として付加する付加部（１０４）と、を
備えてなる誤り監視用ＢＩＰ−Ｎ符号演算付加回路。 - 【請求項２】 ＳＤＨで定義された同期インタフェース
速度で伝送を行う伝送路に設けられ、ＳＴＭ−１からＶ
Ｃ−３２への分離に際し、ＶＣ−３２が３チャンネル分
まとめられてＳＴＭ−１とされたデータを受け、そのデ
ータを３チャンネルのＶＣ−３２のデータとして出力す
る受信部（２０１）と、 受信部（２０１）に受信されるＳＴＭ−１のデータにつ
いてＢＩＰ−Ｎ符号を演算するパリティ演算部（２０
２）と、 ＢＩＰ−Ｎ符号の演算されたフレームの次フレームのＳ
ＴＭ−１のデータのパスオーバーヘッドにＢ３の値とし
て付加されているＢＩＰ−Ｎ符号を保持する保持部（２
０３）と、 パリティ演算部（２０２）によって演算されたＢＩＰ−
Ｎ符号と、保持部（２０３）に保持されたＢＩＰ−Ｎ符
号とを照合し、一致していなければアラームを出力する
照合部（２０４）と、を備えてなる誤り監視用ＢＩＰ−
Ｎ符号演算照合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187638A JPH0537497A (ja) | 1991-07-26 | 1991-07-26 | 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187638A JPH0537497A (ja) | 1991-07-26 | 1991-07-26 | 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537497A true JPH0537497A (ja) | 1993-02-12 |
Family
ID=16209620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3187638A Withdrawn JPH0537497A (ja) | 1991-07-26 | 1991-07-26 | 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537497A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2721464A1 (fr) * | 1994-06-17 | 1995-12-22 | Alcatel Telspace | Procédé de correction d'un mot de contrôle de parité dans une section de commutation de trames, notamment de type SDH. |
| US6105160A (en) * | 1996-12-24 | 2000-08-15 | Nec Corporation | Packet error detecting device in a DMA transfer |
| KR100388972B1 (ko) * | 1999-10-28 | 2003-06-25 | 엘지전자 주식회사 | 동기식 디지털 계위 전송장비의 에러 감시 방법 |
| CN100352188C (zh) * | 2003-11-18 | 2007-11-28 | 华为技术有限公司 | 网络通信中静荷误码校验值的处理方法及其装置 |
| CN100365968C (zh) * | 2003-11-18 | 2008-01-30 | 华为技术有限公司 | 网络通信中实现串接监视终端处理的方法及其装置 |
-
1991
- 1991-07-26 JP JP3187638A patent/JPH0537497A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2721464A1 (fr) * | 1994-06-17 | 1995-12-22 | Alcatel Telspace | Procédé de correction d'un mot de contrôle de parité dans une section de commutation de trames, notamment de type SDH. |
| US6105160A (en) * | 1996-12-24 | 2000-08-15 | Nec Corporation | Packet error detecting device in a DMA transfer |
| KR100388972B1 (ko) * | 1999-10-28 | 2003-06-25 | 엘지전자 주식회사 | 동기식 디지털 계위 전송장비의 에러 감시 방법 |
| CN100352188C (zh) * | 2003-11-18 | 2007-11-28 | 华为技术有限公司 | 网络通信中静荷误码校验值的处理方法及其装置 |
| CN100365968C (zh) * | 2003-11-18 | 2008-01-30 | 华为技术有限公司 | 网络通信中实现串接监视终端处理的方法及其装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
| CA2210839C (en) | Reception pointer processing apparatus in sdh transmission system | |
| JPH0537497A (ja) | 誤り監視用ｂｉｐ−ｎ符号演算付加・照合回路 | |
| US5946300A (en) | Device for transferring information between two digital signal generators | |
| JPH06268624A (ja) | 同期確立チェック方式 | |
| JP2671834B2 (ja) | 誤り検出回路 | |
| JP3335981B2 (ja) | Ｂｉｐ−ｎ演算装置及びそれに用いるｂｉｐ−ｎ演算方式 | |
| US5712862A (en) | Error detection system for digital data transmission multiplexing system | |
| US20080201105A1 (en) | Method and apparatus for monitoring virtual concatenation group performance | |
| JP3875251B2 (ja) | トランスペアレント多重化方法および装置 | |
| JP2603165B2 (ja) | 故障報知信号検出回路 | |
| JP3415366B2 (ja) | Ｓｄｈ伝送方式におけるｐｏｈ終端処理装置及びｐｏｈ終端処理方法並びにポインタ・ｐｏｈ終端処理装置 | |
| KR100464484B1 (ko) | 에스디에이치 망에서의 데이터 에러 카운팅 처리장치 | |
| JP3271444B2 (ja) | Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JPH08307404A (ja) | フレーム同期方法及びフレーム同期装置 | |
| JPS63169840A (ja) | フレ−ム同期装置 | |
| JP2541454B2 (ja) | パリティ挿入方法及び装置 | |
| KR100278444B1 (ko) | 동기식 디지털 계위(sdh) 전송을 위한 관리단위(au) 포인터 해석에 의한 경보신호 검출 회로 | |
| JPH0642666B2 (ja) | フレ−ム同期方式及び装置 | |
| JPH11163840A (ja) | 回線監視装置 | |
| JP2000041012A (ja) | ポインタ処理装置及びポインタ処理方法並びにデータ処理装置及びデータ処理方法 | |
| JPH02222235A (ja) | スタッフ多重変換装置の監視装置 | |
| JPH1051408A (ja) | 情報伝達方法および情報伝達システム | |
| JPH11122209A (ja) | 時分割多重伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |