JPH05344440A - フィールド倍速表示のための管面表示装置 - Google Patents
フィールド倍速表示のための管面表示装置Info
- Publication number
- JPH05344440A JPH05344440A JP4171544A JP17154492A JPH05344440A JP H05344440 A JPH05344440 A JP H05344440A JP 4171544 A JP4171544 A JP 4171544A JP 17154492 A JP17154492 A JP 17154492A JP H05344440 A JPH05344440 A JP H05344440A
- Authority
- JP
- Japan
- Prior art keywords
- field
- double speed
- odd
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 フィールド倍速表示において安定な管面表示
を実現する。 【構成】 入力映像信号をフィールド倍速処理（３）し
た後の映像信号によりフィールド倍速表示を行う手段
と、奇数／偶数フィールドを判別してインターレース方
式の管面表示情報を発生して倍速処理後の映像信号に合
成する管面表示手段５を備え、倍速処理前の映像信号中
の同期信号（Ｈ、Ｖパルス）に基づいて奇数／偶数フィ
ールドの判別が行われるように構成される。
を実現する。 【構成】 入力映像信号をフィールド倍速処理（３）し
た後の映像信号によりフィールド倍速表示を行う手段
と、奇数／偶数フィールドを判別してインターレース方
式の管面表示情報を発生して倍速処理後の映像信号に合
成する管面表示手段５を備え、倍速処理前の映像信号中
の同期信号（Ｈ、Ｖパルス）に基づいて奇数／偶数フィ
ールドの判別が行われるように構成される。
Description
【０００１】
【産業上の利用分野】本発明は、フィールド倍速表示の
ための管面表示装置、具体的にはＨＤＴＶ／ＰＡＬ、Ｎ
ＴＳＣテレビジョン受像機等のフィールド倍速処理を行
う映像表示機器における管面表示装置に関する。
ための管面表示装置、具体的にはＨＤＴＶ／ＰＡＬ、Ｎ
ＴＳＣテレビジョン受像機等のフィールド倍速処理を行
う映像表示機器における管面表示装置に関する。
【０００２】
【従来の技術】ヨーロッパで行われているＴＶの放送方
式の１つであるＰＡＬ／ＳＥＣＡＭ放送システムは、６
２５ライン／５０ＨZ ２：１インターレース方式のた
め、高輝度の映像信号では大面積フリッカーが検知され
る。この欠点を改善するため、３１２．５Ｈごとの奇
数、偶数フィールド信号を倍速変換して、３１２Ｈ→３
１２．５Ｈ→３１３Ｈ→３１２．５Ｈのように奇数、奇
数、偶数、偶数フィールドとそれぞれ２回繰り返して表
示するようにして、６２５ライン／１００ＨZ ２：１の
インターレース方式に変換するフリッカーフリーシステ
ムが用いられている。このように倍速処理されて表示さ
れる画面上に管面表示を行う場合、偏向系の垂直、水平
パルスより奇数、偶数フィールド判別をするのは複雑か
つ不安定であり、管面表示文字の走査線反転が発生し易
くなることから、従来は、倍速変換をする前に管面表示
文字を重畳し、また、管面表示には文字の大きい低解像
度のキャラクタジェネレータを使用し、奇数、偶数フィ
ールドにより表示文字フォントを切り換えることは行っ
ていなかった。
式の１つであるＰＡＬ／ＳＥＣＡＭ放送システムは、６
２５ライン／５０ＨZ ２：１インターレース方式のた
め、高輝度の映像信号では大面積フリッカーが検知され
る。この欠点を改善するため、３１２．５Ｈごとの奇
数、偶数フィールド信号を倍速変換して、３１２Ｈ→３
１２．５Ｈ→３１３Ｈ→３１２．５Ｈのように奇数、奇
数、偶数、偶数フィールドとそれぞれ２回繰り返して表
示するようにして、６２５ライン／１００ＨZ ２：１の
インターレース方式に変換するフリッカーフリーシステ
ムが用いられている。このように倍速処理されて表示さ
れる画面上に管面表示を行う場合、偏向系の垂直、水平
パルスより奇数、偶数フィールド判別をするのは複雑か
つ不安定であり、管面表示文字の走査線反転が発生し易
くなることから、従来は、倍速変換をする前に管面表示
文字を重畳し、また、管面表示には文字の大きい低解像
度のキャラクタジェネレータを使用し、奇数、偶数フィ
ールドにより表示文字フォントを切り換えることは行っ
ていなかった。
【０００３】
【発明が解決しようとする課題】このような従来装置に
おいては、 （１）倍速変換をする前に管面表示用の文字を重畳し、
映像信号を静止画モードにした場合、管面表示文字も静
止してしまい、その後の情報が静止画モードを解除しな
ければ表示できない。 （２）１６：９のディスプレイを用いたシステムでは、
映像信号の上下を垂直偏向系のオーバースキャンにより
画面いっぱいに表示させた、いわゆるズーム表示モード
が備わっており、その際に映像信号を上下にスクロール
させることのできる機能があるが、この時、管面表示文
字も一緒に移動し、表示文字が見えなくなってしまう。 （３）高解像度の文字をインターレス走査とノンインタ
ーレス走査の両方により表示させる場合、ノンインター
レス走査システムでは単純に表示文字を間引く処理が行
われており、文字が歯抜けして読み取りにくい文字にな
ってしまうことから、表示文字を大きくしなければなら
ない。 などの欠点がある。そこで、本発明は、このような欠点
をなくし、フィールド倍速表示において安定な管面表示
を実現することを目的とする。
おいては、 （１）倍速変換をする前に管面表示用の文字を重畳し、
映像信号を静止画モードにした場合、管面表示文字も静
止してしまい、その後の情報が静止画モードを解除しな
ければ表示できない。 （２）１６：９のディスプレイを用いたシステムでは、
映像信号の上下を垂直偏向系のオーバースキャンにより
画面いっぱいに表示させた、いわゆるズーム表示モード
が備わっており、その際に映像信号を上下にスクロール
させることのできる機能があるが、この時、管面表示文
字も一緒に移動し、表示文字が見えなくなってしまう。 （３）高解像度の文字をインターレス走査とノンインタ
ーレス走査の両方により表示させる場合、ノンインター
レス走査システムでは単純に表示文字を間引く処理が行
われており、文字が歯抜けして読み取りにくい文字にな
ってしまうことから、表示文字を大きくしなければなら
ない。 などの欠点がある。そこで、本発明は、このような欠点
をなくし、フィールド倍速表示において安定な管面表示
を実現することを目的とする。
【０００４】
【課題を解決するための手段】本発明によるフィールド
倍速表示のための管面表示装置は、入力映像信号をフィ
ールド倍速処理した後の映像信号によりフィールド倍速
表示を行う手段と、奇数／偶数フィールドを判別してイ
ンターレース方式の管面表示情報を発生してフィールド
倍速処理後の映像信号に合成する管面表示手段とを備
え、フィールド倍速処理前の入力映像信号中の同期信号
に基づいて奇数／偶数フィールドの判別が行われるよう
に構成されている。フィールド倍速処理後の映像信号が
入力映像信号から倍速処理後の１フィールド分遅れ、か
つ、奇数／偶数フィールドが２フィールド分連続しつつ
交番するように処理されている場合は、管面表示手段に
おける奇数／偶数フィールド判別出力はフィールド倍速
処理後の映像信号中の垂直同期信号を用いて倍速処理後
の１フィールド分遅らせるように構成される。
倍速表示のための管面表示装置は、入力映像信号をフィ
ールド倍速処理した後の映像信号によりフィールド倍速
表示を行う手段と、奇数／偶数フィールドを判別してイ
ンターレース方式の管面表示情報を発生してフィールド
倍速処理後の映像信号に合成する管面表示手段とを備
え、フィールド倍速処理前の入力映像信号中の同期信号
に基づいて奇数／偶数フィールドの判別が行われるよう
に構成されている。フィールド倍速処理後の映像信号が
入力映像信号から倍速処理後の１フィールド分遅れ、か
つ、奇数／偶数フィールドが２フィールド分連続しつつ
交番するように処理されている場合は、管面表示手段に
おける奇数／偶数フィールド判別出力はフィールド倍速
処理後の映像信号中の垂直同期信号を用いて倍速処理後
の１フィールド分遅らせるように構成される。
【０００５】この構成は、フリッカフリー方式のＰＡＬ
方式テレビジョン受像機にも適応でき、各種方式の映像
信号に対して共通の管面表示手段として用いることがで
きる。また、この場合のディレー回路としては、倍速処
理後の垂直同期信号によりクロック駆動されるラッチ回
路を用い、それに判別出力を所定時間遅延されて入力す
るように構成される。さらに、入力映像信号がノンイン
ターレース方式の場合は、強制的に奇数／偶数フィール
ド信号を発生するように構成される。
方式テレビジョン受像機にも適応でき、各種方式の映像
信号に対して共通の管面表示手段として用いることがで
きる。また、この場合のディレー回路としては、倍速処
理後の垂直同期信号によりクロック駆動されるラッチ回
路を用い、それに判別出力を所定時間遅延されて入力す
るように構成される。さらに、入力映像信号がノンイン
ターレース方式の場合は、強制的に奇数／偶数フィール
ド信号を発生するように構成される。
【０００６】
【作用】以上のような構成によれば、倍速処理前の同期
信号により奇数／偶数フィールド判別を行っているので
表示が安定し、また、倍速処理後に表示情報を合成する
ので、アスペクト比変換後のズーム表示モードにおいて
スクロールしても表示文字が移動しない。この場合、奇
数／偶数フィールド判別回路に設けた所定時間の遅延に
より、スクロールによっても誤判断することがない。
信号により奇数／偶数フィールド判別を行っているので
表示が安定し、また、倍速処理後に表示情報を合成する
ので、アスペクト比変換後のズーム表示モードにおいて
スクロールしても表示文字が移動しない。この場合、奇
数／偶数フィールド判別回路に設けた所定時間の遅延に
より、スクロールによっても誤判断することがない。
【０００７】
【実施例】図１に、本発明を適用したＨＤＴＶ／ＰＡ
Ｌ，ＮＴＳＣフィールド倍速方式のマルチスタンダード
受像機のブロック図を示す。現行のＰＡＬ，ＮＴＳＣの
信号は、ＶＨＦ／ＵＨＦ、ＢＳチューナ１又はＶＩＤＥ
Ｏ１、２、３入力のいずれかから選択され、各方式のＹ
／クロマデコーダ２によりＹ／色差信号に復調される。
この復調された信号は、フィールド倍速処理装置３によ
り、奇数／偶数フィールドがそれぞれ２回繰り返された
信号に変換される。この変換は１フィールドのメモリー
より１／２フィールド遅れて倍速で読み出され、その後
アスペクト比コンバータ４により１６：９の画面内での
所望の表示モードに変換され、ＣＲＴ管面上に表示され
る。
Ｌ，ＮＴＳＣフィールド倍速方式のマルチスタンダード
受像機のブロック図を示す。現行のＰＡＬ，ＮＴＳＣの
信号は、ＶＨＦ／ＵＨＦ、ＢＳチューナ１又はＶＩＤＥ
Ｏ１、２、３入力のいずれかから選択され、各方式のＹ
／クロマデコーダ２によりＹ／色差信号に復調される。
この復調された信号は、フィールド倍速処理装置３によ
り、奇数／偶数フィールドがそれぞれ２回繰り返された
信号に変換される。この変換は１フィールドのメモリー
より１／２フィールド遅れて倍速で読み出され、その後
アスペクト比コンバータ４により１６：９の画面内での
所望の表示モードに変換され、ＣＲＴ管面上に表示され
る。
【０００８】ここで、管面表示用キャラクタジェネレー
タ５からの管面表示信号が重畳表示されるが、その実際
の表示例は４：３の映像信号を水平方向の３／４倍に時
間軸圧縮したノーマルモードでは、図２Ａのようにな
る。映像信号の上下を、垂直偏向系で４／３倍にオーバ
ースキャンしたズームモードＢでは表示文字を画面の中
央部にシフトし、そして疑似的な倍速のＶ同期パルスを
前後にシフトすることにより、上下のスクロールを実現
している。この場合、偏向系からのＶパルスにより同期
をとって管面表示を行うことにより、スクロール時にも
文字は動かないようになる。また、フィールド倍速変換
用の映像メモリーの書き込みを停止したフリーズモード
にしても、倍速変換後に文字をミックスしているため、
表示文字の内容を書き換えることができる。
タ５からの管面表示信号が重畳表示されるが、その実際
の表示例は４：３の映像信号を水平方向の３／４倍に時
間軸圧縮したノーマルモードでは、図２Ａのようにな
る。映像信号の上下を、垂直偏向系で４／３倍にオーバ
ースキャンしたズームモードＢでは表示文字を画面の中
央部にシフトし、そして疑似的な倍速のＶ同期パルスを
前後にシフトすることにより、上下のスクロールを実現
している。この場合、偏向系からのＶパルスにより同期
をとって管面表示を行うことにより、スクロール時にも
文字は動かないようになる。また、フィールド倍速変換
用の映像メモリーの書き込みを停止したフリーズモード
にしても、倍速変換後に文字をミックスしているため、
表示文字の内容を書き換えることができる。
【０００９】実際のフィールド倍速変換は、図３にその
原理を示すように行われており、通常の信号がＰＡＬの
場合、奇数フィールドの３１２．５Ｈ、その中間位置で
かつ上部の映像情報を持つ偶数フィールドの３１２．５
Ｈで１フレームを構成しているものを、一旦メモリーに
書き込み、それぞれ同じフィールドを、倍速で２回繰り
返してメモリーより読み出して管面に表示している。こ
の映像信号の読み出しに同期して、管面表示用キャラク
タジェネレータ５より文字データを読み出し、映像信号
にミックスすれば、図２に示すような管面表示を実現す
ることができる。
原理を示すように行われており、通常の信号がＰＡＬの
場合、奇数フィールドの３１２．５Ｈ、その中間位置で
かつ上部の映像情報を持つ偶数フィールドの３１２．５
Ｈで１フレームを構成しているものを、一旦メモリーに
書き込み、それぞれ同じフィールドを、倍速で２回繰り
返してメモリーより読み出して管面に表示している。こ
の映像信号の読み出しに同期して、管面表示用キャラク
タジェネレータ５より文字データを読み出し、映像信号
にミックスすれば、図２に示すような管面表示を実現す
ることができる。
【００１０】この場合、実際の管面表示信号の読み出し
に当たっては、高精細な文字を表示するため、図４に示
すように、文字のフォントデータをインターレースの成
分に分解し、映像信号が奇数フィールドの情報である時
には、奇数フィールド用の奇数の行番地のフォントデー
タをミックスし、映像信号が偶数フィールドの情報であ
る時は、その上部の偶数の行番地のフォントデータをミ
ックスするようにコントロールしている。
に当たっては、高精細な文字を表示するため、図４に示
すように、文字のフォントデータをインターレースの成
分に分解し、映像信号が奇数フィールドの情報である時
には、奇数フィールド用の奇数の行番地のフォントデー
タをミックスし、映像信号が偶数フィールドの情報であ
る時は、その上部の偶数の行番地のフォントデータをミ
ックスするようにコントロールしている。
【００１１】図５に本発明が適用されている管面表示用
の文字信号発生器のブロック図を示す。読み出し用のク
ロック発生器１１は、偏向系からのＨパルスをＰＬＬ１
２の位相検出に用いて、水平方向カウンタ１３から画面
の映像の１水平区間に正確に８００ドット分のフォント
クロックを発生する。このクロックを分周してＨクロッ
クＨＣＬＫを作り、垂直方向カウンタ１４により垂直方
向の行アドレスがカウントされる。この垂直カウンタ１
４は偏向系のＶパルスによりセットされ、垂直方向の同
期がかけられる。Ｖ同期信号発生器１５は、無信号時で
も安定な文字表示を可能にするため、ＰＡＬ方式であれ
ば３１３、ＮＴＳＣでは２６３、ＨＤ−ＭＡＣでは６２
５、ハイビジョンでは５６３の分周比でＶパルスを発生
させ、信号のある時、直ちにそれに同期したＶパルスを
発生させるように構成されている。
の文字信号発生器のブロック図を示す。読み出し用のク
ロック発生器１１は、偏向系からのＨパルスをＰＬＬ１
２の位相検出に用いて、水平方向カウンタ１３から画面
の映像の１水平区間に正確に８００ドット分のフォント
クロックを発生する。このクロックを分周してＨクロッ
クＨＣＬＫを作り、垂直方向カウンタ１４により垂直方
向の行アドレスがカウントされる。この垂直カウンタ１
４は偏向系のＶパルスによりセットされ、垂直方向の同
期がかけられる。Ｖ同期信号発生器１５は、無信号時で
も安定な文字表示を可能にするため、ＰＡＬ方式であれ
ば３１３、ＮＴＳＣでは２６３、ＨＤ−ＭＡＣでは６２
５、ハイビジョンでは５６３の分周比でＶパルスを発生
させ、信号のある時、直ちにそれに同期したＶパルスを
発生させるように構成されている。
【００１２】例えば、選局マイコンを用いて指定された
文字コードは、図５の表示文字用のＲＡＭ１６に保存さ
れており、その水平方向の文字位置、および垂直方向の
文字位置での文字のフォントデータは、フォントＲＯＭ
１７から読み出される。これがビデオＲＡＭ１８に転送
され、映像信号に同期したＲＧＢ信号として、映像信号
にミックスされた後、管面に表示される。
文字コードは、図５の表示文字用のＲＡＭ１６に保存さ
れており、その水平方向の文字位置、および垂直方向の
文字位置での文字のフォントデータは、フォントＲＯＭ
１７から読み出される。これがビデオＲＡＭ１８に転送
され、映像信号に同期したＲＧＢ信号として、映像信号
にミックスされた後、管面に表示される。
【００１３】本発明に従って、奇数／偶数フィールド判
別回路１９が設けられており、その出力により管面表示
信号の発生が制御される。図６はその具体的回路例を示
すブロック図、図７はその回路中の信号波形図、また、
図８は奇数／偶数フィールド判別とメモリーアドレス制
御との関係を説明する波形図である。
別回路１９が設けられており、その出力により管面表示
信号の発生が制御される。図６はその具体的回路例を示
すブロック図、図７はその回路中の信号波形図、また、
図８は奇数／偶数フィールド判別とメモリーアドレス制
御との関係を説明する波形図である。
【００１４】映像信号の奇数／偶数フィールド判別は、
図８中のａ、ｉに示すように、倍速変換前のＶパルスと
デューティ５０％のＨＣＬＫ波形を、図６のラッチ回路
１に加えて行う。奇数フィールドの時には、ラッチ回路
１のＱ出力はハイレベルとなり、その信号を管面表示用
のフォントメモリーの最下位の行番に加えれば、文字の
奇数行用のフォントデータが読み出される、偶数フィー
ルドの時には逆に判別出力にローレベルが得られ、偶数
行用のフォントデータが選択される。図６に示す実際の
回路には、ノンインターレース信号に対するものとし
て、次のような対策回路が更に設けられている。
図８中のａ、ｉに示すように、倍速変換前のＶパルスと
デューティ５０％のＨＣＬＫ波形を、図６のラッチ回路
１に加えて行う。奇数フィールドの時には、ラッチ回路
１のＱ出力はハイレベルとなり、その信号を管面表示用
のフォントメモリーの最下位の行番に加えれば、文字の
奇数行用のフォントデータが読み出される、偶数フィー
ルドの時には逆に判別出力にローレベルが得られ、偶数
行用のフォントデータが選択される。図６に示す実際の
回路には、ノンインターレース信号に対するものとし
て、次のような対策回路が更に設けられている。
【００１５】映像信号がノンインターレスの時、この奇
数／偶数フィールド判別信号は０又は１の固定出力にな
ってしまう。この判別信号を用いてキャラクタジェネレ
ータのフォントＲＯＭの垂直方向のアドレスを制御した
場合、奇数／偶数フィールド用のフォントデータのいず
れか一方しか読み出せれないので、文字が歯抜けしてし
まい読みずらいものとなる。これを避けるため、原信号
のＶパルスをクロックとした、ラッチ回路３による１／
２分周回路を用い、強制的に奇数／偶数フィールド信号
を発生させる。こうすればノンインターレース信号であ
りながら、奇数／偶数行の番地のフォントデータが表示
され、文字が歯抜けしなくなり判読可能になる。奇数／
偶数フィールド判別回路と１／２分周回路の間に入って
いるラッチ回路２とＮＯＲ回路１は微分回路であり、奇
数／偶数フィールド判別回路の出力が常に１となって
も、２フィールド目からは必ず０とし、１／２分周回路
が正常に動作するようにしている。インターレース信号
の場合は、奇数／偶数フィールド判別回路のハイレベル
の出力が１／２分周回路をリセットし、奇数／偶数フィ
ールドの判別出力と１／２分周出力とが完全に同期する
ことになる。即ち奇数／偶数フィールド判別回路の出力
そのものと同一になる。
数／偶数フィールド判別信号は０又は１の固定出力にな
ってしまう。この判別信号を用いてキャラクタジェネレ
ータのフォントＲＯＭの垂直方向のアドレスを制御した
場合、奇数／偶数フィールド用のフォントデータのいず
れか一方しか読み出せれないので、文字が歯抜けしてし
まい読みずらいものとなる。これを避けるため、原信号
のＶパルスをクロックとした、ラッチ回路３による１／
２分周回路を用い、強制的に奇数／偶数フィールド信号
を発生させる。こうすればノンインターレース信号であ
りながら、奇数／偶数行の番地のフォントデータが表示
され、文字が歯抜けしなくなり判読可能になる。奇数／
偶数フィールド判別回路と１／２分周回路の間に入って
いるラッチ回路２とＮＯＲ回路１は微分回路であり、奇
数／偶数フィールド判別回路の出力が常に１となって
も、２フィールド目からは必ず０とし、１／２分周回路
が正常に動作するようにしている。インターレース信号
の場合は、奇数／偶数フィールド判別回路のハイレベル
の出力が１／２分周回路をリセットし、奇数／偶数フィ
ールドの判別出力と１／２分周出力とが完全に同期する
ことになる。即ち奇数／偶数フィールド判別回路の出力
そのものと同一になる。
【００１６】このときの回路中の点ｂ、ｃ、ｄ、ｅにお
ける信号波形は、図７のｂ、ｃ、ｄ、ｅに示すようにな
り、判別出力が得られるのであるが、フィールド倍速変
換はフィールドメモリーを用いて行うため、変換後の奇
数／偶数フィールドのタイミングは、図８の倍速変換後
の信号に示すように、倍速変換前に奇数／偶数フィール
ドの１／２フィールド周期分だけ遅れたものになる。図
６のラッチ回路４はそのためのディレイ回路であり、２
Ｖパルスの１周期は、倍速変換前の１／２フィールド周
期に等しいため、倍速変換された信号の２Ｖパルスをそ
のクロックとして用いる。
ける信号波形は、図７のｂ、ｃ、ｄ、ｅに示すようにな
り、判別出力が得られるのであるが、フィールド倍速変
換はフィールドメモリーを用いて行うため、変換後の奇
数／偶数フィールドのタイミングは、図８の倍速変換後
の信号に示すように、倍速変換前に奇数／偶数フィール
ドの１／２フィールド周期分だけ遅れたものになる。図
６のラッチ回路４はそのためのディレイ回路であり、２
Ｖパルスの１周期は、倍速変換前の１／２フィールド周
期に等しいため、倍速変換された信号の２Ｖパルスをそ
のクロックとして用いる。
【００１７】ここで、その前段に設けられている４ｍｓ
ｅｃディレイの回路は、１６：９ディスプレイでのズー
ムモードの時に、この倍速２Ｖパルスを例えば＋あるい
は−３２Ｈシフトして、画面のスクロールを＋あるいは
−３２Ｈ行う時に、奇数／偶数の判別出力を１／２フィ
ールドディレイした出力が逆転しないようにするための
回路である。つまり、倍速変換後の２Ｖの最初のパルス
が変換前のＶパルスより前に位置していれば、奇数／偶
数フィールド判別のディレイ出力は倍速変換後の１フィ
ールド分だけ遅れたものがラッチ回路出力に正常に現れ
るが、後方にずれた場合は、奇数／偶数フィールド判別
出力が直ちにラッチ出力となり、本来偶数フィールドの
映像情報であるところに奇数フィールドの判別出力が得
られることになる。従って、倍速変換後のこの最初のフ
ィールドは逆転したフィールド情報となってしまい、表
示される文字フォント出力も反転したギザギザの見にく
いものとなるが、４ｍｓｅｃのディレイ回路によりこの
タイミング上の問題が解決される。
ｅｃディレイの回路は、１６：９ディスプレイでのズー
ムモードの時に、この倍速２Ｖパルスを例えば＋あるい
は−３２Ｈシフトして、画面のスクロールを＋あるいは
−３２Ｈ行う時に、奇数／偶数の判別出力を１／２フィ
ールドディレイした出力が逆転しないようにするための
回路である。つまり、倍速変換後の２Ｖの最初のパルス
が変換前のＶパルスより前に位置していれば、奇数／偶
数フィールド判別のディレイ出力は倍速変換後の１フィ
ールド分だけ遅れたものがラッチ回路出力に正常に現れ
るが、後方にずれた場合は、奇数／偶数フィールド判別
出力が直ちにラッチ出力となり、本来偶数フィールドの
映像情報であるところに奇数フィールドの判別出力が得
られることになる。従って、倍速変換後のこの最初のフ
ィールドは逆転したフィールド情報となってしまい、表
示される文字フォント出力も反転したギザギザの見にく
いものとなるが、４ｍｓｅｃのディレイ回路によりこの
タイミング上の問題が解決される。
【００１８】
【発明の効果】以上説明した本発明によるフィールド倍
速表示のための管面表示装置によれば、次のような効果
を達成することができる。 （１）倍速変換前のＶパルスとＨクロックパルスより奇
数／偶数フィールド判別を行うことにより、偏向系のば
らつきに起因する判別の安定度の劣化が少なく、表示文
字の安定度が保証される。 （２）強制奇数／偶数フィールド発生回路により、ノン
インターレース信号においてもＨＤＴＶの高解像度にマ
ッチした、高解像度の管面文字表示が可能になる。 （３）倍速変換後に表示文字をミックスするため、１
６：９ディスプレイ上で４：３の映像信号を表示するズ
ームモードにしてスクロールしても、表示文字の位置が
動かない。また、フリーズモードにしても、表示文字を
書き換えて表示できる。 （４）ＨＤＴＶとＰＡＬ／ＮＴＳＣフィールド倍速方式
のマルチスタンダード受像機において、管面表示用の文
字のミックス回路が１系統で済み、コストが低減でき
る。
速表示のための管面表示装置によれば、次のような効果
を達成することができる。 （１）倍速変換前のＶパルスとＨクロックパルスより奇
数／偶数フィールド判別を行うことにより、偏向系のば
らつきに起因する判別の安定度の劣化が少なく、表示文
字の安定度が保証される。 （２）強制奇数／偶数フィールド発生回路により、ノン
インターレース信号においてもＨＤＴＶの高解像度にマ
ッチした、高解像度の管面文字表示が可能になる。 （３）倍速変換後に表示文字をミックスするため、１
６：９ディスプレイ上で４：３の映像信号を表示するズ
ームモードにしてスクロールしても、表示文字の位置が
動かない。また、フリーズモードにしても、表示文字を
書き換えて表示できる。 （４）ＨＤＴＶとＰＡＬ／ＮＴＳＣフィールド倍速方式
のマルチスタンダード受像機において、管面表示用の文
字のミックス回路が１系統で済み、コストが低減でき
る。
【図１】本発明が適用されたＨＤＴＶ／ＰＡＬ、ＮＴＳ
Ｃフィールド倍速表示のマルチスタンダード受像機の基
本構成を示すブロック図である。
Ｃフィールド倍速表示のマルチスタンダード受像機の基
本構成を示すブロック図である。
【図２】図１のマルチスタンダード受像機における画面
表示モードを説明するための説明図である。
表示モードを説明するための説明図である。
【図３】フィールド倍速変換の変換原理を説明するため
の説明図である。
の説明図である。
【図４】文字フォント情報のフレーム合成を説明するた
めの説明図である。
めの説明図である。
【図５】本発明によるフィールド倍速表示のための管面
表示装置が適用された管面表示用文字信号発生器の基本
構成を示すブロック図である。
表示装置が適用された管面表示用文字信号発生器の基本
構成を示すブロック図である。
【図６】奇数／偶数フィールド判別回路の具体的回路例
を示す回路図である。
を示す回路図である。
【図７】図６の奇数／偶数フィールド判別回路中の信号
波形を示す信号波形図である。
波形を示す信号波形図である。
【図８】奇数／偶数フィールド判別とメモリーアドレス
制御との関係を説明する信号波形図である。
制御との関係を説明する信号波形図である。
１ チューナ ２ 各方式用デコーダ ３ フィールド倍速処理回路 ４ アスペクト比コンバータ ５ 管面表示用キャラクタジェネレータ １３ 水平方向カウンタ １４ 垂直方向カウンタ １６ 表示文字用ＲＡＭ １７ 文字フォントＲＯＭ １８ ビデオＲＡＭ １９ 奇数／偶数フィールド判別回路
Claims (5)
- 【請求項１】 入力映像信号をそのフィールド周波数を
逓倍するフィールド倍速処理を行った後、映像表示管に
供給して映像をフィールド倍速表示するフィールド倍速
表示手段と、 奇数／偶数フィールド判別回路を有し、その判別結果に
基づいてインターレース方式の文字、図形等の管面表示
情報を発生し、上記フィールド倍速処理後の映像信号に
合成してフィールド倍速表示画面上に管面表示を行う管
面表示手段とを備え、 上記奇数／偶数フィールド判別回路は上記フィールド倍
速処理前の入力映像信号中の同期信号に基づいて判別を
行うことを特徴とするフィールド倍速表示のための管面
表示装置。 - 【請求項２】 フィールド倍速表示手段により表示され
る映像は、フィールド倍速処理前の入力映像信号から倍
速処理後の１フィールド分遅れ、かつ、各フィールドが
２フィールド分連続しつつ交番しており、 奇数／偶数フィールド判別回路は、フィールド倍速処理
後の映像信号中の垂直同期信号を用いて判別出力を倍速
処理後の１フィールド分遅らせる１／２フィールドディ
レー回路を更に有していることを特徴とする請求項１に
記載のフィールド倍速表示のための管面表示装置。 - 【請求項３】 １／２フィールドディレー回路は、倍速
処理後の映像信号中の垂直同期信号をクロック入力とす
るラッチ回路により構成されており、 上記ラッチ回路に判別出力を所定時間遅延させて入力す
るためのディレイ回路を更に有していることを特徴とす
る請求項２に記載のフィールド倍速表示のための管面表
示装置。 - 【請求項４】 奇数／偶数フィールド判別回路は、入力
映像信号がノンインターレース方式であるために判別出
力が一定値となる場合、入力映像信号中の垂直同期信号
を用いて強制的に奇数／偶数フィールド判別出力を発生
させるようにした強制奇数／偶数フィールド信号発生回
路を更に有することを特徴とする請求項１あるいは請求
項２に記載のフィールド倍速表示のための管面表示装
置。 - 【請求項５】 入力された各種方式の映像信号をそのフ
ィールド周波数を逓倍するとともに、逓倍後の１フィー
ルド分遅れ、かつ、奇数／偶数フィールドが２フィール
ド分連続しつつ交番するようにフィールド倍速処理した
後、映像表示管に供給してフィールド倍速表示するフィ
ールド倍速表示手段と、 奇数／偶数フィールド判別回路を有し、その判別結果に
基づいてインターレース方式の文字、図形等の管面表示
情報を発生し、上記フィールド倍速処理後の映像信号に
合成してフィールド倍速表示画面上に管面表示を行う管
面表示手段とを備え、 上記奇数／偶数フィールド判別回路は、上記フィールド
倍速処理前の入力映像信号中の同期信号に基づいて判別
を行い、かつ、その判別出力を上記フィールド倍速処理
後の映像信号中の垂直同期信号を用いて倍速処理後の１
フィールド分遅らせて出力することを特徴とするＨＤＴ
Ｖ／ＰＡＬ，ＮＴＳＣテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171544A JPH05344440A (ja) | 1992-06-08 | 1992-06-08 | フィールド倍速表示のための管面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4171544A JPH05344440A (ja) | 1992-06-08 | 1992-06-08 | フィールド倍速表示のための管面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344440A true JPH05344440A (ja) | 1993-12-24 |
Family
ID=15925098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4171544A Pending JPH05344440A (ja) | 1992-06-08 | 1992-06-08 | フィールド倍速表示のための管面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133900A (en) * | 1996-11-15 | 2000-10-17 | Nec Corporation | OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal |
-
1992
- 1992-06-08 JP JP4171544A patent/JPH05344440A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133900A (en) * | 1996-11-15 | 2000-10-17 | Nec Corporation | OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU733582B2 (en) | Video display apparatus and video display method | |
| US4249213A (en) | Picture-in-picture television receiver | |
| KR930004307B1 (ko) | 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기 | |
| US6384867B1 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| JPH10191191A (ja) | 映像表示装置 | |
| JPH06292148A (ja) | 倍速映像表示装置 | |
| JPH05344440A (ja) | フィールド倍速表示のための管面表示装置 | |
| JP3804893B2 (ja) | 映像信号処理回路 | |
| JP2006184619A (ja) | 映像表示装置 | |
| JPH09247575A (ja) | 走査線変換装置 | |
| JP2690790B2 (ja) | テレビジョン受像機 | |
| JP3091700B2 (ja) | テレビジョン受像機 | |
| JP2003169302A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JP3469596B2 (ja) | マトリクス型表示装置 | |
| JPH11308550A (ja) | テレビジョン受信機 | |
| JP3717590B2 (ja) | プロンプターの映像信号処理装置 | |
| JPH06253231A (ja) | ライン倍速映像信号の表示装置 | |
| JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
| JPH11259048A (ja) | プラズマアドレス型液晶表示装置 | |
| JPH0856322A (ja) | 液晶表示装置 | |
| JP3642187B2 (ja) | テレビジョン受像機 | |
| JP3043198B2 (ja) | 走査変換回路 | |
| JPH0567113B2 (ja) | ||
| JPH06105261A (ja) | マトリクス型表示装置 | |
| JP2001111913A (ja) | 多画面合成における走査変換方法および多画面合成における走査変換装置 |